JPH0230184A - Ｍｉｓ型半導体集積回路装置 - Google Patents
Ｍｉｓ型半導体集積回路装置Info
- Publication number
- JPH0230184A JPH0230184A JP18089388A JP18089388A JPH0230184A JP H0230184 A JPH0230184 A JP H0230184A JP 18089388 A JP18089388 A JP 18089388A JP 18089388 A JP18089388 A JP 18089388A JP H0230184 A JPH0230184 A JP H0230184A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- melting point
- point metal
- mis
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000008018 melting Effects 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 150000007513 acids Chemical class 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高融点金属配線をゲート電極として用いるＭＩ
Ｓ型半導体集積回路装置に関し、高融点金属配線の配線
ｊｌｉ造に関する。
Ｓ型半導体集積回路装置に関し、高融点金属配線の配線
ｊｌｉ造に関する。
ＭＩＳ型半導体集積回路装置はＬＳＩからＶＬ３１／＼
と進歩し、集積度でメガビット、微細化レベルでサブミ
クロン時代に突入した。さらに、高集積化、高速化、高
信頼性化への要求はとどまるところを知らない。これら
の要求に応えるため、回路技術、プロセス技術の分野で
精力的な開発が進められている。プロセス面で注目され
る技術の一つに、ＶＬＳ Ｉの進歩に伴い適用が期待さ
れている高融点金属配線技術がある。
と進歩し、集積度でメガビット、微細化レベルでサブミ
クロン時代に突入した。さらに、高集積化、高速化、高
信頼性化への要求はとどまるところを知らない。これら
の要求に応えるため、回路技術、プロセス技術の分野で
精力的な開発が進められている。プロセス面で注目され
る技術の一つに、ＶＬＳ Ｉの進歩に伴い適用が期待さ
れている高融点金属配線技術がある。
高融点金属をゲート等の配線に適用する場合、いくつか
の構造がある。高融点金属膜の単層か、多結晶シリコン
を下にしいた重ね構造等、色々考えられている。しかし
、Ｓｔゲートプロセスと互換性をもたせ、ｒｉｊ広く使
用されていくには幾多の問題かあり、巾広い実用にいた
っていない。
の構造がある。高融点金属膜の単層か、多結晶シリコン
を下にしいた重ね構造等、色々考えられている。しかし
、Ｓｔゲートプロセスと互換性をもたせ、ｒｉｊ広く使
用されていくには幾多の問題かあり、巾広い実用にいた
っていない。
第２図（ａ）〜（Ｃ）、第３図（ａ）〜（ｃ）に断面略
図を示し、以下に従来方法について説明する。
図を示し、以下に従来方法について説明する。
第２図（ａ）に示すように、Ｎ型Ｓｔ単結晶基板２１上
にＬＯＣＯ３酸化Ｍ２２、ゲート酸化膜２３を形成する
。第２図（ｂ）に示すように、高融点金属配線２４を形
成した後、イオン打込みによってＰ＋拡散層２５を形成
する。第２図（Ｃ）に示すように、眉間絶縁膜２６を形
成した後、ホトエツチングによりコンタクトホールの穴
あけをおこなう、その後、ＡＬ配線２７を形成する。
にＬＯＣＯ３酸化Ｍ２２、ゲート酸化膜２３を形成する
。第２図（ｂ）に示すように、高融点金属配線２４を形
成した後、イオン打込みによってＰ＋拡散層２５を形成
する。第２図（Ｃ）に示すように、眉間絶縁膜２６を形
成した後、ホトエツチングによりコンタクトホールの穴
あけをおこなう、その後、ＡＬ配線２７を形成する。
以上の構造だと、高融点金属配線を形成した後のレジス
ト膜や有機溶剤からの汚れに弱く、スレッショールド電
圧の変動や不安定性をきたすのと同時に、酸などの薬品
処理に弱くおかされやすい。
ト膜や有機溶剤からの汚れに弱く、スレッショールド電
圧の変動や不安定性をきたすのと同時に、酸などの薬品
処理に弱くおかされやすい。
又、熱処理中の雰囲気中に酸素や水分があるとおかされ
やすく不安定である。
やすく不安定である。
第３図（ａ）に示すように、Ｎ型Ｓｉ単結晶基板３１上
にＬＯＣＯ３酸化１１Ｉ３２及びゲート酸化膜３３を形
成する。第３図（ｂ）に示すように、Ｎ＋ドープされた
多結晶シリコン層３４を形成した後高融点金属配線層３
５を形成し、ホトエツチングによって配線を形成する。
にＬＯＣＯ３酸化１１Ｉ３２及びゲート酸化膜３３を形
成する。第３図（ｂ）に示すように、Ｎ＋ドープされた
多結晶シリコン層３４を形成した後高融点金属配線層３
５を形成し、ホトエツチングによって配線を形成する。
その後、イオン打込みによってＰ＋拡散層３６を形成す
る。
る。
第３図（Ｃ）に示すように、層間絶縁膜３７を形成した
後、ホトエツチングによりコンタクトホールの穴あけを
おこなう、その後、ＡＬ配線３８を形成する。
後、ホトエツチングによりコンタクトホールの穴あけを
おこなう、その後、ＡＬ配線３８を形成する。
以上の構造だと高融点金属配線層とゲート酸化膜の間に
Ｎ型多結晶シリコン層が入っているので、高融点金属配
線層を形成した後のレジスト膜や有機溶剤からの汚れに
は多少強くなるが完全ではないのと同時に、酸などの薬
品処理に弱く、又、熱処理中の雰囲気中に酸素や水分が
あるとおかされやすく不安定である。
Ｎ型多結晶シリコン層が入っているので、高融点金属配
線層を形成した後のレジスト膜や有機溶剤からの汚れに
は多少強くなるが完全ではないのと同時に、酸などの薬
品処理に弱く、又、熱処理中の雰囲気中に酸素や水分が
あるとおかされやすく不安定である。
本発明は、高融点金属をゲート電極や配線に用いても、
レジスト膜や有機溶剤等からの汚れに強く、スレッシコ
ールド電圧の変動が少なく、安定した値を得るのと同時
に、酸などの薬品に強く、又、熱処理中の雰囲気の中の
酸素や水分におかされないように強固なものにするのが
目的である。
レジスト膜や有機溶剤等からの汚れに強く、スレッシコ
ールド電圧の変動が少なく、安定した値を得るのと同時
に、酸などの薬品に強く、又、熱処理中の雰囲気の中の
酸素や水分におかされないように強固なものにするのが
目的である。
本発明は、上記問題を解決するために高融点金属を極や
配線の上面と両側面に多結晶シリコンを被着し、高融点
金属層を安定な多結晶シリコンでおおい、さらに必要で
あれば多結晶シリコンを酸化して熱酸化膜でおおう方法
である。
配線の上面と両側面に多結晶シリコンを被着し、高融点
金属層を安定な多結晶シリコンでおおい、さらに必要で
あれば多結晶シリコンを酸化して熱酸化膜でおおう方法
である。
第１図（ａ）〜（ｄ）に断面略図を示し、以下に本発明
の方法について説明する。
の方法について説明する。
第１図（ａ＞に示すように、Ｎ型Ｓｔ単結晶基板１上に
ＬＯＧＯ３酸化膜２及びゲート酸化膜３を形成する。そ
の上に、第１の多結晶シリコン層４を形成した後Ｎ＋ド
ープをおこなう、その後高融点金属層５及び第２の多結
晶シリコン層６を形成する。
ＬＯＧＯ３酸化膜２及びゲート酸化膜３を形成する。そ
の上に、第１の多結晶シリコン層４を形成した後Ｎ＋ド
ープをおこなう、その後高融点金属層５及び第２の多結
晶シリコン層６を形成する。
第１図（ｂ）に示すように、第２の多結晶シリコン層６
、高融点金属層５及び第１の多結晶シリコン層４の一部
を残してホトエツチングし配線層を形成する。その上に
、第３の多結晶シリコン層７を形成する。第１図（ｃ）
に示すように、第３の多結晶シリコン層７を異方性エツ
チングでエツチングし配線層の側面に高融点金属層５を
おおうように残す、その後、熱酸化によって多結晶シリ
コンの表面を酸化して、熱酸化膜８を形成する。
、高融点金属層５及び第１の多結晶シリコン層４の一部
を残してホトエツチングし配線層を形成する。その上に
、第３の多結晶シリコン層７を形成する。第１図（ｃ）
に示すように、第３の多結晶シリコン層７を異方性エツ
チングでエツチングし配線層の側面に高融点金属層５を
おおうように残す、その後、熱酸化によって多結晶シリ
コンの表面を酸化して、熱酸化膜８を形成する。
その後、イオン打込み拡散によってＰ″拡ｆｌｉＪＩ９
を形成する。
を形成する。
第１図（ｄ）に示すように、ＰＳＧ膜１０を形成した後
、Ｎ２アニールをおこない、コンタクトホールの穴あけ
のホトエツチングをおこなった後、ＡＬ配線１１を形成
する。
、Ｎ２アニールをおこない、コンタクトホールの穴あけ
のホトエツチングをおこなった後、ＡＬ配線１１を形成
する。
本発明の上記のような方法によると、高融点金属をゲー
ト電極や配線に用いても、安定な多結晶シリコン層とそ
の熱酸化膜で高融点金属の電極や配線をおおっているの
で、レジス１〜膜や有機溶剤等からの汚れに強く、スレ
ッショールド電圧の変動がなく安定した値を得るのと同
時に、酸などの薬品におかされない、又、熱処理中の雰
囲気の中に酸素や水分かあっても表面に安定なＳ ｉ
Ｏ２膜ができていて、おかされる事もない。
ト電極や配線に用いても、安定な多結晶シリコン層とそ
の熱酸化膜で高融点金属の電極や配線をおおっているの
で、レジス１〜膜や有機溶剤等からの汚れに強く、スレ
ッショールド電圧の変動がなく安定した値を得るのと同
時に、酸などの薬品におかされない、又、熱処理中の雰
囲気の中に酸素や水分かあっても表面に安定なＳ ｉ
Ｏ２膜ができていて、おかされる事もない。
本発明の例では１高融点金属層の下にＮ型の多結晶シリ
コン層を用いた例を示したが、Ｐ型でも良く、又、 多結晶シリコン層がなくても良い。
コン層を用いた例を示したが、Ｐ型でも良く、又、 多結晶シリコン層がなくても良い。
第１図（ａ）〜第１図（ｄ）
は本発明の一方法
であって製造工程順の断面略図である。
第２図（ａ）〜第２図（Ｃ）
第３図（ａ）
第３図（ｃ）
は従来の方法による断面略図である。
以
上
Claims (2)
- （１）高融点金属配線をゲート電極として用いるＭＩＳ
型半導体集積回路装置において、該高融点金属配線の両
側面と上面のすくなくとも一部を多結晶シリコンでおお
った構造を特徴とするＭＩＳ型半導体集積回路装置。 - （２）該多結晶シリコンの表面を該多結晶シリコンの熱
酸化膜で被覆した事を特徴とする請求項１記載のＭＩＳ
型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18089388A JPH0230184A (ja) | 1988-07-19 | 1988-07-19 | Ｍｉｓ型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18089388A JPH0230184A (ja) | 1988-07-19 | 1988-07-19 | Ｍｉｓ型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0230184A true JPH0230184A (ja) | 1990-01-31 |
Family
ID=16091168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18089388A Pending JPH0230184A (ja) | 1988-07-19 | 1988-07-19 | Ｍｉｓ型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0230184A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054522U (ja) * | 1991-06-27 | 1993-01-22 | 三洋電機株式会社 | Ｍｏｓ型ｆｅｔのゲート構造 |
-
1988
- 1988-07-19 JP JP18089388A patent/JPH0230184A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054522U (ja) * | 1991-06-27 | 1993-01-22 | 三洋電機株式会社 | Ｍｏｓ型ｆｅｔのゲート構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251912B2 (ja) | 強誘電体キャパシタの形成方法 | |
| JPS61214555A (ja) | 半導体装置 | |
| KR930702784A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| KR930001658B1 (ko) | 반도체장치의 제조방법 | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JPH0254583A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH0254582A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| KR19980077231A (ko) | 반도체소자의 격리막 및 그 형성방법 | |
| JPH06151834A (ja) | 半導体装置の製造方法 | |
| JP2874463B2 (ja) | 半導体装置の製造方法 | |
| JPS63237456A (ja) | 半導体装置 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JPS61129872A (ja) | 半導体装置の製造方法 | |
| JP4309492B2 (ja) | 半導体装置の製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS63287024A (ja) | 半導体装置の製造方法 | |
| KR20010003998A (ko) | 반도체 소자의 게이트 형성방법 | |
| JPH03132073A (ja) | Ｍｉｓ型集積回路装置の製造方法 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH03102875A (ja) | 半導体装置およびその製造方法 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPH0587016B2 (ja) | ||
| JP3415690B2 (ja) | 半導体装置の製造方法 |