JPH02302045A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は電界効果トランジスタの製造方法に関し、特に
短いゲート長のゲート電極を備えた電界効果トランジス
タの製造方法に関する。

（ロ）従来の技術 従来のＧａＡＳＦＥＴの製造工程は最初にソース及びド
レイン電極を形成し、前記ソース及びトレイン電極をマ
スクとしてリセス及びゲートｔ＄ｉを形成していた（例
えば特開昭６１−２２６７１号公報参照）。

第２図（ａ）乃至（ｃ）は従来のＧａＡｓＦＥＴの各製
造工程における断面図である。

ＧａＡｓ基板（２１）上にバッファ層（２２）＋、エピ
タキシャル層（２３）を形成する。菊亨曇エピタキシャ
ル層（２３）はゲート電極部（２４）と、高；主人層（
２５）から成っており、該層（２５）上に該層（２５）
のイオン注入時に用いたレジストを利用してリフトオフ
を行なうことによりドレインｔｆｆｉ（２６）どソース
電極（２７）を形成すると第１図（ａ）のようになる。

ドレイン電極（２６）とソースｔｔｉ（ｚ７）をマスク
としてエピタキシャル層（２３）をエツチングすると、
第２図（ｂ）のようになる。

エピタキシャル層（２３）のゲート電極部（２４）が主
としてエツチングされ、リセス（２８）が形成される。

さらに、リセス（２８）が形成されたＧａＡｓ基板（２
１）上にゲート電極金属（２９）を全面に蒸着すると、
第２図（ｃ）のようにエピタキシャル層（２３）のゲー
ト電極部（２４）上にゲート電極（３０）が形成される
（ドレイン電極（２６）、ソース電ｆｆ１（２７）上に
ゲート電極金属（２９）が積層される）。

この従来の方法は、ゲー）１極（３０）が自己整合的に
形成できる、及び、ドレイン電極（２６）とソース電極
（２７）が積層構造となり、電極抵抗を小さくできる等
の利点を備えている。

（ハ）発明が解決しようとする課題 しかし、この従来の方法によると基板にメサ部が存在す
るために段差が生じ、また、ゲート電極パターンの線幅
はゲート電極部（２４）上では小さく、外部回路との接
続部周辺では大きくする必要があるので、ソースｌ、　
％　（２７）とドレイン電極（２６）とに挾れたゲート
電極パターンは所望のパターン通りにならないという欠
点がある。

本発明はメサ部におけるゲート電極の段差切れや露光幅
の大きく異なるゲート電極のパターン乱れを防止するこ
とができる電界効果トランジスタの製造方法を提供しよ
うとするものである。

（ニ）課題を解決するための手段 本発明は、半導体基板上に動作層を形成する工程と、前
記動作層にゲート電極給電部を埋め込み形成する工程と
、前記動作層に前記ゲート電極給電部と交差するように
ゲート電極チャネル部を埋め込み形成する工程と、前記
動作層をメサエッチングする工程と、前記ゲート電極チ
ャネル部を挟んで対向するようにソース電極とドレイン
電極とを形成する工程とを含むことを特徴とする電界効
果トランジスタの製造方法。

（ホ）作用 本発明によれば、ゲート電極が動作層に埋め込み形成さ
れるので、段差部で切断することはない。

また、微細なゲート電極を形成する際に平面上でゲート
レジストパターンを形成できるので、フォトリソグラフ
ィ法により、所望のゲー１−　パターンを形成できる。

（へ）実施例 第１図（ａ）乃至（１）は本発明の電界効果トランジス
タの各製造工程における斜視図であり、この図を参照し
て本発明の詳細な説明する。

まず、第１図（ａ）に示すように半絶縁性ＧａＡｓ基板
（半導体基板）（１）上にバッファ層（２）、ｎ−Ｇａ
Ａｓエピタキシャル層（動作層）（３）を形成する。

ゲート電極のゲート電極給電部の形成は第１図（ｂ）〜
（ｄ）によって示され、ゲート電極給電部はエピタキシ
ャル層（３）への埋め込み！極となる。

すなわち、第１図（ｂ）に示すように平坦なエピタキシ
ャル層（３）上にレジスト（１１−１）を塗布し、ゲー
ト電極給電部のパターンで孔開けし、続いて、エピタキ
シャル層（３）をエツチングし、バッファ層（２）を露
出させる。

この後第１図（ｃ）に示すようにゲート電極金属（９）
を全面に被着させる。例えば、ゲート電極金属（９）と
して、Ｔ　ｉ　／　Ｐ　ｔ　／’　Ａ　ｕの３層材料を
用いる。

アセトンなどの有機溶媒でレジスト（１１−１）をＧａ
Ａｓ基板（１）上からリフトオフすると第１図（ｄ）に
示すようなゲート電極給電部（１２）がエピタキシャル
層（３）の埋め込み電極として残り、エピタキシャル層
（３）表面はゲート′Ｉｔ極給電部（１２）の周辺を除
いてほぼ平坦になる。

ゲート電極のゲート電極チャネル部の形成は第１図（ｅ
）〜（ｇ）によって示され、ゲート電極チャネル部の大
部分はエピタキシャル層（３）への埋め込み電極となり
、ゲート電極チャネル部の一部分はゲート電極給電部（
１２）上に積層される。

すなわち、第１図（ｅ）に示すようにエピタキシャル層
（３）上にレジスト（１１−２）を塗布し、ゲート電極
チャネル部のパターンでレジスト（１１−２）を孔開け
し、エピタキシャル層（３）をエツチングし、リセス（
８）を形成する。

ここで、ゲート電極チャネル部のレジスト（１１−２）
の開化は平坦なレジスト上で均一な幅のパターンとして
形成されるのでサブミクロンの線幅で精度良く製造でき
、また、ゲート電極チャネル部が形成されるリセス（８
）の深さは場所に依らず、同じになる。

次に、第１図（ｆ）に示すように、ゲート電極金属（９
′）を全面に被着させる。例えば、ゲート電極金属（９
°）として、Ｔｉ／ＡＪ！の２層材料を用いる。

ゲートを補給電部（１２）の形成の時と同様にリフトオ
フすると、第１図（ｇ）に示すＴｉ／Ｐｔ／Ａｕのゲー
ト電極給電部（１２）とＴｉ／Ａｊ！のゲート電極チャ
ネル部（１３）とからなるゲート電Ｔｈ（１０）がエピ
タキシャル層（３）中に形成される。

ゲート電極（１０）を保護するため、一旦ＳｉＮｘ絶縁
膜（１４）を全面に被着させる。

そして、第１図（ｈ）に示すようにレジスト（ｌｌ−３
）を形成して、このレジスト（１１−３）をマスクとし
てエピタキシャル層（３）とＳｉＮｘ絶縁膜（１４）と
をメサエッチングする。

レジスト　（１１−３）を剥離すると、ゲート電極（ｌ
Ｏ）のゲート電極チャネル部（１３）の周辺をＳｉＮｘ
絶縁膜（１４）で保護した第１図（ｉ）の構造になる。

それから、第１図（ｊ）に示すように全面にドレイン電
極及びソース電極を形成するためのレジスト　（１１−
４）を形成し、このレジスト（ｌｌ−４）をマスクとし
てエピタキシャル層（３）上のＳｉＮｘ絶縁膜（１４）
をエツチングする。

さらに、第１図（ｋ）に示すようにオーミック電極金属
（１５）をレジス）　（１１−４）上に被着する。

これにより、メサ状のエピタキシャル層（３）にオーミ
ック電極金属（１５）が接触し、ＳｉＮｘ絶縁膜（１４
）中にオーミック電極金属（１５）が埋め込み形成され
、これがドレイン電極（６）、ソース電極（７）となる
。オーミック電極金属（１５）として、例えば、Ａｕ／
Ｇｅ、Ｎｉの２層材料を用いる。

レジスト（１１−４）をリフトオフにて除去し、熱処理
を施すことによって、ドレインｔｉ（６）及びソース電
極（７）はオーミック電極となり、第１図（１）に示す
ような電界効果トランジスタが完成する。

第１図（ｇ）のＧａＡｓ基板（１）をゲート電極給電部
（１２）とゲート電極チャネル部（１３）の交差点で切
断し、ゲート電極チャネル部（１３）の線幅を拡大して
表現した斜視図を第３図に示す。Ｔｉ／Ｐｔ／Ａｕより
なるゲート電極（１０）のゲート電極給電部（１２）は
バッファ層（２）上にあり、また、Ｔｉ／Ａｌよりなる
ゲート電極（１０）のゲート電極チャネル部（１３）は
リセス（８）により膜厚の薄いエピタキシャル層（３）
上にあって、一部はゲート電極給電部（１２）上に積み
重なっている。

（ト）発明の効果 ゲート電極が動作層に埋め込み形成されるので、段差部
で切れることがない。

さらに、ゲート電極チャネル部が平坦な基板上で形成さ
れるので、微小なゲート長を精度良く実現することがで
きる。

【図面の簡単な説明】

第１図（ａ）乃至（２）は本発明の実施例の各製造工程
における斜視図、第２図（ａ）乃至（Ｃ）は従来の製造
方法の各製造工程における断面図、第３図は本発明のゲ
ー）ｔｆｆｉの斜視図である。 （１）−・−Ｇ　ａ　Ａ　ｓ基板、（２）・・・バッフ
ァ層、（３）・・・エピタキシャル層、（４）・・・ゲ
ート電極部、（５）・・・高注入層、（６）・・・ドレ
イン電極、（７）・・・ソース電極、（８）・・・リセ
ス、（９）（９’）・・・ゲート電極金属、（１０）・
・・ゲート電極、（１１−１）〜（１１−４）・・・レ
ジスト、（１２）・・・ゲート電極給電部、（１３）・
・・ゲート電極チャネル部、（１４）・・・ＳｉＮｘ絶
縁膜、（１５）・・・オーミック電極金属。

Claims (1)

【特許請求の範囲】
1. １、半導体基板上に動作層を形成する工程と、前記動作
   層にゲート電極給電部を埋め込み形成する工程と、前記
   動作層に前記ゲート電極給電部と交差するようにゲート
   電極チャネル部を埋め込み形成する工程と、前記動作層
   をメサエッチングする工程と、前記ゲート電極チャネル
   部を挟んで対向するようにソース電極とドレイン電極と
   を形成する工程とを含むことを特徴とする電界効果トラ
   ンジスタの製造方法。