JPS59225571A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS59225571A JPS59225571A JP58100077A JP10007783A JPS59225571A JP S59225571 A JPS59225571 A JP S59225571A JP 58100077 A JP58100077 A JP 58100077A JP 10007783 A JP10007783 A JP 10007783A JP S59225571 A JPS59225571 A JP S59225571A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- electrode
- field effect
- effect transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は電界効果トランジスタのマイクロ波特性、スイ
ッチング速度特性の改良に関するものである。
ッチング速度特性の改良に関するものである。
ＧａＡｓ 電界効果トランジスタは高速のスイッチン
グ動作をするデバイスとして広く使われている。
グ動作をするデバイスとして広く使われている。
ＧａＡｓ 電界効果トランジスタの構造は図−１に示
すように半絶縁性ＧａＡｓ 結晶の表面にｎ型の動作
層２が形成され、動作層上にゲート電極３、ソース電極
４、ドレイン電極５を形成したものである。高周波特性
を良好とするにはゲート電極長を小さくする必要がある
が、従来のリングラフィ技術では１μｍ程度のゲート長
を作成するのが限界であり、これによって高周波特性が
制約されていた。
すように半絶縁性ＧａＡｓ 結晶の表面にｎ型の動作
層２が形成され、動作層上にゲート電極３、ソース電極
４、ドレイン電極５を形成したものである。高周波特性
を良好とするにはゲート電極長を小さくする必要がある
が、従来のリングラフィ技術では１μｍ程度のゲート長
を作成するのが限界であり、これによって高周波特性が
制約されていた。
本発明は、従来のリングラフィ技術を用いてゲート長を
実効的に短縮し、高周波特性を改良するものである。
実効的に短縮し、高周波特性を改良するものである。
以下図面にそって本発明を説明する。
図−２に本発明による電界効果トランジスタの一実施例
を示す。図−２において、ゲート電極３は薄い動作層７
と厚い動作層６の両方にまたがって形成せられ実効的な
ゲート長は薄い動作Ｎ７とゲート電極３との重なり長Ｌ
ｇ によって定まる。現在のリングラフィ技術、例え
ば１０対１の縮少投影露光装置を用いた技術では１μ？
ｎ 程度のパターン幅を有する電極を±０．１μｍ程度
の位置合わせ精度で作成できる。従って図−２において
実効ゲー） Ｊ） Ｌｇが０．２〜０．５μｍのものを
今日のりソグラフイ技術を用いて作成可能である。本発
明によれば、容易に短いゲート長を有する電界効果トラ
ンジスタを製造でき、その工業的価値は大きい。
を示す。図−２において、ゲート電極３は薄い動作層７
と厚い動作層６の両方にまたがって形成せられ実効的な
ゲート長は薄い動作Ｎ７とゲート電極３との重なり長Ｌ
ｇ によって定まる。現在のリングラフィ技術、例え
ば１０対１の縮少投影露光装置を用いた技術では１μ？
ｎ 程度のパターン幅を有する電極を±０．１μｍ程度
の位置合わせ精度で作成できる。従って図−２において
実効ゲー） Ｊ） Ｌｇが０．２〜０．５μｍのものを
今日のりソグラフイ技術を用いて作成可能である。本発
明によれば、容易に短いゲート長を有する電界効果トラ
ンジスタを製造でき、その工業的価値は大きい。
次にこのような電界効果トランジスタの製造法につき説
明する。
明する。
図−゛３〜図−５は、図−２の実施例の電界効果トラン
ジスタの製造工程を説明するための図である。
ジスタの製造工程を説明するための図である。
まず図−３に示すようｔこ半絶縁性ＧａＡｓ 結晶基
板の表面にｎ型の動作層７′を形成する。このときエビ
クキシャル技術、イオン注入のいずれでも可能であるが
、イオン注入による方がより再現性が良好な動作層を容
易に作成できる。このとき動作層の厚さとキャリア濃度
は電界効果トランジスタのピンチオフ電圧が所望の値と
なるように定める。
板の表面にｎ型の動作層７′を形成する。このときエビ
クキシャル技術、イオン注入のいずれでも可能であるが
、イオン注入による方がより再現性が良好な動作層を容
易に作成できる。このとき動作層の厚さとキャリア濃度
は電界効果トランジスタのピンチオフ電圧が所望の値と
なるように定める。
次に図−４・に示すようにフォトレジスト８をマスクと
してｎ型不純物例えばＳｉをＧａＡｓ結晶中にイオン注
入し、しかる後にフオトレジスｌ−８を除去して、適当
な方法、例えば５ｉｎ２ 膜を保護膜として用いてアニ
ールを行い注入イオンの活性化を行い、厚い動作層６を
形成する。ここで動作ＷＪ６は動作層７と比較してシー
トキャリア濃度が大きいか、または／そして厚さが厚い
。
してｎ型不純物例えばＳｉをＧａＡｓ結晶中にイオン注
入し、しかる後にフオトレジスｌ−８を除去して、適当
な方法、例えば５ｉｎ２ 膜を保護膜として用いてアニ
ールを行い注入イオンの活性化を行い、厚い動作層６を
形成する。ここで動作ＷＪ６は動作層７と比較してシー
トキャリア濃度が大きいか、または／そして厚さが厚い
。
次に図−５に示すようにゲート電極３を通常のりソグラ
フイ技術を用いて動作層６と７の両方にまたがって形成
する。このとき電極３と薄い動作Ｍ７との重なり部分の
長さＬｇは０．２〜０．５μｎｉ とする。しかる後
に図−２に示すようにソース電極４・とドレイン電極５
とを通常用いられている方法によって形成することによ
り、本発明によるトランジスタが完成する。
フイ技術を用いて動作層６と７の両方にまたがって形成
する。このとき電極３と薄い動作Ｍ７との重なり部分の
長さＬｇは０．２〜０．５μｎｉ とする。しかる後
に図−２に示すようにソース電極４・とドレイン電極５
とを通常用いられている方法によって形成することによ
り、本発明によるトランジスタが完成する。
図−６には、他の一実施例を示す。
この実施例では、まず一様シζ厚い動作層を結晶表面に
形成した後に選択エツチングによって部分的に動作層を
薄くシ、動作層６．７を得、その後ゲート電極３、ソー
ス電極４、ドレイン電極５を形成するものである。
形成した後に選択エツチングによって部分的に動作層を
薄くシ、動作層６．７を得、その後ゲート電極３、ソー
ス電極４、ドレイン電極５を形成するものである。
本発明によれば、ゲート長が短く、高周波特性が良好な
電界効果ｌ・ランジスタを容易に作成でき、その工業的
価値は大きい。
電界効果ｌ・ランジスタを容易に作成でき、その工業的
価値は大きい。
図−１はＧａＡｓ 電界効果トランジスタの基本構造
を示すための図、図−２は本発明の電界効果トランジス
タの一実施例としての構造を示すための図、図３．４．
５は本発明−電界効果トランジスタの製造方法を示すた
めの図、図−６は本発明の他の一実施例の製造方法を示
すための図である。 ｌ・・・半絶縁性ＧａＡｓ 基板 ２・・・ｎ型動作層 ３・・・ゲート電極 ４・・・・ソース電極 ５・・・ ドレイン電極 ８・・・フォトレジスト膜 図−１ 図−２ 図−３ 目−４ 図−５ 図−６ ３１１−
を示すための図、図−２は本発明の電界効果トランジス
タの一実施例としての構造を示すための図、図３．４．
５は本発明−電界効果トランジスタの製造方法を示すた
めの図、図−６は本発明の他の一実施例の製造方法を示
すための図である。 ｌ・・・半絶縁性ＧａＡｓ 基板 ２・・・ｎ型動作層 ３・・・ゲート電極 ４・・・・ソース電極 ５・・・ ドレイン電極 ８・・・フォトレジスト膜 図−１ 図−２ 図−３ 目−４ 図−５ 図−６ ３１１−
Claims (1)
- （１）半゛絶縁性半導体結晶基板の表面に電気伝導性を
有する動作層を、その厚さが薄い部分と厚い部分とを有
するように作成し、この薄い部分と厚い部分とにまたが
ってショットキゲート電極が形成され、ショットキゲー
ト電極を中央として、両側に厚い動作層の部分にソース
電極が薄い部分にドレイン電極が設けられたことを特徴
とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100077A JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100077A JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59225571A true JPS59225571A (ja) | 1984-12-18 |
| JPH0434822B2 JPH0434822B2 (ja) | 1992-06-09 |
Family
ID=14264381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58100077A Granted JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225571A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267754A (ja) * | 1986-05-16 | 1987-11-20 | Fuji Xerox Co Ltd | 電子写真用感光材料の製造方法 |
| JPH01127262U (ja) * | 1988-02-23 | 1989-08-31 | ||
| JPH05243278A (ja) * | 1991-07-15 | 1993-09-21 | Motorola Inc | 半導体装置 |
| US5384273A (en) * | 1994-04-26 | 1995-01-24 | Motorola Inc. | Method of making a semiconductor device having a short gate length |
-
1983
- 1983-06-03 JP JP58100077A patent/JPS59225571A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267754A (ja) * | 1986-05-16 | 1987-11-20 | Fuji Xerox Co Ltd | 電子写真用感光材料の製造方法 |
| JPH01127262U (ja) * | 1988-02-23 | 1989-08-31 | ||
| JPH05243278A (ja) * | 1991-07-15 | 1993-09-21 | Motorola Inc | 半導体装置 |
| US5281839A (en) * | 1991-07-15 | 1994-01-25 | Motorola, Inc. | Semiconductor device having a short gate length |
| US5449628A (en) * | 1991-07-15 | 1995-09-12 | Motorola, Inc. | Method of making semiconductor device having a short gate length |
| KR100242477B1 (ko) * | 1991-07-15 | 2000-02-01 | 비센트 비.인그라시아 | 반도체 장치 |
| US5384273A (en) * | 1994-04-26 | 1995-01-24 | Motorola Inc. | Method of making a semiconductor device having a short gate length |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434822B2 (ja) | 1992-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2707433B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0085916A3 (en) | Method of fabricating field effect transistors | |
| JPS6070768A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59225571A (ja) | 電界効果トランジスタ | |
| JPS63248136A (ja) | 半導体装置 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2664527B2 (ja) | 半導体装置 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JPH04290473A (ja) | 半導体装置の製造方法 | |
| JPS59129483A (ja) | ホ−ル素子 | |
| JP2735216B2 (ja) | 半導体装置の製造方法 | |
| JPS6037173A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6286869A (ja) | 半導体装置の製造方法 | |
| JPS63281473A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS62126678A (ja) | 接合型電界効果トランジスタとその製造方法 | |
| JPH03293732A (ja) | 半導体装置の製造方法 | |
| JPH02271540A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0354462B2 (ja) | ||
| JPH03293733A (ja) | 半導体装置の製造方法 | |
| JPH01304780A (ja) | 半導体装置の製造方法 | |
| JPS6177374A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63248179A (ja) | 半導体装置 | |
| JPH0245937A (ja) | 半導体装置の製造方法 | |
| JPH04249317A (ja) | 半導体装置の製造方法 |