JPH0230207B2 - - Google Patents
Info
- Publication number
- JPH0230207B2 JPH0230207B2 JP54044016A JP4401679A JPH0230207B2 JP H0230207 B2 JPH0230207 B2 JP H0230207B2 JP 54044016 A JP54044016 A JP 54044016A JP 4401679 A JP4401679 A JP 4401679A JP H0230207 B2 JPH0230207 B2 JP H0230207B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- switch
- gate
- effect transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、電界効果トランジスタを用いた双方
向の固体スイツチに関するものである。
向の固体スイツチに関するものである。
従来商用電圧のような比較的高い電圧の交流信
号等特に、スイツチ制御回路系と、被スイツチ回
路系の電位レベルが異なる場合や、両者を電位的
に独立に保ちたい場合のスイツチとしては機械式
接点スイツチや水銀リレー等が利用されて来た。
しかし、電子回路の固体化、集積化が進み電子装
置全体の小型化が進むに従い、従来の機械式接点
スイツチを、固体化する要請が強まつている。こ
れまで、スイツチ制御回路と被スイツチ回路系と
を絶縁分離した固体化スイツチの例としては、発
光ダイオードと光PNPN素子を用いた光結合形
スイツチ等が多く研究開発されている。しかし、
PNPN素子を用いた場合、サージ電圧によつて
誤点孤がおこりやすい、直流電流が切りにくい、
零電圧附近で、PN接合によるオフセツト電圧が
生ずる等の弱点を有する。又、バイポーラ形素子
は、動作原理上、高電圧が加えられて接合破壊を
おこすと、いわゆる熱暴走に至りやすく、高出力
制御用スイツチに用いる場合、温度上昇による使
用上の制約が大きかつた。第１図は、上記バイポ
ーラ形素子利用によるスイツチの種々の欠点を解
決するために提案された電界効果形素子を用いた
固体交流スイツチの例である。
号等特に、スイツチ制御回路系と、被スイツチ回
路系の電位レベルが異なる場合や、両者を電位的
に独立に保ちたい場合のスイツチとしては機械式
接点スイツチや水銀リレー等が利用されて来た。
しかし、電子回路の固体化、集積化が進み電子装
置全体の小型化が進むに従い、従来の機械式接点
スイツチを、固体化する要請が強まつている。こ
れまで、スイツチ制御回路と被スイツチ回路系と
を絶縁分離した固体化スイツチの例としては、発
光ダイオードと光PNPN素子を用いた光結合形
スイツチ等が多く研究開発されている。しかし、
PNPN素子を用いた場合、サージ電圧によつて
誤点孤がおこりやすい、直流電流が切りにくい、
零電圧附近で、PN接合によるオフセツト電圧が
生ずる等の弱点を有する。又、バイポーラ形素子
は、動作原理上、高電圧が加えられて接合破壊を
おこすと、いわゆる熱暴走に至りやすく、高出力
制御用スイツチに用いる場合、温度上昇による使
用上の制約が大きかつた。第１図は、上記バイポ
ーラ形素子利用によるスイツチの種々の欠点を解
決するために提案された電界効果形素子を用いた
固体交流スイツチの例である。
第１図において、１，２は、ゲート電極および
ソース電極を互に共通接続したMOS形電界効果
トランジスタ、３は、入力信号源と被スイツチ回
路系の絶縁分離を確保し、スイツチ駆動信号のみ
を伝達するためのトランスである。このスイツチ
は入力信号端からパルス状の駆動入力信号をトラ
ンス３を介して電界効果トランジスタ１，２のゲ
ート回路側に伝達し、電界効果トランジスタのゲ
ートを制御せんとするものである。このような形
式の固体化スイツチでは、PNPN素子を用いた
場合のようなサージ電圧による誤点孤が無く、直
流電圧のオンオフが容易に出来、零電圧附近での
オフセツト電圧も生じない。又、電界効果トラン
ジスタを用いているから、高電力を扱つても熱暴
走の恐れがなく、スイツチとしての信頼性に富ん
でいる。しかしこの形式のスイツチは、小型化の
きわめて困難なトランスを用いているため、本質
的に小型化、集積化に限界がある。すなわちトラ
ンスを用いる限り、第１図に示した固体スイツチ
回路全体を、たとえばIC用各種パツケージのよ
うな１個のパツケージ内に納めたスイツチや、更
に、独立した複数のスイツチ回路を１個のパツケ
ージ内に納めたデバイス等を開発することは困難
であつた。本発明の目的は、電界効果トランジス
タの長所を生かしつつ、小型化、集積化の可能な
固体交流スイツチを提供することにある。
ソース電極を互に共通接続したMOS形電界効果
トランジスタ、３は、入力信号源と被スイツチ回
路系の絶縁分離を確保し、スイツチ駆動信号のみ
を伝達するためのトランスである。このスイツチ
は入力信号端からパルス状の駆動入力信号をトラ
ンス３を介して電界効果トランジスタ１，２のゲ
ート回路側に伝達し、電界効果トランジスタのゲ
ートを制御せんとするものである。このような形
式の固体化スイツチでは、PNPN素子を用いた
場合のようなサージ電圧による誤点孤が無く、直
流電圧のオンオフが容易に出来、零電圧附近での
オフセツト電圧も生じない。又、電界効果トラン
ジスタを用いているから、高電力を扱つても熱暴
走の恐れがなく、スイツチとしての信頼性に富ん
でいる。しかしこの形式のスイツチは、小型化の
きわめて困難なトランスを用いているため、本質
的に小型化、集積化に限界がある。すなわちトラ
ンスを用いる限り、第１図に示した固体スイツチ
回路全体を、たとえばIC用各種パツケージのよ
うな１個のパツケージ内に納めたスイツチや、更
に、独立した複数のスイツチ回路を１個のパツケ
ージ内に納めたデバイス等を開発することは困難
であつた。本発明の目的は、電界効果トランジス
タの長所を生かしつつ、小型化、集積化の可能な
固体交流スイツチを提供することにある。
本発明によれば、ゲート電極およびソース電極
同志を共通接続し、該ゲート−ソース間にシヤン
ト抵抗を設けた同導電形の２個の電界効果トラン
ジスタのドレイン電極間を被スイツチ端とする固
体交流スイツチにおいて、駆動用パルス電源の出
力端と該電界効果トランジスタのゲート電極側
端、および駆動用パルス電源の接地電極端と該電
界効果トランジスタのソース電極側端同志のう
ち、少なくとも、駆動用パルス電源の出力端と該
電界効果トランジスタのゲート電極側端とをコン
デンサで接続し、駆動用パルス入力電圧列によつ
て該コンデンサのゲート電極側端と、ソース電極
側端間に生ずるパルス電圧列を、該コンデンサの
ゲート電極側端と、電界効果トランジスタのゲー
ト電極間に設けた整流・平滑化回路により整流平
滑化し、電界効果トランジスタの直流ゲート入力
となしたることを特徴とする固体交流スイツチが
得られる。
同志を共通接続し、該ゲート−ソース間にシヤン
ト抵抗を設けた同導電形の２個の電界効果トラン
ジスタのドレイン電極間を被スイツチ端とする固
体交流スイツチにおいて、駆動用パルス電源の出
力端と該電界効果トランジスタのゲート電極側
端、および駆動用パルス電源の接地電極端と該電
界効果トランジスタのソース電極側端同志のう
ち、少なくとも、駆動用パルス電源の出力端と該
電界効果トランジスタのゲート電極側端とをコン
デンサで接続し、駆動用パルス入力電圧列によつ
て該コンデンサのゲート電極側端と、ソース電極
側端間に生ずるパルス電圧列を、該コンデンサの
ゲート電極側端と、電界効果トランジスタのゲー
ト電極間に設けた整流・平滑化回路により整流平
滑化し、電界効果トランジスタの直流ゲート入力
となしたることを特徴とする固体交流スイツチが
得られる。
以下本発明を、実施例を示す図面によつて詳細
に説明する。第２図ａは、コンデンサ２個を駆動
信号の入力端に用いた本発明の一実施例の等価回
路を示したものである。図において、１，２は、
電界効果トランジスタ、４，５は該電界効果トラ
ンジスタのドレインに相当する被スイツチ端、
６，７ま入力信号回路系との間に設けた、直流を
切り、パルス信号のみを通すためのコンデンサ、
８，９は駆動信号入力端、１０は望ましいゲート
電圧極性と大きさを得るための整流用、ダイオー
ド、１１はゲート−ソース間シヤントのための抵
抗、１２はゲート電圧平滑化のための抵抗であ
り、１３は駆動パルス信号源、１４は該駆動パル
ス信号源１３と電位的に独立した被スイツチ回路
内の電源、１５は負荷をそれぞれ示す。本実施例
の固体交流スイツチを効率的に動作させるために
は、事前に電界効果トランジスタのゲート入力容
量、ダイオード１０の容量、用いる駆動パルス信
号の周波数等を考慮して抵抗１１，１２およびコ
ンデンサ６，７の大きさおよび容量を選択し、駆
動パルス電圧の分圧の大部分がダイオード１０端
に表われるようにしておく必要がある。たとえば
本実施例の場合、ゲート入力容量約100pFに対し
て１１および１２の抵抗を100KΩとし、６，７
のコンデンサ容量を100pFとした。まず入力パル
ス信号が無い場合、電界効果トランジスタ１，２
のゲートは、抵抗１２および１１を通じてトラン
ジスタの共通ソース１６に接地されているため、
電界効果トランジスタ１，２はオフであり、従つ
て、スイツチ端４，５はオフとなる。次に、パル
ス信号源１３より、たとえば繰り返えし周波数
500KHz、パルス巾0.5μsの正パルス（第３図ａ）、
もしくは同じ周波数でパルス巾1.5μsの負パルス
（第３図ｂ）を入力端８−９間に加える。入力端
側からみたコンデンサ６、ダイオード１０、コン
デンサ７を結ぶ直列接続回路において、入力端８
側に正極性のパルス電圧が来た場合、ダイオード
１０は順方向であるからダイオードに電流が流
れ、コンデンサ６と７に印加電圧に対応した電荷
が誘起される。この場合、コンデンサ６とダイオ
ード１０の間には、負電荷が、ダイオード１０と
コンデンサ７の間には正電荷が生ずる。一方反対
極性の電圧の場合にはダイオードが逆方向とな
り、印加電圧はコンデンサ６，７とダイオード１
０に分割されて加わる。ここで、上記、コンデン
サ６とダイオード１０、ダイオード１０とコンデ
ンサ７間に生じた正負の電荷は、抵抗１１を通じ
て中和するのみである。しかるに、コンデンサ
６，７と抵抗１１の放電の時定数は、100pF×
100KΩ＝10-5sec＝10μsec、入力信号は繰り返え
し周波数500KHz、パルス巾0.5μsであるからゲー
ト電極側につながるコンデンサ６端はソース電極
側に対して、負にバイアスされることになる。す
なわち、ダイオード１０端には、第３図ａ，ｂの
入力波形に対して、ソース電極側を零電位として
第３図ｃの如き波形の電圧が生ずる。さて、制御
したい電界効果トランジスタ１，２のゲート入力
容量と抵抗１２が駆動パルスの周波数に対して
CRフイルタを形成するように、抵抗１２の値を
選んでおけば、ダイオード１０端に加わるパルス
状電圧は平滑化され、第３図ｄに示す如き負の直
流ゲート入力電圧を生ずる。ゲート入力電圧がゲ
ート閾値電圧を越えれば電界効果トランジスタは
オンとなり本実施例の固体交流スイツチはオンと
なる。入力パルス信号を切れば、ゲート電圧は抵
抗１２および抵抗１１を通じて減衰するからスイ
ツチは再びオフ状態にもどる。ここで抵抗１１，
１２の大きさはスイツチのオン、オフ速度、雑音
による誤動作のマージン等にかかわるから、スイ
ツチの使用目的、条件に合わせて、しかるべく選
んでおく必要がある。以上説明したように、本発
明の固体交流スイツチは、入力信号端８，９に継
続してパルス状の信号電圧列を入力していればオ
ン状態に保たれ、入力を切ればオフ状態になるス
イツチとして動作する。すなわち、本発明の固体
交流スイツチは、入力信号源側回路と被スイツチ
側回路とがコンデンサ６，７で直流的に分離され
ており、一方、該両回路がそれぞれ独立した電位
状態にあつても、常に入力信号源回路側から、コ
ンデンサを介してスイツチの制御が可能であると
いう特徴を有する。従つて、本発明の固体交流ス
イツチは第１図に示した電界効果トランジスタを
用いた従来型の固体交流スイツチの利点を継承し
ていると同時に、従来のトランスのかわりに、小
型化、集積化が容易な小容量のコンデンサで入力
信号源側回路と、被スイツチ回路とを分離してい
るため、全スイツチの小型化、集積化が可能にな
るという特徴を有する。
に説明する。第２図ａは、コンデンサ２個を駆動
信号の入力端に用いた本発明の一実施例の等価回
路を示したものである。図において、１，２は、
電界効果トランジスタ、４，５は該電界効果トラ
ンジスタのドレインに相当する被スイツチ端、
６，７ま入力信号回路系との間に設けた、直流を
切り、パルス信号のみを通すためのコンデンサ、
８，９は駆動信号入力端、１０は望ましいゲート
電圧極性と大きさを得るための整流用、ダイオー
ド、１１はゲート−ソース間シヤントのための抵
抗、１２はゲート電圧平滑化のための抵抗であ
り、１３は駆動パルス信号源、１４は該駆動パル
ス信号源１３と電位的に独立した被スイツチ回路
内の電源、１５は負荷をそれぞれ示す。本実施例
の固体交流スイツチを効率的に動作させるために
は、事前に電界効果トランジスタのゲート入力容
量、ダイオード１０の容量、用いる駆動パルス信
号の周波数等を考慮して抵抗１１，１２およびコ
ンデンサ６，７の大きさおよび容量を選択し、駆
動パルス電圧の分圧の大部分がダイオード１０端
に表われるようにしておく必要がある。たとえば
本実施例の場合、ゲート入力容量約100pFに対し
て１１および１２の抵抗を100KΩとし、６，７
のコンデンサ容量を100pFとした。まず入力パル
ス信号が無い場合、電界効果トランジスタ１，２
のゲートは、抵抗１２および１１を通じてトラン
ジスタの共通ソース１６に接地されているため、
電界効果トランジスタ１，２はオフであり、従つ
て、スイツチ端４，５はオフとなる。次に、パル
ス信号源１３より、たとえば繰り返えし周波数
500KHz、パルス巾0.5μsの正パルス（第３図ａ）、
もしくは同じ周波数でパルス巾1.5μsの負パルス
（第３図ｂ）を入力端８−９間に加える。入力端
側からみたコンデンサ６、ダイオード１０、コン
デンサ７を結ぶ直列接続回路において、入力端８
側に正極性のパルス電圧が来た場合、ダイオード
１０は順方向であるからダイオードに電流が流
れ、コンデンサ６と７に印加電圧に対応した電荷
が誘起される。この場合、コンデンサ６とダイオ
ード１０の間には、負電荷が、ダイオード１０と
コンデンサ７の間には正電荷が生ずる。一方反対
極性の電圧の場合にはダイオードが逆方向とな
り、印加電圧はコンデンサ６，７とダイオード１
０に分割されて加わる。ここで、上記、コンデン
サ６とダイオード１０、ダイオード１０とコンデ
ンサ７間に生じた正負の電荷は、抵抗１１を通じ
て中和するのみである。しかるに、コンデンサ
６，７と抵抗１１の放電の時定数は、100pF×
100KΩ＝10-5sec＝10μsec、入力信号は繰り返え
し周波数500KHz、パルス巾0.5μsであるからゲー
ト電極側につながるコンデンサ６端はソース電極
側に対して、負にバイアスされることになる。す
なわち、ダイオード１０端には、第３図ａ，ｂの
入力波形に対して、ソース電極側を零電位として
第３図ｃの如き波形の電圧が生ずる。さて、制御
したい電界効果トランジスタ１，２のゲート入力
容量と抵抗１２が駆動パルスの周波数に対して
CRフイルタを形成するように、抵抗１２の値を
選んでおけば、ダイオード１０端に加わるパルス
状電圧は平滑化され、第３図ｄに示す如き負の直
流ゲート入力電圧を生ずる。ゲート入力電圧がゲ
ート閾値電圧を越えれば電界効果トランジスタは
オンとなり本実施例の固体交流スイツチはオンと
なる。入力パルス信号を切れば、ゲート電圧は抵
抗１２および抵抗１１を通じて減衰するからスイ
ツチは再びオフ状態にもどる。ここで抵抗１１，
１２の大きさはスイツチのオン、オフ速度、雑音
による誤動作のマージン等にかかわるから、スイ
ツチの使用目的、条件に合わせて、しかるべく選
んでおく必要がある。以上説明したように、本発
明の固体交流スイツチは、入力信号端８，９に継
続してパルス状の信号電圧列を入力していればオ
ン状態に保たれ、入力を切ればオフ状態になるス
イツチとして動作する。すなわち、本発明の固体
交流スイツチは、入力信号源側回路と被スイツチ
側回路とがコンデンサ６，７で直流的に分離され
ており、一方、該両回路がそれぞれ独立した電位
状態にあつても、常に入力信号源回路側から、コ
ンデンサを介してスイツチの制御が可能であると
いう特徴を有する。従つて、本発明の固体交流ス
イツチは第１図に示した電界効果トランジスタを
用いた従来型の固体交流スイツチの利点を継承し
ていると同時に、従来のトランスのかわりに、小
型化、集積化が容易な小容量のコンデンサで入力
信号源側回路と、被スイツチ回路とを分離してい
るため、全スイツチの小型化、集積化が可能にな
るという特徴を有する。
本発明の固体交流スイツチに、高耐圧高出力ト
ランジスタを、耐圧の高いコンデンサ６，７を用
いれば、本スイツチによつて高電圧大電力の制御
が可能となる。
ランジスタを、耐圧の高いコンデンサ６，７を用
いれば、本スイツチによつて高電圧大電力の制御
が可能となる。
第４図は本発明の他の実施例であつて、前述の
実施例とは、信号入力端のコンデンサがゲート入
力端側一個だけとなつているところが異なる。
が、本実施例の場合の動作は、前記第一の実施例
のスイツチとほぼ同様の動作をする。第４図の回
路が動作可能であるのは端子８側とスイツチ側回
路との間が容量結合であるからであり、この点が
従来例と相違する点である。
実施例とは、信号入力端のコンデンサがゲート入
力端側一個だけとなつているところが異なる。
が、本実施例の場合の動作は、前記第一の実施例
のスイツチとほぼ同様の動作をする。第４図の回
路が動作可能であるのは端子８側とスイツチ側回
路との間が容量結合であるからであり、この点が
従来例と相違する点である。
第４図の動作について説明する。駆動パルス信
号源１３と被スイツチ端４，５とは電位的にフロ
ート（浮いた）状態となつており、それに伴つて
被スイツチ端４，５と接地電位との間に１７，１
８で示す何らかの浮遊容量を持つており、駆動パ
ルス信号源１３の接地電位との間で見かけ上、容
量で結ばれた閉回路が形成されているとみること
ができる。従つてパルス信号源１３から出るパル
ス電圧の一部がダイオード１０の両端に加わるこ
とにより、第２図の回路動作と同様にトランジス
タをオンする直流バイアスが発生することにな
る。このことから第４図も第２図の回路と同様の
動作をすることができる。従つて第４図の回路に
第３図ａまたはｂのパルス列がはいつたときの第
３図ｃ，ｄに対応する図も同じものとなる。
号源１３と被スイツチ端４，５とは電位的にフロ
ート（浮いた）状態となつており、それに伴つて
被スイツチ端４，５と接地電位との間に１７，１
８で示す何らかの浮遊容量を持つており、駆動パ
ルス信号源１３の接地電位との間で見かけ上、容
量で結ばれた閉回路が形成されているとみること
ができる。従つてパルス信号源１３から出るパル
ス電圧の一部がダイオード１０の両端に加わるこ
とにより、第２図の回路動作と同様にトランジス
タをオンする直流バイアスが発生することにな
る。このことから第４図も第２図の回路と同様の
動作をすることができる。従つて第４図の回路に
第３図ａまたはｂのパルス列がはいつたときの第
３図ｃ，ｄに対応する図も同じものとなる。
ここで、２つのトランジスタ１，２の機能につ
いて補足すると、２つのトランジスタのソース１
６は基板を通じて結がれている。トランジスタ
１，２は互いに逆向きに接続されているので電圧
（交流がかかると、一方は順方向、他方は逆方向
となる。即ち一方はダイオード、他方はコンデン
サとして動作する。（尚トランジスタのドレイン
と基板は結がつているわけでなく、その間にpn
接合が形成されている。トランジスタ１，２のド
レインはそれぞれ被スイツチ端４，５となつてい
る。）すなわち、スイツチ駆動のためのパルス信
号に対してパルス信号源１３、本スイツチ、およ
び被スイツチ回路を巡る閉回路があれば、パルス
信号の伝達が可能となる。本実施例のスイツチで
は、コンデンサ７が無くなつたために、被スイツ
チ回路側信号のパルス信号源接地電位への漏洩が
少なくなり、より周波数の高い交流信号のスイツ
チが可能となつた。もちろん、スイツチの小型
化、集積化がより容易になることは言うまでもな
い。
いて補足すると、２つのトランジスタのソース１
６は基板を通じて結がれている。トランジスタ
１，２は互いに逆向きに接続されているので電圧
（交流がかかると、一方は順方向、他方は逆方向
となる。即ち一方はダイオード、他方はコンデン
サとして動作する。（尚トランジスタのドレイン
と基板は結がつているわけでなく、その間にpn
接合が形成されている。トランジスタ１，２のド
レインはそれぞれ被スイツチ端４，５となつてい
る。）すなわち、スイツチ駆動のためのパルス信
号に対してパルス信号源１３、本スイツチ、およ
び被スイツチ回路を巡る閉回路があれば、パルス
信号の伝達が可能となる。本実施例のスイツチで
は、コンデンサ７が無くなつたために、被スイツ
チ回路側信号のパルス信号源接地電位への漏洩が
少なくなり、より周波数の高い交流信号のスイツ
チが可能となつた。もちろん、スイツチの小型
化、集積化がより容易になることは言うまでもな
い。
第５図、第６図、第７図は、本発明のさらに他
の実施例であり、いづれも整流および平滑化回路
を工夫したものである。本発明のスイツチでは、
小容量のコンデンサ６および７を介して駆動信号
をスイツチのゲート側に入れたいため、入力信号
を高速のパルス列とする必要がある。一方、電界
効果トランジスタのゲート入力信号にリツプルが
あると同トランジスタの伝導度が変調を受けるこ
とになるから、直流ゲート入力は平滑であること
が望ましい。第５図の実施例のスイツチは、パル
ス入力の平滑化回路を工夫して、リツプルの少な
い直流ゲート電圧を得ようとするものである。
の実施例であり、いづれも整流および平滑化回路
を工夫したものである。本発明のスイツチでは、
小容量のコンデンサ６および７を介して駆動信号
をスイツチのゲート側に入れたいため、入力信号
を高速のパルス列とする必要がある。一方、電界
効果トランジスタのゲート入力信号にリツプルが
あると同トランジスタの伝導度が変調を受けるこ
とになるから、直流ゲート入力は平滑であること
が望ましい。第５図の実施例のスイツチは、パル
ス入力の平滑化回路を工夫して、リツプルの少な
い直流ゲート電圧を得ようとするものである。
第６図および第７図の実施例は、パルス入力信
号の整流をより効率的に行ない、同じパルス入力
電圧に対してより高い直流ゲート入力電圧を得よ
うとするものである。パルス入力信号の整流およ
び平滑化回路としては本発明の一実施例として示
したもの以外、種々の形式や組み合わせが可能で
あり、スイツチの使用目的に合わせ本発明の主旨
に沿つて適当な形式の整流および平滑化回路を利
用すればよい。又、効率よく平滑化されたゲート
入力電圧を得たい場合には駆動入力信号として高
周波成分を含まないサイン波の利用が有効であ
る。
号の整流をより効率的に行ない、同じパルス入力
電圧に対してより高い直流ゲート入力電圧を得よ
うとするものである。パルス入力信号の整流およ
び平滑化回路としては本発明の一実施例として示
したもの以外、種々の形式や組み合わせが可能で
あり、スイツチの使用目的に合わせ本発明の主旨
に沿つて適当な形式の整流および平滑化回路を利
用すればよい。又、効率よく平滑化されたゲート
入力電圧を得たい場合には駆動入力信号として高
周波成分を含まないサイン波の利用が有効であ
る。
尚、本発明の実施例においては、電界効果トラ
ンジスタとして、いわゆる絶縁ゲート形トランジ
スタを用いたが、本来、電界効果トランジスタで
あればいづれでもよく、たとえば、接合形電界効
果トランジスタや、静電誘導形と呼称されるトラ
ンジスタ、さらに、高耐圧、高出力用素子を利用
しても本発明の固体交流スイツチが実現できる。
ンジスタとして、いわゆる絶縁ゲート形トランジ
スタを用いたが、本来、電界効果トランジスタで
あればいづれでもよく、たとえば、接合形電界効
果トランジスタや、静電誘導形と呼称されるトラ
ンジスタ、さらに、高耐圧、高出力用素子を利用
しても本発明の固体交流スイツチが実現できる。
第１図は従来の固体交流スイツチ、第２図は、
本発明の一実施例、第３図は本発明のスイツチの
駆動信号波形を示す図、第４〜第７図は、本発明
の他の実施例を示す図であり、各図において、
１，２は電界効果トランジスタ、３はトランス、
４，５は被スイツチ端、６，７は入力信号端コン
デンサ、８，９はスイツチの入力信号端、１０は
ゲート信号極性を決める整流用ダイオード、１１
はゲートシヤント抵抗、１２は平滑化抵抗、１３
は駆動パルス信号源、１４，１５は被スイツチ回
路中の交流電源と負荷、１６は電界効果トランジ
スタの共通ソース、１７，１８は被スイツチ回路
と、駆動パルス電源１３の接地端との間の寄生等
価容量、１９，２０および２１，２２は平滑化の
ための抵抗およびコンデンサ、２３〜２７は整流
のためのダイオードをそれぞれ示す。
本発明の一実施例、第３図は本発明のスイツチの
駆動信号波形を示す図、第４〜第７図は、本発明
の他の実施例を示す図であり、各図において、
１，２は電界効果トランジスタ、３はトランス、
４，５は被スイツチ端、６，７は入力信号端コン
デンサ、８，９はスイツチの入力信号端、１０は
ゲート信号極性を決める整流用ダイオード、１１
はゲートシヤント抵抗、１２は平滑化抵抗、１３
は駆動パルス信号源、１４，１５は被スイツチ回
路中の交流電源と負荷、１６は電界効果トランジ
スタの共通ソース、１７，１８は被スイツチ回路
と、駆動パルス電源１３の接地端との間の寄生等
価容量、１９，２０および２１，２２は平滑化の
ための抵抗およびコンデンサ、２３〜２７は整流
のためのダイオードをそれぞれ示す。
Claims (1)
- １ ゲート電極およびソース電極同志を共通接続
し、該ゲート−ソース間にシヤント抵抗を設けた
同導電形の２個の電界効果トランジスタのドレイ
ン電極間を被スイツチ端とする固体交流スイツチ
において、駆動用パルス電源の出力端と該電界効
果トランジスタのゲート電極側端、および駆動用
パルス電源の接地電極端と該電界効果トランジス
タのソース電極側端同志のうち、少なくとも、駆
動用パルス電源の出力端と該電界効果トランジス
タのゲート電極側端とをコンデンサで接続し、駆
動用パルス入力電圧列によつて該コンデンサのゲ
ート電極側端と、ソース電極側端間に生ずるパル
ス電圧列を、該コンデンサのゲート電極側端と、
電界効果トランジスタのゲート電極間に設けた整
流・平滑化回路により整流平滑化し、電界効果ト
ランジスタの直流ゲート入力となしたることを特
徴とする該固体交流スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4401679A JPS55136721A (en) | 1979-04-11 | 1979-04-11 | Solidstate alternating current switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4401679A JPS55136721A (en) | 1979-04-11 | 1979-04-11 | Solidstate alternating current switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55136721A JPS55136721A (en) | 1980-10-24 |
| JPH0230207B2 true JPH0230207B2 (ja) | 1990-07-05 |
Family
ID=12679876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4401679A Granted JPS55136721A (en) | 1979-04-11 | 1979-04-11 | Solidstate alternating current switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55136721A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4487458A (en) * | 1982-09-28 | 1984-12-11 | Eaton Corporation | Bidirectional source to source stacked FET gating circuit |
| JPS61224726A (ja) * | 1985-03-29 | 1986-10-06 | Nec Corp | 双方向スイツチ |
| JPH02151261A (ja) * | 1988-11-29 | 1990-06-11 | Shimadzu Corp | パルス幅変調駆動回路 |
| JP4618164B2 (ja) * | 2005-09-20 | 2011-01-26 | 株式会社デンソー | スイッチ回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227823B2 (ja) * | 1971-10-14 | 1977-07-22 | ||
| JPS4896844U (ja) * | 1972-02-22 | 1973-11-16 | ||
| JPS5010545A (ja) * | 1973-05-24 | 1975-02-03 | ||
| JPS5243378A (en) * | 1975-10-02 | 1977-04-05 | Matsushita Electric Ind Co Ltd | Analog voltage storage element |
| US4052623A (en) * | 1976-08-10 | 1977-10-04 | General Electric Company | Isolated semiconductor gate control circuit |
| JPS53140962A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Denshi Ltd | Electronic switch circuit |
-
1979
- 1979-04-11 JP JP4401679A patent/JPS55136721A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55136721A (en) | 1980-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4170740A (en) | High voltage switch and capacitive drive | |
| EP0029681B1 (en) | Bias-voltage generator | |
| US4692781A (en) | Semiconductor device with electrostatic discharge protection | |
| US4208595A (en) | Substrate generator | |
| JPH05268761A (ja) | チャージポンプ装置 | |
| JPH04138077A (ja) | ハーフブリッジ駆動装置 | |
| US7030680B2 (en) | On chip power supply | |
| KR100533559B1 (ko) | 출력구동기들을위한보호회로 | |
| JPH051484B2 (ja) | ||
| EP0068842B1 (en) | Circuit for generating a substrate bias voltage | |
| JPH0230206B2 (ja) | ||
| JPH0230207B2 (ja) | ||
| EP0389515B1 (en) | Integratable synchronous rectifier | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPS605107B2 (ja) | 固体撮像装置 | |
| WO2016170724A1 (en) | Solid state relay | |
| JPS61182324A (ja) | ゲ−ト駆動装置 | |
| US11881171B2 (en) | Electronic device | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| JPS6114202Y2 (ja) | ||
| JPH0677801A (ja) | 半導体スイッチング回路 | |
| JP2003243613A (ja) | 高耐圧アナログスイッチ集積回路 | |
| JP2000183709A (ja) | 高耐圧パワー集積回路 | |
| JPS6215925A (ja) | 半導体リレ−回路 | |
| KR101731564B1 (ko) | 모터 구동 장치 |