JPH02303183A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPH02303183A JPH02303183A JP1127217A JP12721789A JPH02303183A JP H02303183 A JPH02303183 A JP H02303183A JP 1127217 A JP1127217 A JP 1127217A JP 12721789 A JP12721789 A JP 12721789A JP H02303183 A JPH02303183 A JP H02303183A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pad
- solder paste
- electronic component
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はリード端子を有する電子部品の実装方法に関
するものである。
するものである。
近年、印刷配線基板に電子部品を実装するのにリフロー
はんだ付は方法が多く採用されるようになった。このリ
フロー半田付は方法ト躬３図と第４図を参照して一般的
に説明丁示。第８図は印ｔｅｌｌ配線基板１１１を示す
平面図で、第４図＾ＩＢ＋はそれぞれこの基板＋１）に
実装されるフラットタイプの電子部品を示示平面図であ
る。基板Ｉｌｌにはパッド部ｔｌｌ＋が設けられている
。パッド部（２１は例えば露出した銅層からなる。図示
の左下の二列に配列された短冊形のパッド部の群は第４
図囚に示された二方向のフラットタイプの電子部品に刈
するものである。図示の基板１１１の右上のパッド部の
群は第４図ｔＢｌに示された四方向の７ラツトタイプの
電子部品に討するものである。
はんだ付は方法が多く採用されるようになった。このリ
フロー半田付は方法ト躬３図と第４図を参照して一般的
に説明丁示。第８図は印ｔｅｌｌ配線基板１１１を示す
平面図で、第４図＾ＩＢ＋はそれぞれこの基板＋１）に
実装されるフラットタイプの電子部品を示示平面図であ
る。基板Ｉｌｌにはパッド部ｔｌｌ＋が設けられている
。パッド部（２１は例えば露出した銅層からなる。図示
の左下の二列に配列された短冊形のパッド部の群は第４
図囚に示された二方向のフラットタイプの電子部品に刈
するものである。図示の基板１１１の右上のパッド部の
群は第４図ｔＢｌに示された四方向の７ラツトタイプの
電子部品に討するものである。
Ｍ鴫図＾および＋Ｂｌに示すクロくフラットタイプの電
子部品はその周辺に多数のリード端子、５）を有する。
子部品はその周辺に多数のリード端子、５）を有する。
さて、これらフラットタイプの電子部品？基板に実装す
るには、基板（１１のパッド部（２）にメタルマスクあ
るいはスクリーンマスク等を用いてソルダ・ペーストラ
印刷し、これに電子部品のリード端子？押し付け、ソル
ダ・ペーストの持つ粘着力により仮装着し、その後、赤
外線や蒸気等を用いた加熱工程によってソルダ・べ−ス
トを溶融し、その後、凝固させるというものである。第
５図囚〜ｔＤ＋は従来のりフローはんだ付は方法を、ソ
ルダ・ペースト （はんだ）の挙＃を主に、順に示す断
面説明図で、囚はツル（最終形状）の状態を表わしてい
る。図中、Ｉ３）ソルダ・ペースト、（５）Ｈ電子部品
（４１のリード端子、１６１ｉリード端子１！１）の接
続部である。
るには、基板（１１のパッド部（２）にメタルマスクあ
るいはスクリーンマスク等を用いてソルダ・ペーストラ
印刷し、これに電子部品のリード端子？押し付け、ソル
ダ・ペーストの持つ粘着力により仮装着し、その後、赤
外線や蒸気等を用いた加熱工程によってソルダ・べ−ス
トを溶融し、その後、凝固させるというものである。第
５図囚〜ｔＤ＋は従来のりフローはんだ付は方法を、ソ
ルダ・ペースト （はんだ）の挙＃を主に、順に示す断
面説明図で、囚はツル（最終形状）の状態を表わしてい
る。図中、Ｉ３）ソルダ・ペースト、（５）Ｈ電子部品
（４１のリード端子、１６１ｉリード端子１！１）の接
続部である。
リード端子で有するリフローはんだ付は方法の王な問題
点は第６図の実装後のバッド１４ｊ５＋２１とリード端
子、５１を示す斜視図に記これたブリッジ（７）不良（
リード端子間にはんだがｇリショートさせること）の発
生とオープン不良（リード端子がパッド部に接続されず
浮いた状態になっていること）の発生である。−子部品
内の４気回路の集積度が増すにつれて電子部品の周辺か
ら引き出されるリード端子の数が増えてリード端子の配
列の間隔が狭くなる。かくして高密度実装が行われるよ
うになると、一般的に言ってはんだの量が多すぎるとブ
リッジ不良が発生し、はんだの電が少なすき゛るとオー
プン不良が発生する。
点は第６図の実装後のバッド１４ｊ５＋２１とリード端
子、５１を示す斜視図に記これたブリッジ（７）不良（
リード端子間にはんだがｇリショートさせること）の発
生とオープン不良（リード端子がパッド部に接続されず
浮いた状態になっていること）の発生である。−子部品
内の４気回路の集積度が増すにつれて電子部品の周辺か
ら引き出されるリード端子の数が増えてリード端子の配
列の間隔が狭くなる。かくして高密度実装が行われるよ
うになると、一般的に言ってはんだの量が多すぎるとブ
リッジ不良が発生し、はんだの電が少なすき゛るとオー
プン不良が発生する。
従来の（￥術はブリッジ不良を防止するためパッド部か
らソルダ・ペーストがはみ出さないように供給する。あ
るいははんだの着を少なくするとｒうことが基本であっ
た。例えば特公昭５７−２１９０７２号公報に示された
りフローはんだ付は方法の特徴はパッド部から溢れない
ようにパッド部にソルダ・ペーストをスクリーン印刷す
るということである。
らソルダ・ペーストがはみ出さないように供給する。あ
るいははんだの着を少なくするとｒうことが基本であっ
た。例えば特公昭５７−２１９０７２号公報に示された
りフローはんだ付は方法の特徴はパッド部から溢れない
ようにパッド部にソルダ・ペーストをスクリーン印刷す
るということである。
それまで半田メッキによりパッド部全域にわたってしか
もパッド部周辺において！彫れ上がるように存在してい
たはんだの量を、前述の叩くソルダ・ペーストをスクリ
ーン印刷することにより減少させ、かくして例えば０．
６８５ａｔｇの叩き狭いリード端子間隔でもブリッジ不
良の発生を見なくなったと報告している。
もパッド部周辺において！彫れ上がるように存在してい
たはんだの量を、前述の叩くソルダ・ペーストをスクリ
ーン印刷することにより減少させ、かくして例えば０．
６８５ａｔｇの叩き狭いリード端子間隔でもブリッジ不
良の発生を見なくなったと報告している。
しかし、この方法は、極端にはんだ供給喰が少ない場合
には、ブリッジ不良は発生しないが接合部の強さが低下
し、信頼性の面から問題となり、信頼性上も問題ない強
度を確保しうるはんだ供給醗の場合にはブリッジ不良が
発生すムなぜなら、現状のプロセスではソルダ・ペース
トを精度良く供給することは困難で、仮にソルダ・ペー
ストをパッド部からはみ出さないように印刷しても、そ
の後、部品を押しつけた時にソルダ・ペーストがはみ出
したり、加熱中にソルダ・ペーストの粘度が低下するこ
とによりパッド部からはみ出し、ブリッジ不良となるの
である。
には、ブリッジ不良は発生しないが接合部の強さが低下
し、信頼性の面から問題となり、信頼性上も問題ない強
度を確保しうるはんだ供給醗の場合にはブリッジ不良が
発生すムなぜなら、現状のプロセスではソルダ・ペース
トを精度良く供給することは困難で、仮にソルダ・ペー
ストをパッド部からはみ出さないように印刷しても、そ
の後、部品を押しつけた時にソルダ・ペーストがはみ出
したり、加熱中にソルダ・ペーストの粘度が低下するこ
とによりパッド部からはみ出し、ブリッジ不良となるの
である。
特開昭５８−１８２９４０号公報では、リード端子を有
する電子部品を基板に実装するに際して、リード端子の
接続部の長さより狭い１鴫のソルダ・ペースト層と基板
にパッド部の在る区域面にべたいちに一様に被着すると
いうことを特徴とするものである。それまではリード端
子の接続部の長さより広い幅のソルダ・ペースト層ｔ
一様に被着していたのである。つまり、この特開昭ｓｓ
５５−１ｓ＋ｏ％ｍもはんだの酸？少なくしようという
ものである。
する電子部品を基板に実装するに際して、リード端子の
接続部の長さより狭い１鴫のソルダ・ペースト層と基板
にパッド部の在る区域面にべたいちに一様に被着すると
いうことを特徴とするものである。それまではリード端
子の接続部の長さより広い幅のソルダ・ペースト層ｔ
一様に被着していたのである。つまり、この特開昭ｓｓ
５５−１ｓ＋ｏ％ｍもはんだの酸？少なくしようという
ものである。
しかし、リード端子の接続部の長さは非常に短いので、
接続部の長さより狭い幅のソルダ・ペーストラ印刷する
この方法では、リード端子がパッド部に接合していても
、はんだの量が少ないためにその接合は不安定で永ｆｆ
−ｖｃ亘る品質の保証を為しえないのである。
接続部の長さより狭い幅のソルダ・ペーストラ印刷する
この方法では、リード端子がパッド部に接合していても
、はんだの量が少ないためにその接合は不安定で永ｆｆ
−ｖｃ亘る品質の保証を為しえないのである。
一万、ソルダ・ペーストの厚み？増して多くすると、融
けたはんだは隣接するパッド部ＶＣせたがったままで安
定し、ブリッジ不良を除去しえないのである。
けたはんだは隣接するパッド部ＶＣせたがったままで安
定し、ブリッジ不良を除去しえないのである。
然して、供給はんだの量を調整してパッド部とリード端
子の接続部との接合をしっかりと安定させ永年にぼり維
持するに十分なものとなし、しかもブリッジ不良の発生
を押えるリフローはんだ付は方法の開発が求められてい
たのである。
子の接続部との接合をしっかりと安定させ永年にぼり維
持するに十分なものとなし、しかもブリッジ不良の発生
を押えるリフローはんだ付は方法の開発が求められてい
たのである。
〔発明が解決しようとする課題〕
つまり、印刷配線基板ＶＣ電子部品全実装する際に用い
られる従来の大徽生産におけるリフローはんだ付は方法
でははんだの童が多くなるとブリッジ不良があり、はん
だの敏が少なくなるとオープン不良がありかつ永年に吐
る接合安定性が得られないという問題点があるというこ
とである。
られる従来の大徽生産におけるリフローはんだ付は方法
でははんだの童が多くなるとブリッジ不良があり、はん
だの敏が少なくなるとオープン不良がありかつ永年に吐
る接合安定性が得られないという問題点があるというこ
とである。
この発明は、かかる問題点を解消するためになされたも
ので、リード端子を有する電子部品を十分なはんだ量で
しっかりと印刷配線基板に実装し、しかも隣接するリー
ド端子間合ショートさせるブリッジ不良の発生分なくす
りフローはんだ付は方法により、信頼性に富む接台が得
られる電子部品の実装方法を提供することを目的とする
。
ので、リード端子を有する電子部品を十分なはんだ量で
しっかりと印刷配線基板に実装し、しかも隣接するリー
ド端子間合ショートさせるブリッジ不良の発生分なくす
りフローはんだ付は方法により、信頼性に富む接台が得
られる電子部品の実装方法を提供することを目的とする
。
現在のソルダ・ペースト？印刷する技術では。
ソルダ・ペーストのチクソ性（剪断応力妙；加わつって
いる時に粘度が低下する性質、即ち印刷していると粘度
が低下する性質）のため、高精度に印ｇｌＪ量、印刷精
Ｋを管理することｆ″ｉ黒しく、印刷ｂＯ返しているう
ちに垂れが生じてソルダ・ペーストがパッド部からはみ
出る。
いる時に粘度が低下する性質、即ち印刷していると粘度
が低下する性質）のため、高精度に印ｇｌＪ量、印刷精
Ｋを管理することｆ″ｉ黒しく、印刷ｂＯ返しているう
ちに垂れが生じてソルダ・ペーストがパッド部からはみ
出る。
この垂れは大量生産する上で不可、透である。
史には磁子部品搭載時、および加熱時にも垂れは生じる
。そして現状のプロセスでばかかる圭れけ不＝ｒｌｌｌ
である。
。そして現状のプロセスでばかかる圭れけ不＝ｒｌｌｌ
である。
ここで、はんだの絶対量が少なければ、垂れも少なく、
べたいちに一様に被着させる方法でモフリッジ不良ｖｃ
６らないが逆にオープン不良が見られ、また接合強度
およびイρ顆性が落ちる。
べたいちに一様に被着させる方法でモフリッジ不良ｖｃ
６らないが逆にオープン不良が見られ、また接合強度
およびイρ顆性が落ちる。
オープン不良はリード端子の接続部の高さに多少のバラ
ツキが有ることにより生じる。そしてオープン不良は導
通検査でプローブビンｒ当てた時ｖＣ＃ｉ記接続部が押
し下げられて導通してＯＫの町定か出て発見しにくいの
である。これに対しブリッジ不良は検出しやすい。従っ
てオープン不良と回道した、かつ接合強度および信頼性
７ｉｌ−圀保丁べくはんだの量を多めにした所定量が決
まるのである。
ツキが有ることにより生じる。そしてオープン不良は導
通検査でプローブビンｒ当てた時ｖＣ＃ｉ記接続部が押
し下げられて導通してＯＫの町定か出て発見しにくいの
である。これに対しブリッジ不良は検出しやすい。従っ
てオープン不良と回道した、かつ接合強度および信頼性
７ｉｌ−圀保丁べくはんだの量を多めにした所定量が決
まるのである。
この所定量に対してソルダ・ペーストの印刷を行うが、
高精度に印刷量、印刷精度を管理すいる。
高精度に印刷量、印刷精度を管理すいる。
これを第７図を参照してざらに詳しく説明する。第７図
１Ａ・Ｂ）は従来法によるはんだの体積（供袷酸）とそ
の充填可能容積の関係？示す説明図で、［Ａｌｉリード
端子＋５１とパッド部１２１との接合前、ソルダ・ペー
スト溶融直前の状態を示し、ｉＢｌは接合後、ソルダ・
ペースト溶融後の状態を示している。ソルダ・ペースト
の金属成分の全体積（ソルダ・ペースト溶融面１１ｆＪ
の体積にほぼ一致） Ｖａが、充填可能容１Ｖ１）より
大きい場合は、すなわち ／Ｖａ ＜ １の場合はパッ
ド間Ｋまたがってショートしてブリッジとなる。１≦衣
＜Ａ（１ホ数）の場合は、パッドからはみ出したりソル
ダ・ペーストの量、すなちわ垂れの程度によって、ブリ
ッジとなる場合とならない場合があり−ｖｂ／／ｖａ≦
Ａの場合はブリッジとならないのである。ここで％Ａは
ｌより大きい定数である。
１Ａ・Ｂ）は従来法によるはんだの体積（供袷酸）とそ
の充填可能容積の関係？示す説明図で、［Ａｌｉリード
端子＋５１とパッド部１２１との接合前、ソルダ・ペー
スト溶融直前の状態を示し、ｉＢｌは接合後、ソルダ・
ペースト溶融後の状態を示している。ソルダ・ペースト
の金属成分の全体積（ソルダ・ペースト溶融面１１ｆＪ
の体積にほぼ一致） Ｖａが、充填可能容１Ｖ１）より
大きい場合は、すなわち ／Ｖａ ＜ １の場合はパッ
ド間Ｋまたがってショートしてブリッジとなる。１≦衣
＜Ａ（１ホ数）の場合は、パッドからはみ出したりソル
ダ・ペーストの量、すなちわ垂れの程度によって、ブリ
ッジとなる場合とならない場合があり−ｖｂ／／ｖａ≦
Ａの場合はブリッジとならないのである。ここで％Ａは
ｌより大きい定数である。
つ１す、印刷精度が悪いために、はんだ供給ＭＬ カ４
、ｔ・ｖｂ／ｖａ＜１になったり、あるいは個々パッ
ド上［ソルダ・ペーストラ印刷する方法でも現状のプロ
セスで不可礎である垂れが加熱リフロ一時点迄に生じて
、垂れ？伴う７ンｖａ／Ａの場合となり、ブリッジが発
生しているのである。
、ｔ・ｖｂ／ｖａ＜１になったり、あるいは個々パッ
ド上［ソルダ・ペーストラ印刷する方法でも現状のプロ
セスで不可礎である垂れが加熱リフロ一時点迄に生じて
、垂れ？伴う７ンｖａ／Ａの場合となり、ブリッジが発
生しているのである。
ｖｂに関しては、大きい値である程ブリッジレス化に対
しては有利であるが、通線接合を諺笑なものにする為、
リードははんだが考れ易い材料、あるいは表面処理？し
ているため、はんだ高融時にパッド上で拡がらずリード
の方へ向うためｖｂは小さな値となっているのである。
しては有利であるが、通線接合を諺笑なものにする為、
リードははんだが考れ易い材料、あるいは表面処理？し
ているため、はんだ高融時にパッド上で拡がらずリード
の方へ向うためｖｂは小さな値となっているのである。
さて１問題はいかにして、パッドからはみ出しているは
んだ金パッド内ＶＣ吸収するかということになる。
んだ金パッド内ＶＣ吸収するかということになる。
この発明の電子部品の実長方法は、所定間隔を隔てて突
出する複数のリード端子を有する電子部品全印刷配線基
板の上記リード端子に対応したパッド部にリフローはん
だ付けにより実装するもので、予め上記パッド部に供給
したはんだを溶融させ之後、上記リード端子？上記パツ
ド邪に載置し、その後冷却して接合するよう番でしたも
のである。
出する複数のリード端子を有する電子部品全印刷配線基
板の上記リード端子に対応したパッド部にリフローはん
だ付けにより実装するもので、予め上記パッド部に供給
したはんだを溶融させ之後、上記リード端子？上記パツ
ド邪に載置し、その後冷却して接合するよう番でしたも
のである。
この発明しζ２いては、はんだ溶融開始時にリード端子
がない次め、耐融はんだはパッド部上で拡がり、リード
端子がある場合よりもはんだと充填できる許容ｔを大き
くできる。その結果、はんだが多めに供給されたり、垂
れが多少生じたりして、パッド部からはみ吊し、パッド
間でショートしているはんだをパッド部上に吸収でき、
一旦シヨードがきれるとその後−子部品を搭載してもブ
リッジ不良は発生せず、安定な状態？維持できる。
がない次め、耐融はんだはパッド部上で拡がり、リード
端子がある場合よりもはんだと充填できる許容ｔを大き
くできる。その結果、はんだが多めに供給されたり、垂
れが多少生じたりして、パッド部からはみ吊し、パッド
間でショートしているはんだをパッド部上に吸収でき、
一旦シヨードがきれるとその後−子部品を搭載してもブ
リッジ不良は発生せず、安定な状態？維持できる。
口実ＦＡ ＦＩＩＪ ）
以下、この発明の一実施例を図について説明する。第１
図（４）〜ｐ）はこの発明の一実施例の電子部品の実装
方法を工程順に示す要部断面構成図であり、ｔＡｌはソ
ルダ・ペースト供給後、ｔＢｌははんだ溶融時、ＣＩＶ
′ｉ電子部品搭載時、（Ｄｌは電子部品接合後（最終形
状）の状態を表わす。
図（４）〜ｐ）はこの発明の一実施例の電子部品の実装
方法を工程順に示す要部断面構成図であり、ｔＡｌはソ
ルダ・ペースト供給後、ｔＢｌははんだ溶融時、ＣＩＶ
′ｉ電子部品搭載時、（Ｄｌは電子部品接合後（最終形
状）の状態を表わす。
第２図ＩＡＩ ｔＢｌはそれぞれ第１図［Ａｌ ｔＢｌ
の状態を基板上面から見た説明図である。
の状態を基板上面から見た説明図である。
図において、１１１は印刷配線基板、１２＋はパッド部
、＋３１ｉ１ソルダ・ペースト、＋４１１”ｒフラット
タイプの電子部品、【６１は電子部品（４１から出され
たりであるはんだ接続部 一ド端子、（６）ハリード端子、６１の先端−ｉである
◇接続部（６１の傾斜角度は８〜４度である。パッド部
；２）は銅である。ソルダ・ペースト・３１に一一鉛共
晶はんだ（ｇ点１８８℃）１０〜１５０μｍの粒子粉末
（約９０重量パーセント）とフラックス成分（イ）１０
重散バーセント）および特殊な添加剤等とを練り混ぜて
なるペースト状のものである。フラックスけ５０重盪パ
ーセントの固形分と５０重量パーセントの溶剤分とから
なる。・司形分としてはロジン、活性剤、チクソ刈、お
よび安定剤である。溶剤分としてはグリコール等である
。特殊な添加剤は印刷性、常温での粘性を考慮したもの
である。この実施例で用いたソルダ・ペーストは″材温
で１０万〜９０７ｊＣポアズ、１８３°Ｃで２〜５Ｃポ
アズである。リード端子、５１は４２アロイ （扶−ニ
ッケル合金）であり、これに９０８ｎ−１ｏｐｂ半田メ
ツキ（融点２１５℃）が施されている。パッド部の１扁
は０．４０＝ｍ、パッド部間隔ｒｒｉ０．２５ ｍｓで
ある。それで隣接するパッド部ピッチ及びリードピッチ
は０．６１＄ｆｌである。
、＋３１ｉ１ソルダ・ペースト、＋４１１”ｒフラット
タイプの電子部品、【６１は電子部品（４１から出され
たりであるはんだ接続部 一ド端子、（６）ハリード端子、６１の先端−ｉである
◇接続部（６１の傾斜角度は８〜４度である。パッド部
；２）は銅である。ソルダ・ペースト・３１に一一鉛共
晶はんだ（ｇ点１８８℃）１０〜１５０μｍの粒子粉末
（約９０重量パーセント）とフラックス成分（イ）１０
重散バーセント）および特殊な添加剤等とを練り混ぜて
なるペースト状のものである。フラックスけ５０重盪パ
ーセントの固形分と５０重量パーセントの溶剤分とから
なる。・司形分としてはロジン、活性剤、チクソ刈、お
よび安定剤である。溶剤分としてはグリコール等である
。特殊な添加剤は印刷性、常温での粘性を考慮したもの
である。この実施例で用いたソルダ・ペーストは″材温
で１０万〜９０７ｊＣポアズ、１８３°Ｃで２〜５Ｃポ
アズである。リード端子、５１は４２アロイ （扶−ニ
ッケル合金）であり、これに９０８ｎ−１ｏｐｂ半田メ
ツキ（融点２１５℃）が施されている。パッド部の１扁
は０．４０＝ｍ、パッド部間隔ｒｒｉ０．２５ ｍｓで
ある。それで隣接するパッド部ピッチ及びリードピッチ
は０．６１＄ｆｌである。
さて、従来の第５図に示す方法と異なる点は電子部品１
４）のリード端子、５）が載置される以前にはんだヲＤ
ロ熱各融させ、その後でリード端子＋５１を載置してい
ることである。
４）のリード端子、５）が載置される以前にはんだヲＤ
ロ熱各融させ、その後でリード端子＋５１を載置してい
ることである。
つまり、この実施例ではまず基板＋ｔｌ ｉでソルダ・
ペース） ４１ ｆ印刷供給しく第１図Ａ）、ソルダ・
ペースト１３１を印刷した基板１１１を赤外線炉←て入
れてソルダ・ペースト「３１を加熱啓融させる（第１図
Ｂ）。次いで電子部品・４）を搭載しく第１図Ｃ）、冷
却して電子部品１４１を基板にはんだ付けする（第１図
Ｄ）。
ペース） ４１ ｆ印刷供給しく第１図Ａ）、ソルダ・
ペースト１３１を印刷した基板１１１を赤外線炉←て入
れてソルダ・ペースト「３１を加熱啓融させる（第１図
Ｂ）。次いで電子部品・４）を搭載しく第１図Ｃ）、冷
却して電子部品１４１を基板にはんだ付けする（第１図
Ｄ）。
さて、このような方法ではんだ付けを行うと、第２図囚
で示すようにパッド部（２１間に連ねてべたいちにはん
だを供給していても、はんだが浴融した時にはんだ（３
１が慮れ易いリード端子＋５１かないため、第２図旧（
に示すようにパッド部３１上を矢印で示すように拡がっ
ていき、従来の方法よりはんだ（３１の充填可能容積が
大きい値ｍになって、パッド部１′１１間Ｋまたがって
いる分も富め、全てのはんだ・３ｊはパッド部（２）上
に吸収される。また電子部品１４１搭載時にはリード端
子（５）ははんだ・３１が有れ易いため、はんだはパッ
ド部（２）外［はみ出す心配もなくリード端子１６）に
引き寄せられ、従来のようにソルダ・ペーストの垂れも
生じないのである。また、はんだは一旦パッド部（２）
上で拡がっているため、リード端子（５１を載置し乏際
のばんだ充填可能容積は結果的に従来のｖｂより大きい
値のＶｂ’（Ｖｂ＋’＞ Ｖｂ）になる。
で示すようにパッド部（２１間に連ねてべたいちにはん
だを供給していても、はんだが浴融した時にはんだ（３
１が慮れ易いリード端子＋５１かないため、第２図旧（
に示すようにパッド部３１上を矢印で示すように拡がっ
ていき、従来の方法よりはんだ（３１の充填可能容積が
大きい値ｍになって、パッド部１′１１間Ｋまたがって
いる分も富め、全てのはんだ・３ｊはパッド部（２）上
に吸収される。また電子部品１４１搭載時にはリード端
子（５）ははんだ・３１が有れ易いため、はんだはパッ
ド部（２）外［はみ出す心配もなくリード端子１６）に
引き寄せられ、従来のようにソルダ・ペーストの垂れも
生じないのである。また、はんだは一旦パッド部（２）
上で拡がっているため、リード端子（５１を載置し乏際
のばんだ充填可能容積は結果的に従来のｖｂより大きい
値のＶｂ’（Ｖｂ＋’＞ Ｖｂ）になる。
即チハッド部間にまたがってブリッジしていた余分なは
んだをパッド部のはんだ充填ｏＴ能容槙Ｖｔｎが大きい
ため全てパッド部上に吸収し、電子部品搭載時にはパッ
ド部外１７ｉ！：はみ出しているはんだがないため、
Ｖｂ’ ／ Ｖａ≧１ならブリッジを抑止することがで
きる。
んだをパッド部のはんだ充填ｏＴ能容槙Ｖｔｎが大きい
ため全てパッド部上に吸収し、電子部品搭載時にはパッ
ド部外１７ｉ！：はみ出しているはんだがないため、
Ｖｂ’ ／ Ｖａ≧１ならブリッジを抑止することがで
きる。
従来ならＶｂ／ｖａ≧Ａ、あるいは垂れの程度が小さい
１≦ｖｂ／Ｖａ＜Ａの場合でないとブリッジレスにでき
ず、Ｖａが多くなつ九場合ｙ−１ｖｂが小さいためブリ
ッジになっていたのである。
１≦ｖｂ／Ｖａ＜Ａの場合でないとブリッジレスにでき
ず、Ｖａが多くなつ九場合ｙ−１ｖｂが小さいためブリ
ッジになっていたのである。
なお、上記実施例ではソルダ・ペーストラパッド部上に
印刷する際に、パッド部とパッド部間に連ねてべたいち
に印刷したが１個々のパッド部上に印刷する方法でもよ
く、その場合、ソルダ・ペーストがパッド部からはみ出
してもかまわない。
印刷する際に、パッド部とパッド部間に連ねてべたいち
に印刷したが１個々のパッド部上に印刷する方法でもよ
く、その場合、ソルダ・ペーストがパッド部からはみ出
してもかまわない。
また、ソルダ・ペーストの厚みが多少増しても問題はな
い。
い。
なお、上記実施列では加熱源として赤外４ｉＡを利用し
たが、蒸気の凝縮潜熱を利用して加熱するＶＰＳ装置装
置用利用もよいし、ホットエアー、あるいはホットプレ
ートを当てるようにしてもよい。また、ソルダ・ペース
トの材料ＶＣ−−鉛共晶はんだを用いたが、これとは異
なる配合比のはんだであってもよいし、成分の異なるＩ
ｎ系の低融点はんだ等でもよい。パッド部（２）も＠に
限らず１例えば表面に共晶はんだをコーティングしても
良い。リード端子１５１も４２アロイに９０ Ｓｎ −
１０ｐｂはんだメッキしたものでなくても１例えば銅合
金等でもよい。
たが、蒸気の凝縮潜熱を利用して加熱するＶＰＳ装置装
置用利用もよいし、ホットエアー、あるいはホットプレ
ートを当てるようにしてもよい。また、ソルダ・ペース
トの材料ＶＣ−−鉛共晶はんだを用いたが、これとは異
なる配合比のはんだであってもよいし、成分の異なるＩ
ｎ系の低融点はんだ等でもよい。パッド部（２）も＠に
限らず１例えば表面に共晶はんだをコーティングしても
良い。リード端子１５１も４２アロイに９０ Ｓｎ −
１０ｐｂはんだメッキしたものでなくても１例えば銅合
金等でもよい。
さらに上記実施列では０．６５椙ピツチリードの部品に
ついて説明したが、０．５０ 、０．４０１ピツチ等の
一層狭小なピッチと有する部品にも適用できることはい
うまでもない。
ついて説明したが、０．５０ 、０．４０１ピツチ等の
一層狭小なピッチと有する部品にも適用できることはい
うまでもない。
以上のように、この発明によれば、所定間隔？隔てて突
出する複数のリード端子を有する電子部品を印刷配線基
板の上記リード端子に対応したパッド部Ｖでリフローは
んだ付けにより実装する方法において、予め上記パッド
部に供給したはんだ？溶融させた後、上記リード端子全
上記パッド部に載置し、その後冷却して接合するように
し念ので、オープン不良、ブリッジ不良を防止でき、信
頼性に冨む接合が得られるという効果がある。
出する複数のリード端子を有する電子部品を印刷配線基
板の上記リード端子に対応したパッド部Ｖでリフローは
んだ付けにより実装する方法において、予め上記パッド
部に供給したはんだ？溶融させた後、上記リード端子全
上記パッド部に載置し、その後冷却して接合するように
し念ので、オープン不良、ブリッジ不良を防止でき、信
頼性に冨む接合が得られるという効果がある。
第１図＾〜ｐ）はこの発明の一実施例の′電子部品の実
装方法を工程順に示す要部所面溝成図、第２図囚＋Ｂｌ
はそれぞれ第１図囚＋Ｂｌにおける説明図、第８図は印
刷配線基板？示す平面図、第４図ＩＡＩ ｔＢｌはそれ
ぞれ電子部品を示す平面図、第５図＾〜ｔＤｌ ｌ’ｆ
従来法を順に示す断面説明図、第６図はブリッジ不良の
一例を示す斜視図、第γ図囚ｉＢｌは従来法によるはん
だ供給量と充填可能容積の関係を示す説明図である。 図において、；１１は印刷配線基板、・２）はパッド部
、・３１ははんだ、（４（け電子部品、１５１はリード
端子である。 なお１図中、同一符号は同−又は相当部分を示す◎
装方法を工程順に示す要部所面溝成図、第２図囚＋Ｂｌ
はそれぞれ第１図囚＋Ｂｌにおける説明図、第８図は印
刷配線基板？示す平面図、第４図ＩＡＩ ｔＢｌはそれ
ぞれ電子部品を示す平面図、第５図＾〜ｔＤｌ ｌ’ｆ
従来法を順に示す断面説明図、第６図はブリッジ不良の
一例を示す斜視図、第γ図囚ｉＢｌは従来法によるはん
だ供給量と充填可能容積の関係を示す説明図である。 図において、；１１は印刷配線基板、・２）はパッド部
、・３１ははんだ、（４（け電子部品、１５１はリード
端子である。 なお１図中、同一符号は同−又は相当部分を示す◎
Claims (1)
- 所定間隔を隔てて突出する複数のリード端子を有する電
子部品を印刷配線基板の上記リード端子に対応したパッ
ド部にリフローはんだ付けにより実装する方法において
、予め上記パッド部に供給したはんだを溶融させた後、
上記リード端子を上記パッド部に載置し、その後冷却し
て接合するようにしたことを特徴とする電子部品の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127217A JP2895855B2 (ja) | 1989-05-18 | 1989-05-18 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127217A JP2895855B2 (ja) | 1989-05-18 | 1989-05-18 | 電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303183A true JPH02303183A (ja) | 1990-12-17 |
| JP2895855B2 JP2895855B2 (ja) | 1999-05-24 |
Family
ID=14954629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127217A Expired - Fee Related JP2895855B2 (ja) | 1989-05-18 | 1989-05-18 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2895855B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067145A (ja) * | 2005-08-31 | 2007-03-15 | Mitsubishi Materials Corp | Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法 |
| JP2010283039A (ja) * | 2009-06-02 | 2010-12-16 | Nec Access Technica Ltd | 電子部品の半田付け方法および電子部品実装用基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257587A (ja) * | 1984-06-04 | 1985-12-19 | 松下電器産業株式会社 | 半田付方法 |
| JPS61172395A (ja) * | 1985-01-28 | 1986-08-04 | 日本ビクター株式会社 | 電子部品取付方法 |
-
1989
- 1989-05-18 JP JP1127217A patent/JP2895855B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257587A (ja) * | 1984-06-04 | 1985-12-19 | 松下電器産業株式会社 | 半田付方法 |
| JPS61172395A (ja) * | 1985-01-28 | 1986-08-04 | 日本ビクター株式会社 | 電子部品取付方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067145A (ja) * | 2005-08-31 | 2007-03-15 | Mitsubishi Materials Corp | Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法 |
| JP2010283039A (ja) * | 2009-06-02 | 2010-12-16 | Nec Access Technica Ltd | 電子部品の半田付け方法および電子部品実装用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2895855B2 (ja) | 1999-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06103703B2 (ja) | 半田付け方法 | |
| US6915944B1 (en) | Soldering flux, solder paste and method of soldering | |
| JP3849842B2 (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
| JPH08293670A (ja) | はんだ付け方法 | |
| JPH02303183A (ja) | 電子部品の実装方法 | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| JPH0349211A (ja) | 電子部品 | |
| JP2687586B2 (ja) | 電子部品の実装方法 | |
| JP2010034168A (ja) | 電子部品ハンダ付け方法 | |
| JP2794644B2 (ja) | 面実装電子部品 | |
| JP2689593B2 (ja) | 電子部品の実装方法 | |
| JP2773087B2 (ja) | 電子部品の実装方法 | |
| JP2021077710A (ja) | 電子モジュールの製造方法、電子モジュール、及び電子機器 | |
| JP3286805B2 (ja) | ソルダーペースト組成物及びリフローはんだ付け方法 | |
| JPH01241394A (ja) | はんだ線入りフラックスシートとその製造方法，および，このはんだ線入りフラックスシートを用いたはんだ付け方法 | |
| JPH01102995A (ja) | リフロー半田付けによる電子部品の実装方法 | |
| JPH01102992A (ja) | リフロー半田付けによる電子部品の実装方法 | |
| JPH01102996A (ja) | リフロー半田付けによる電子部品の実装方法 | |
| JPH0199287A (ja) | リフロー半田付けによる電子部品の実装方法 | |
| JPS5953708B2 (ja) | フリツプチツプのフエイスボンデイング法 | |
| JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 | |
| JPH0399791A (ja) | クリームはんだ | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JP3834118B2 (ja) | はんだ付け方法 | |
| JPH11111904A (ja) | 半田印刷基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |