JPH02304660A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH02304660A JPH02304660A JP1125728A JP12572889A JPH02304660A JP H02304660 A JPH02304660 A JP H02304660A JP 1125728 A JP1125728 A JP 1125728A JP 12572889 A JP12572889 A JP 12572889A JP H02304660 A JPH02304660 A JP H02304660A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- circuit
- time counting
- instruction
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気ディスク装置、光デイスク装置、磁気テー
プ装置、カードリーダ、プリンタなどの電子計算機シス
テムにおける外部記憶装置あるいは入出力装置などの制
御を行う制御装置に関する。
プ装置、カードリーダ、プリンタなどの電子計算機シス
テムにおける外部記憶装置あるいは入出力装置などの制
御を行う制御装置に関する。
従来、電子計算機システムにおいては処理量の増加など
により処理能力の限界に達したとき、その原因となる外
部記憶サブシステムあるいは入出力サブシステムを特定
することが困難であった。
により処理能力の限界に達したとき、その原因となる外
部記憶サブシステムあるいは入出力サブシステムを特定
することが困難であった。
したがって従来は電子計算機システムにどの制御装置を
増設すれば処理能力を改善できるかを判定することが困
難であった。
増設すれば処理能力を改善できるかを判定することが困
難であった。
本発明の目的は外部記憶装置、入出力装置などの制御装
置かが使用されている時間と使用されていない時間とを
上位装置に通知することにより電子計算機システムにお
ける処理能力の限界の原因となっている制御装置を特定
することを可能にした制御装置を提供することにある。
置かが使用されている時間と使用されていない時間とを
上位装置に通知することにより電子計算機システムにお
ける処理能力の限界の原因となっている制御装置を特定
することを可能にした制御装置を提供することにある。
本発明は、被制御装置に対する処理を実行中であるとき
計時動作を行う第１計時手段と、被制御装置に対する処
理を実行中でないとき計時動作を行う第２計時手段と、
上位装置からの命令により前記第１計時手段及び第２計
時手段の内容を上位装置に転送するデータ転送手段と、
上位装置からの命令により前記第１計時手段及び第２計
時手段を初期値に設定する初期設定手段とを具備するこ
と特徴とする。
計時動作を行う第１計時手段と、被制御装置に対する処
理を実行中でないとき計時動作を行う第２計時手段と、
上位装置からの命令により前記第１計時手段及び第２計
時手段の内容を上位装置に転送するデータ転送手段と、
上位装置からの命令により前記第１計時手段及び第２計
時手段を初期値に設定する初期設定手段とを具備するこ
と特徴とする。
次に本発明をその実施例について図面を参照して説明す
る。
る。
第１図を参照すると、本発明の制御装置２１はデータ転
送回路２０１、第１計時回路２０２、第２計時路２０３
及び命令実行制御回路２０４を含む。また、本発明の制
御装置２１は信号線３０１を通して上位装置１１に、信
号線３２１を通して被制御装置３１及び３２に接続され
ている。このように本発明の実施例では制御装置２１に
１つの上位装置及び２つの被制御装置が接続されている
が、接続されるこれらの装置の数は任意で良い。
送回路２０１、第１計時回路２０２、第２計時路２０３
及び命令実行制御回路２０４を含む。また、本発明の制
御装置２１は信号線３０１を通して上位装置１１に、信
号線３２１を通して被制御装置３１及び３２に接続され
ている。このように本発明の実施例では制御装置２１に
１つの上位装置及び２つの被制御装置が接続されている
が、接続されるこれらの装置の数は任意で良い。
次に本発明の実施例の動作について詳細に説明する。
制御装置２１が上位装置１１からの被制御装置３１又は
３２に対する命令を実行していないとき、制御装置２１
内の命令実行制御回路２０４は信号線３１７を有効にし
、第２計時回路２０Ｂに計時動作を行うことを支持する
。
３２に対する命令を実行していないとき、制御装置２１
内の命令実行制御回路２０４は信号線３１７を有効にし
、第２計時回路２０Ｂに計時動作を行うことを支持する
。
上位装置１１が被制御装置３１又は３２に対する命令の
実行を開始するとき、上位装置１１は信号線３０１を通
して命令コード及び被制御装置アドレスを制御装置２１
に転送する。命令実行制御回路２０４は信号線３０１上
の命令コード及び被制御装置アドレスをデータ転送回路
２０１及び信号線３１３を通して受取り、信号線３２１
を通して支持された被制御装置を選択し、命令コードに
より指定された処理を実行すると共に、信号線３１７を
有効にし第２計時回路２０３に計時動作を停止させると
同時に信号線３１５を有効にして第１計時回路２０２に
計時動作を開始させる。命令実行制御回路２０４は命令
コードにより指定された被制御装置に対する一連の処理
が終了すると、信号線３１４３デ一タ転送回路２０１、
信号線３０１を通して上位装置１１に命令の実行が終了
したことを通知する。上位装置１１は直前に実行された
命令に続いて実行すべき命令が存在すれば同様にして命
令コード及び被制御装置アドレスを信号線３０１を通し
て制御装置２１に転送し、直前に実行された命令が一連
の命令のチェインの中の最後の命令であれば実行すべき
命令をすべて転送したことを信号線３０１を通して制御
装置２１に通知する。
実行を開始するとき、上位装置１１は信号線３０１を通
して命令コード及び被制御装置アドレスを制御装置２１
に転送する。命令実行制御回路２０４は信号線３０１上
の命令コード及び被制御装置アドレスをデータ転送回路
２０１及び信号線３１３を通して受取り、信号線３２１
を通して支持された被制御装置を選択し、命令コードに
より指定された処理を実行すると共に、信号線３１７を
有効にし第２計時回路２０３に計時動作を停止させると
同時に信号線３１５を有効にして第１計時回路２０２に
計時動作を開始させる。命令実行制御回路２０４は命令
コードにより指定された被制御装置に対する一連の処理
が終了すると、信号線３１４３デ一タ転送回路２０１、
信号線３０１を通して上位装置１１に命令の実行が終了
したことを通知する。上位装置１１は直前に実行された
命令に続いて実行すべき命令が存在すれば同様にして命
令コード及び被制御装置アドレスを信号線３０１を通し
て制御装置２１に転送し、直前に実行された命令が一連
の命令のチェインの中の最後の命令であれば実行すべき
命令をすべて転送したことを信号線３０１を通して制御
装置２１に通知する。
命令実行制御回路２０４は信号線３０１、データ転送回
路２０１、信号線３１３を通して一連の命令の実行がす
べて終了したことを通知されると、信号線３１５を無効
にして第１計時回路２０２に計時動作を停止させると同
時に、信号線３１７を有効にして第２計時回路２０３に
計時動作を再び開始させる。
路２０１、信号線３１３を通して一連の命令の実行がす
べて終了したことを通知されると、信号線３１５を無効
にして第１計時回路２０２に計時動作を停止させると同
時に、信号線３１７を有効にして第２計時回路２０３に
計時動作を再び開始させる。
また、例えば磁気ディスク装置におけるシーク動作、磁
電テシプ装置における゛リワインド動作のように、被制
御装置が制御装置と切離されて独立に処理を実行できる
動作を行っている間、命令実行制御回路２０４は信号線
３１５を無効にして第１計時回路２０２に計時動作を一
時停止させると共に信号線３１７を有効にして第２計時
回路２０３に計時動作を行うことを指示する。
電テシプ装置における゛リワインド動作のように、被制
御装置が制御装置と切離されて独立に処理を実行できる
動作を行っている間、命令実行制御回路２０４は信号線
３１５を無効にして第１計時回路２０２に計時動作を一
時停止させると共に信号線３１７を有効にして第２計時
回路２０３に計時動作を行うことを指示する。
上記説明かられかるように制御装置２１が被制御装置３
１又は３２に対する処理を行っているとき第１計時回路
２０２が計時動作を行い、処理を行っていないとき第２
計時回路２０３が計時動作を行う。
１又は３２に対する処理を行っているとき第１計時回路
２０２が計時動作を行い、処理を行っていないとき第２
計時回路２０３が計時動作を行う。
命令実行制御回路２０４は、上位装置１１から信号線３
０１、データ転送回路２０１、信号線３１３を通して計
時回路の内容を転送するための命令を受取ると、信号線
３１４を通してデータ転送回路２０１に第１計時回路２
０２及び第２計時回路２０３の内容を上位装置１１に転
送するよう指示する。データ転送回路２０１はそれぞれ
信号線３１２．３１１を通して第１計時回路２０２及び
第２計時回路２０３の内容を信号線３０１を通して上位
装置１１に転送する。命令実行制御回路２０４は第１計
時回路２０２及び第２計時回路２０３の内容が上位装置
１１に転送された後、信号線３１６を通して第１計時回
路２０２及び第２掲示回路２０３の内容をリセットする
ことを指示する。
０１、データ転送回路２０１、信号線３１３を通して計
時回路の内容を転送するための命令を受取ると、信号線
３１４を通してデータ転送回路２０１に第１計時回路２
０２及び第２計時回路２０３の内容を上位装置１１に転
送するよう指示する。データ転送回路２０１はそれぞれ
信号線３１２．３１１を通して第１計時回路２０２及び
第２計時回路２０３の内容を信号線３０１を通して上位
装置１１に転送する。命令実行制御回路２０４は第１計
時回路２０２及び第２計時回路２０３の内容が上位装置
１１に転送された後、信号線３１６を通して第１計時回
路２０２及び第２掲示回路２０３の内容をリセットする
ことを指示する。
本発明の実施例においては第１計時回路及び第２計時回
路の内容を上位装置に転送する命令とリセットする命令
は同一の命令で実施するものとしたが、これらは別々の
命令であっても良い。
路の内容を上位装置に転送する命令とリセットする命令
は同一の命令で実施するものとしたが、これらは別々の
命令であっても良い。
本発明は以上説明したように第１計時回路及び第２計時
回路の内容を上位装置に転送することにより、制御装置
の負荷の程度を知ることを可能にする効果がある。
回路の内容を上位装置に転送することにより、制御装置
の負荷の程度を知ることを可能にする効果がある。
図面の簡単な説明
第１図は本発明の一実施例を示すブロック図である。
１１・・・上位装置、２１・・パ制御装置、３１．３２
・・・被制御装置、２０１・・・データ転送回路、２０
２・・・第１計時回路、２０３・・・第２計時回路、２
０４・・・命令実行制御回路。
・・・被制御装置、２０１・・・データ転送回路、２０
２・・・第１計時回路、２０３・・・第２計時回路、２
０４・・・命令実行制御回路。
Claims (1)
- 被制御装置に対する処理を実行中であるとき計時動作を
行う第１計時手段と、被制御装置に対する処理を実行中
でないとき計時動作を行う第２計時手段と、上位装置か
らの命令により前記第１計時手段及び第２計時手段の内
容を上位装置に転送するデータ転送手段と、上位装置か
らの命令により前記第１計時手段及び第２計時手段を初
期値に設定する初期設定手段とを具備すること特徴とす
る制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125728A JP2522051B2 (ja) | 1989-05-19 | 1989-05-19 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125728A JP2522051B2 (ja) | 1989-05-19 | 1989-05-19 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02304660A true JPH02304660A (ja) | 1990-12-18 |
| JP2522051B2 JP2522051B2 (ja) | 1996-08-07 |
Family
ID=14917312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1125728A Expired - Lifetime JP2522051B2 (ja) | 1989-05-19 | 1989-05-19 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522051B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668818A (en) * | 1979-11-10 | 1981-06-09 | Fujitsu Ltd | Using rate measuring system for input/output control device |
| JPS63113649A (ja) * | 1986-10-30 | 1988-05-18 | Fujitsu Ltd | 制御装置 |
-
1989
- 1989-05-19 JP JP1125728A patent/JP2522051B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668818A (en) * | 1979-11-10 | 1981-06-09 | Fujitsu Ltd | Using rate measuring system for input/output control device |
| JPS63113649A (ja) * | 1986-10-30 | 1988-05-18 | Fujitsu Ltd | 制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522051B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2135505C (en) | Dma emulation for non-dma capable interface cards | |
| JPH04649A (ja) | リモートチャネル装置の障害情報転送方式 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| KR940010580A (ko) | 데이타 전송 제어용 인터페이스 회로 | |
| JPH02304660A (ja) | 制御装置 | |
| JPS5934303B2 (ja) | 複写機シ−ケンスの異常現象検出方式 | |
| JP2000010910A (ja) | データ転送制御装置およびデータ転送制御方法ならびに記録媒体 | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPS60189053A (ja) | デ−タ転送制御装置 | |
| JPS5954091A (ja) | 電子計算機 | |
| JPH0452746A (ja) | 情報処理システムの入出力コマンド発行方式 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JPS6041766B2 (ja) | マイクロプログラム制御装置 | |
| JPH0145657B2 (ja) | ||
| JP2763313B2 (ja) | 電子計算機システムの構成制御方法 | |
| JPS59117645A (ja) | 計算機システムの試験方法 | |
| JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS60245030A (ja) | デイスク制御装置 | |
| JPS5769336A (en) | Key input display controller | |
| JPS5913767B2 (ja) | デ−タ転送制御回路 | |
| JPS6239790B2 (ja) | ||
| JPH0462093B2 (ja) | ||
| JPH03119449A (ja) | 計算装置 | |
| JPH03158946A (ja) | データ転送のリトライ制御が可能なプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |