JPH02305024A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH02305024A JPH02305024A JP1127232A JP12723289A JPH02305024A JP H02305024 A JPH02305024 A JP H02305024A JP 1127232 A JP1127232 A JP 1127232A JP 12723289 A JP12723289 A JP 12723289A JP H02305024 A JPH02305024 A JP H02305024A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- input signal
- controlled oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
この発明は人力信号の位相と発振回路の出力信号の位相
とを位相同期（以下、ロックとする）させる位相同期回
路のロック特性に関するものである。
とを位相同期（以下、ロックとする）させる位相同期回
路のロック特性に関するものである。
第３図は、従来の位相同期回路の構成を示すブロック図
である。外部から入力端子１１に入力された人力信号と
、電圧制御発振回路（以下ＶＣ：Ｏ）とする）１からフ
ィードバックされた出力信号とが位相比較器２に入力さ
れる。位相比較器２は、この２つの信号の位相差を検出
し、位相差に応じた誤差電圧を出力する。
である。外部から入力端子１１に入力された人力信号と
、電圧制御発振回路（以下ＶＣ：Ｏ）とする）１からフ
ィードバックされた出力信号とが位相比較器２に入力さ
れる。位相比較器２は、この２つの信号の位相差を検出
し、位相差に応じた誤差電圧を出力する。
誤差電圧は直流増幅器３に人力され増幅された後、低域
濾波器（以下ＬＰＦとする）４に入力される。ＬＰＦ４
は誤差電圧の高周波成分を除去した後、誤差電圧を制御
電圧ｖＲとしてＶＣＯｌに与える。ＶＣＯＩの出力は出
力信号として出力端子１２に与えられる。
濾波器（以下ＬＰＦとする）４に入力される。ＬＰＦ４
は誤差電圧の高周波成分を除去した後、誤差電圧を制御
電圧ｖＲとしてＶＣＯｌに与える。ＶＣＯＩの出力は出
力信号として出力端子１２に与えられる。
ＶＣＯｌ、位相比較器２．直流増幅器３およびＬＰＦ４
は、位相同期ループを構成しており、入力端子１１の入
力信号と出力端子１２の出力信号とを位相同期させる。
は、位相同期ループを構成しており、入力端子１１の入
力信号と出力端子１２の出力信号とを位相同期させる。
第４図は第３図のＶＣＯｌ内の同調回路の構成の一例を
示す回路図であり、第５図は第４図に示す同調回路を用
いたｖＣＯの電圧−周波数変換特性を示すグラフである
。
示す回路図であり、第５図は第４図に示す同調回路を用
いたｖＣＯの電圧−周波数変換特性を示すグラフである
。
第４図において、制御電圧ＶＲが抵抗Ｒを介して、可変
容量ダイオードＤのカソードに、またリアクタンス素子
であるキャパシタＣ，リアクタンスＬの直列接続に与え
られる。可変容量ダイオードＤのアノードおよびリアク
タンスＬの一端は接地されている。可変容量ダイオード
Ｄのカソードから出力ＯＵＴが取り出され、図示しない
後段の回路に与えられる。
容量ダイオードＤのカソードに、またリアクタンス素子
であるキャパシタＣ，リアクタンスＬの直列接続に与え
られる。可変容量ダイオードＤのアノードおよびリアク
タンスＬの一端は接地されている。可変容量ダイオード
Ｄのカソードから出力ＯＵＴが取り出され、図示しない
後段の回路に与えられる。
このような同調回路においては、可変容量ダイオードＤ
の電圧−容量特性が非線形であるため、電圧−同調周波
数特性も非線形になる。そのため、この同調回路を用い
たｖＣＯの電圧−周波数変換特性も第５図に示すように
非線形になる。なお、第５図において、入力される制御
電圧ＶＲの範囲は、発振回路の電源電圧などによって決
定される最小電圧Ｖ と最大電圧Ｖ との間になる
。
の電圧−容量特性が非線形であるため、電圧−同調周波
数特性も非線形になる。そのため、この同調回路を用い
たｖＣＯの電圧−周波数変換特性も第５図に示すように
非線形になる。なお、第５図において、入力される制御
電圧ＶＲの範囲は、発振回路の電源電圧などによって決
定される最小電圧Ｖ と最大電圧Ｖ との間になる
。
ｓｉｎ ｗａｘ
また最小電圧Ｖ 、最大電圧Ｖ のそれぞれｆｆ１
ｉｎ ｗａｘ に対応して、発振周波数ｆ 、ｆ が与えらｔ
ａ ！ ｎ ｗａｘ れる。また、自走発振周波数ｆ と対応する電圧■ も
第５図に示される。
ｉｎ ｗａｘ に対応して、発振周波数ｆ 、ｆ が与えらｔ
ａ ！ ｎ ｗａｘ れる。また、自走発振周波数ｆ と対応する電圧■ も
第５図に示される。
第３図に示す位相同期回路において、入力信号の振幅レ
ベルが所定レベル以下になると、位相比較器２の出力が
不正確となり、ロックはずれを起こす。この時にＶＣＯ
Ｉに与えられる制御電圧ＶＲは、第５図に示すように、
特定できない電圧Ｖ、となる。
ベルが所定レベル以下になると、位相比較器２の出力が
不正確となり、ロックはずれを起こす。この時にＶＣＯ
Ｉに与えられる制御電圧ＶＲは、第５図に示すように、
特定できない電圧Ｖ、となる。
つまり、第５図に示すように、人力信号の振幅レベルが
小さくなり、ロックはずれを起こすと、制御電圧Ｖ と
して電圧Ｖ、が与えられ、対応する発振周波数ｆ、が設
定される。このような状態においては、グラフの非線形
特性かられかるように、周波数差ｆ −ｆ、と周波
数差’ｂ ’ｓｉＩａＸ 。とは一般に等しくならない。そのため、再度ロック状
態に引き込む際に、与えられる制８電圧Ｖ１が比較的高
く発振周波数ｆ 側から引き込む自ａｘ 上側のロック範囲と、与えられる制ｇａ電圧ＶＲが比較
的低く発振周波数ｆ 側から引き込む下側１ｎ のロック範囲の広さが異なってしまう。また、上側およ
び下側のどちらの方向からロックさせるかに応じてロッ
ク特性が大きく異なってしまう。
小さくなり、ロックはずれを起こすと、制御電圧Ｖ と
して電圧Ｖ、が与えられ、対応する発振周波数ｆ、が設
定される。このような状態においては、グラフの非線形
特性かられかるように、周波数差ｆ −ｆ、と周波
数差’ｂ ’ｓｉＩａＸ 。とは一般に等しくならない。そのため、再度ロック状
態に引き込む際に、与えられる制８電圧Ｖ１が比較的高
く発振周波数ｆ 側から引き込む自ａｘ 上側のロック範囲と、与えられる制ｇａ電圧ＶＲが比較
的低く発振周波数ｆ 側から引き込む下側１ｎ のロック範囲の広さが異なってしまう。また、上側およ
び下側のどちらの方向からロックさせるかに応じてロッ
ク特性が大きく異なってしまう。
さらに、入力信号の振幅レベルの変動が大きく、ロック
限界付近で上下する場合には、制御電圧Ｖ、も不安定と
なり、電圧Ｖ、を含む広い範囲で変動じてしまう。その
ため、ロックはずれからの再引き込みに要する時間が非
常に長くなる場合かある。
限界付近で上下する場合には、制御電圧Ｖ、も不安定と
なり、電圧Ｖ、を含む広い範囲で変動じてしまう。その
ため、ロックはずれからの再引き込みに要する時間が非
常に長くなる場合かある。
［発明が解決しようとする課題］
従来の位相同期回路は以上のように構成されているので
、例えば人力信号の振幅レベルが小さくロック外れを起
こした場合において、再引き込みのロック範囲および特
性が上側と下側とて異なるという問題点があった。
、例えば人力信号の振幅レベルが小さくロック外れを起
こした場合において、再引き込みのロック範囲および特
性が上側と下側とて異なるという問題点があった。
また人力信号の振幅レベルの変動が大きくロック限界付
近で上下する場合などには、ロックはずれからの再引き
込みに要する時間が長くなるというｒ；ｉｔ題点もあっ
た。
近で上下する場合などには、ロックはずれからの再引き
込みに要する時間が長くなるというｒ；ｉｔ題点もあっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、再引き込みのロック範囲および再引き込み特
性を上側と下側とで同様にし、ロック外れからの再引き
込み時間を短縮した位相同期回路を得ることを目的とす
る。
たもので、再引き込みのロック範囲および再引き込み特
性を上側と下側とで同様にし、ロック外れからの再引き
込み時間を短縮した位相同期回路を得ることを目的とす
る。
［課題を解決するための手段］
この発明に係る位相同期回路は、入力端子に与えられる
入力信号と、電圧制御発振器から出力される出力信号と
の位相を比較し、入力信号と出力信号との間の位相差に
応じた出力を発生する位相比較器と、位相比較器の出力
の高周波成分を除去した後、電圧制御発振器に当該出力
を与え、前記位相比較器と電圧制御発振器とともに位相
同期ループを構成する低域濾波器と、低域濾波器と前記
電圧制御発振器との間に設けられ、前記低域濾波器と、
前記電圧制御発振器の自走発振周波数に対応した所定の
電位を与える電圧源とを前記電圧制御発振器に選択的に
接続するスイッチ回路と、前記入力信号の振幅レベルを
検出し、前記振幅レベルが所定レベル以上の時には前記
スイッチ回路によって前記低域濾波器を前記電圧制御発
振器に接１続し、前記振幅レベルが所定レベル以下の時
には前記スイッチ回路によって前記電圧源を前記電圧制
御発振器に接続する検波回路とを備えたものである。
入力信号と、電圧制御発振器から出力される出力信号と
の位相を比較し、入力信号と出力信号との間の位相差に
応じた出力を発生する位相比較器と、位相比較器の出力
の高周波成分を除去した後、電圧制御発振器に当該出力
を与え、前記位相比較器と電圧制御発振器とともに位相
同期ループを構成する低域濾波器と、低域濾波器と前記
電圧制御発振器との間に設けられ、前記低域濾波器と、
前記電圧制御発振器の自走発振周波数に対応した所定の
電位を与える電圧源とを前記電圧制御発振器に選択的に
接続するスイッチ回路と、前記入力信号の振幅レベルを
検出し、前記振幅レベルが所定レベル以上の時には前記
スイッチ回路によって前記低域濾波器を前記電圧制御発
振器に接１続し、前記振幅レベルが所定レベル以下の時
には前記スイッチ回路によって前記電圧源を前記電圧制
御発振器に接続する検波回路とを備えたものである。
この発明における検波回路は、入力信号の振幅レベルを
検出し、振幅レベルが所定レベル以上の時には、スイッ
チ回路を制御して低域濾波器と電圧制御発振器とを接続
し、振幅レベルが所定レベル以下の時には、スイッチ回
路を制御して電圧源と電圧制御発振器を接続する。
検出し、振幅レベルが所定レベル以上の時には、スイッ
チ回路を制御して低域濾波器と電圧制御発振器とを接続
し、振幅レベルが所定レベル以下の時には、スイッチ回
路を制御して電圧源と電圧制御発振器を接続する。
以下、この発明の一実施例を図において説明する。第１
図はこの発明の一実施例による位相同期回路の構成を示
すブロック図である。
図はこの発明の一実施例による位相同期回路の構成を示
すブロック図である。
図において、入力端子１１に入力された入力信号は位相
比較器２と検波回路６とに入力される。
比較器２と検波回路６とに入力される。
検波回路６は入力信号の振幅レベルを検出し、そのレベ
ルに応じた制御信号をＬＰＦ４とＶＣＯ１との間に設け
られたスイッチ７に与える。スイッチ７は振幅レベルが
所定レベル以上であれば、ＬＰＦ４とＶＣＯ１とを接続
し、振幅レベルが所定レベル以下であれば、可変電圧源
５とＶＣＯＩとを接続するように制御される。また、検
波回路６には可変電圧源５を調整する際に用いるテスト
状態設定端子１３が設けられる。その他の構成は前述し
た第３図に示す従来の位相同期回路と同様である。
ルに応じた制御信号をＬＰＦ４とＶＣＯ１との間に設け
られたスイッチ７に与える。スイッチ７は振幅レベルが
所定レベル以上であれば、ＬＰＦ４とＶＣＯ１とを接続
し、振幅レベルが所定レベル以下であれば、可変電圧源
５とＶＣＯＩとを接続するように制御される。また、検
波回路６には可変電圧源５を調整する際に用いるテスト
状態設定端子１３が設けられる。その他の構成は前述し
た第３図に示す従来の位相同期回路と同様である。
次に動作について説明する。まず通常動作に先立って以
下に示すように可変電圧源５の調整を行い、前述した第
５図に示すＶＣＯｌの自走発振周波数ｆ を設定する。
下に示すように可変電圧源５の調整を行い、前述した第
５図に示すＶＣＯｌの自走発振周波数ｆ を設定する。
まず、入力端子１１の人力信号の振幅レベルを減少させ
るか、または、テスト状態設定端子１３にテスト状態を
示す信号を印加することにより、スイッチ７を強制的に
可変電圧源５側に切り換える。この状態で、ｖＣＯｌの
出力の周波数を計数しながら、可変電圧源５を調整し、
ＶＣＯＩが自走発振周波数ｆ で発振する電圧Ｖ に設
定しておく。なお、テスト状態設定端子１３を用いた方
が、自走発振周波数ｆ の設定が容易に行える。
るか、または、テスト状態設定端子１３にテスト状態を
示す信号を印加することにより、スイッチ７を強制的に
可変電圧源５側に切り換える。この状態で、ｖＣＯｌの
出力の周波数を計数しながら、可変電圧源５を調整し、
ＶＣＯＩが自走発振周波数ｆ で発振する電圧Ｖ に設
定しておく。なお、テスト状態設定端子１３を用いた方
が、自走発振周波数ｆ の設定が容易に行える。
次に通常動作について説明する。人力信号の振幅レベル
が所定レベル以上であれば、スイッチ７はＬＰＦ４側を
選択し、前述した第３図に示す従来の位相同期回路と同
様の動作となる。
が所定レベル以上であれば、スイッチ７はＬＰＦ４側を
選択し、前述した第３図に示す従来の位相同期回路と同
様の動作となる。
人力信号の振幅レベルが所定レベル以下になると、検波
回路６の作用によってスイッチ７は可変電圧源５側を選
択する。そのため、位相比較器２からの不正確な制御電
圧のかわりに電圧Ｖ がＶＣＯＩに与えられる。この期
間においては、第５図に示すように、ＶＣＯｌは自走発
振周波数ｆ。
回路６の作用によってスイッチ７は可変電圧源５側を選
択する。そのため、位相比較器２からの不正確な制御電
圧のかわりに電圧Ｖ がＶＣＯＩに与えられる。この期
間においては、第５図に示すように、ＶＣＯｌは自走発
振周波数ｆ。
で発振する。そのため、このロックはずれの期間におい
ては、周波数ｆ −ｆ と周波数差ｆ。
ては、周波数ｆ −ｆ と周波数差ｆ。
ｆｆ１ａＸ ａ
−ｆ とがほぼ等しくなっており、再度ロックＩＩｎ
状態への引き込みを行うに際して、上側のロック範囲と
下側のロック範囲とがほぼ等しくなっている。また、上
側からの再引き込み特性と下側からの再引き込み特性と
がほぼ同様の特性となる。
下側のロック範囲とがほぼ等しくなっている。また、上
側からの再引き込み特性と下側からの再引き込み特性と
がほぼ同様の特性となる。
また入力信号の振幅レベルの変動が大きく、ロック限界
付近で上下する場合でも、ロックはずれの状態ではＶＣ
Ｏ１は自走発振周波数ｆ で発振しており、再引き込み
に要する時間が短くなる。
付近で上下する場合でも、ロックはずれの状態ではＶＣ
Ｏ１は自走発振周波数ｆ で発振しており、再引き込み
に要する時間が短くなる。
以上のように、入力信号の振幅レベルが小さくロックは
ずれが起きた時にはＶＣＯ１が自走発振周波数ｆ で発
振するように位相同期回路を構成したので、再引き込み
のロック範囲を上側と下側とてほぼ等しくすることがで
き、またその特性もほぼ同様の特性とすることができる
。
ずれが起きた時にはＶＣＯ１が自走発振周波数ｆ で発
振するように位相同期回路を構成したので、再引き込み
のロック範囲を上側と下側とてほぼ等しくすることがで
き、またその特性もほぼ同様の特性とすることができる
。
さらに入力信号の振幅レベルが不安定な場合においても
再引き込みに要する時間を短くすることができる。
再引き込みに要する時間を短くすることができる。
第２図はこの発明の他の実施例による位相同期回路の構
成を示すブロック図である。スイッチ７とＶＣＯＬとの
間に、直流増幅器８が設けられている。スイッチ７の共
通端子が直流増幅器８の正入力端子に、可変電圧源５の
正電位側端子が直流増幅器８の負入力端子に接続される
。スイッチ７と直流増幅器８はスイッチ回路７ａを構成
している。その他の構成は前述した第１図に示す位相同
期回路と同様である。
成を示すブロック図である。スイッチ７とＶＣＯＬとの
間に、直流増幅器８が設けられている。スイッチ７の共
通端子が直流増幅器８の正入力端子に、可変電圧源５の
正電位側端子が直流増幅器８の負入力端子に接続される
。スイッチ７と直流増幅器８はスイッチ回路７ａを構成
している。その他の構成は前述した第１図に示す位相同
期回路と同様である。
位相同期回路の一部または全体を集積回路化した場合に
、集積回路内部の直流増幅器３の増幅度が固定となり、
かつ充分でないことがある。そのような場合には、集積
回路外部に第２図に示すような直流増幅器８を追加する
。
、集積回路内部の直流増幅器３の増幅度が固定となり、
かつ充分でないことがある。そのような場合には、集積
回路外部に第２図に示すような直流増幅器８を追加する
。
次に動作について説明する。入力信号の振幅レベルが所
定レベル以上の時には、検波回路６はスイッチ７を切換
えてＬＰＦ４と直流増幅器８の正入力端子とを接続状態
にする。ＬＰＦ４の出力は、可変電圧源５の電圧付近で
変動する。直流増幅器８は差動入力形式となっており、
第２図の位相同期回路においてはＶＣＯＩに対してＯｖ
付近の出力を制御電圧として与える。なお、この例にお
いてはｖＣＯｌはＯｖの制御電圧を与えられると自走発
振するように構成されている。
定レベル以上の時には、検波回路６はスイッチ７を切換
えてＬＰＦ４と直流増幅器８の正入力端子とを接続状態
にする。ＬＰＦ４の出力は、可変電圧源５の電圧付近で
変動する。直流増幅器８は差動入力形式となっており、
第２図の位相同期回路においてはＶＣＯＩに対してＯｖ
付近の出力を制御電圧として与える。なお、この例にお
いてはｖＣＯｌはＯｖの制御電圧を与えられると自走発
振するように構成されている。
人力信号の振幅レベルが所定レベル以下になると、検波
回路６はスイッチ７を切り換えて直流増幅器８の正およ
び負入力端子のそれぞれに可変電圧源５を接続する。直
流増幅器８の出力はｏＶとなり、ＶＣＯＩはその自走発
振周波数で発振する。
回路６はスイッチ７を切り換えて直流増幅器８の正およ
び負入力端子のそれぞれに可変電圧源５を接続する。直
流増幅器８の出力はｏＶとなり、ＶＣＯＩはその自走発
振周波数で発振する。
このように、スイッチ７と直流増幅器８とで構成される
スイッチ回路７ａによって、ロックはずれが起きた時に
は、ＶＣＯＩが自走発振周波数で発振するような制御電
圧が与えられる。
スイッチ回路７ａによって、ロックはずれが起きた時に
は、ＶＣＯＩが自走発振周波数で発振するような制御電
圧が与えられる。
以上のように第２図に示す位相同期回路においても、検
波回路６およびスイッチ回路７ａを設けて入力信号の振
幅レベルに応じてＶＣＯＩに与える制御電圧を切り換え
、第１図に示す位相同期回路と同様にロックはずれが起
きた時にはＶＣＯＩが自走発振周波数で発振するように
位相同期回路を構成したので、再引き込みのロック範囲
を上側と下側とでほぼ等しくすることができ、またその
特性もほぼ同様の特性とすることができる。
波回路６およびスイッチ回路７ａを設けて入力信号の振
幅レベルに応じてＶＣＯＩに与える制御電圧を切り換え
、第１図に示す位相同期回路と同様にロックはずれが起
きた時にはＶＣＯＩが自走発振周波数で発振するように
位相同期回路を構成したので、再引き込みのロック範囲
を上側と下側とでほぼ等しくすることができ、またその
特性もほぼ同様の特性とすることができる。
さらに入力信号の振幅レベルが不安定な場合においても
再引き込みに要する時間を短くすることができる。
再引き込みに要する時間を短くすることができる。
以上のようにこの発明によれば、検波回路は、入力信号
の振幅レベルを検出し、振幅レベルが所定レベル以上の
時には、スイッチ回路を制御して低域濾波器と電圧制御
発振器とを接続し、振幅レベルが所定レベル以下の時に
は、スイッチ回路を制御して電圧源と電圧制御発振器を
接続する。
の振幅レベルを検出し、振幅レベルが所定レベル以上の
時には、スイッチ回路を制御して低域濾波器と電圧制御
発振器とを接続し、振幅レベルが所定レベル以下の時に
は、スイッチ回路を制御して電圧源と電圧制御発振器を
接続する。
そのため、再引き込みのロック範囲および再引き込み特
性を上側と下側とで同様にし、ロック外れからの再引き
込み時間を短縮した位相同期回路を得ることができる。
性を上側と下側とで同様にし、ロック外れからの再引き
込み時間を短縮した位相同期回路を得ることができる。
第１図はこの発明の一実施例による位相同期回路の構成
を示すブロック図、第２図はこの発明の他の実施例によ
る位相同期回路の構成を示すブロック図、第３図は従来
の位相同期回路の構成を示すブロック図、第４図は第３
図に示す位相同期回路の同調回路の回路図、第５図は第
３図に示す位相同期回路の特性を示すグラフである。 図において、１は電圧制御発振回路、２は位相比較器、
４は低域濾波器、５は可変電圧源、６は検波回路、７は
スイッチ、７ａはスイッチ回路、８は直流増幅器、１１
は入力端子、１２は出力端子である。 なお、各図中同一符号は同一または相当部分を示す。
を示すブロック図、第２図はこの発明の他の実施例によ
る位相同期回路の構成を示すブロック図、第３図は従来
の位相同期回路の構成を示すブロック図、第４図は第３
図に示す位相同期回路の同調回路の回路図、第５図は第
３図に示す位相同期回路の特性を示すグラフである。 図において、１は電圧制御発振回路、２は位相比較器、
４は低域濾波器、５は可変電圧源、６は検波回路、７は
スイッチ、７ａはスイッチ回路、８は直流増幅器、１１
は入力端子、１２は出力端子である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）入力端子に与えられる入力信号と、電圧制御発振
器から出力される出力信号との位相を比較し、前記入力
信号と前記出力信号との間の位相差に応じた出力を発生
する位相比較器と、 前記位相比較器の出力の高周波成分を除去した後、前記
電圧制御発振器に前記出力を与え、前記位相比較器と前
記電圧制御発振器とともに位相同期ループを構成する低
域濾波器と、 前記低域濾波器と前記電圧制御発振器との間に設けられ
、前記低域濾波器と、前記電圧制御発振器の自走発振周
波数に対応した所定の電位を与える電圧源とを前記電圧
制御発振器に選択的に接続するスイッチ回路と、 前記入力信号の振幅レベルを検出し、前記振幅レベルが
所定レベル以上の時には前記スイッチ回路によって前記
低域濾波器と前記電圧制御発振器とを接続し、前記振幅
レベルが所定レベル以下の時には前記スイッチ回路によ
って前記電圧源と前記電圧制御発振器とを接続する検波
回路とを備えた位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127232A JP2644890B2 (ja) | 1989-05-18 | 1989-05-18 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127232A JP2644890B2 (ja) | 1989-05-18 | 1989-05-18 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02305024A true JPH02305024A (ja) | 1990-12-18 |
| JP2644890B2 JP2644890B2 (ja) | 1997-08-25 |
Family
ID=14954996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127232A Expired - Lifetime JP2644890B2 (ja) | 1989-05-18 | 1989-05-18 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644890B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159013A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
| JP2009272766A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 位相比較器、位相同期回路及び位相比較制御方法 |
| JP2011024274A (ja) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
| US9350363B2 (en) | 2014-02-18 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator circuit and frequency synthesizer |
| JP2017183958A (ja) * | 2016-03-30 | 2017-10-05 | Ｎｅｃプラットフォームズ株式会社 | ホールドオーバ制御回路、およびホールドオーバ制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967731A (ja) * | 1982-10-12 | 1984-04-17 | Matsushita Electric Ind Co Ltd | 位相ロツクド・ル−プ回路 |
| JPS6348928A (ja) * | 1986-08-18 | 1988-03-01 | Fujitsu Ltd | 網同期用クロツク制御方式 |
| JPH01293727A (ja) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | Ｐｃｍ光伝送装置 |
-
1989
- 1989-05-18 JP JP1127232A patent/JP2644890B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967731A (ja) * | 1982-10-12 | 1984-04-17 | Matsushita Electric Ind Co Ltd | 位相ロツクド・ル−プ回路 |
| JPS6348928A (ja) * | 1986-08-18 | 1988-03-01 | Fujitsu Ltd | 網同期用クロツク制御方式 |
| JPH01293727A (ja) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | Ｐｃｍ光伝送装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159013A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
| US7884657B2 (en) | 2007-12-25 | 2011-02-08 | Nihon Dempa Kogyo Co., Ltd | Oscillation frequency control circuit |
| JP2009272766A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 位相比較器、位相同期回路及び位相比較制御方法 |
| JP2011024274A (ja) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | 発振周波数制御回路 |
| US9350363B2 (en) | 2014-02-18 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator circuit and frequency synthesizer |
| JP2017183958A (ja) * | 2016-03-30 | 2017-10-05 | Ｎｅｃプラットフォームズ株式会社 | ホールドオーバ制御回路、およびホールドオーバ制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644890B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0583804B1 (en) | A phase locked loop circuit | |
| JPH02305024A (ja) | 位相同期回路 | |
| JP3356244B2 (ja) | テレビジョン信号受信装置 | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
| JP3250484B2 (ja) | 電圧制御発振回路 | |
| JPS58131820A (ja) | 位相同期回路 | |
| JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH04139917A (ja) | Ｐｌｌ回路 | |
| JPH0278322A (ja) | 位相同期発振器のループ切替回路 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JPS641825Y2 (ja) | ||
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPS63204906A (ja) | 異常ロツク検出回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JP2705544B2 (ja) | 位相同期回路 | |
| JPH0724819Y2 (ja) | 位相同期回路 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JPS6350165A (ja) | 水平偏向回路 | |
| JPH07273647A (ja) | Ｐｌｌ回路 | |
| JPS6321392B2 (ja) | ||
| JP2001024507A (ja) | 周波数シンセサイザの位相雑音低減システム及び方法 |