JPH0230524B2 - - Google Patents

Info

Publication number
JPH0230524B2
JPH0230524B2 JP56117324A JP11732481A JPH0230524B2 JP H0230524 B2 JPH0230524 B2 JP H0230524B2 JP 56117324 A JP56117324 A JP 56117324A JP 11732481 A JP11732481 A JP 11732481A JP H0230524 B2 JPH0230524 B2 JP H0230524B2
Authority
JP
Japan
Prior art keywords
circuit
key input
input
key
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56117324A
Other languages
English (en)
Other versions
JPS5818734A (ja
Inventor
Setsuzo Tachibana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP56117324A priority Critical patent/JPS5818734A/ja
Publication of JPS5818734A publication Critical patent/JPS5818734A/ja
Publication of JPH0230524B2 publication Critical patent/JPH0230524B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は、制御回路を具備した集積回路におけ
るキー入力回路に関する。
従来、キー入力を検出する場合、常時あるい
は、所定のサンプリングによつて、キー入力変化
を検出していた。しかし、常時あるいは所定のサ
ンプリングによつてキー入力変化を検出する方法
では、キー入力回路の動作している時間の割合が
大きく、それだけ消費電力が大きくなり、低消費
電力化をめざす集積回路においては、障害となつ
ていた。また、キー入力には、チヤツタ防止機構
を設け、不安定なキー入力は、無効とする制御回
路が必要であるが、このチヤツター防止制御回路
が比較的大きな構成を必要とし、チツプ面積の増
大がコスト上昇を招く集積回路においては、障害
となつていた。
本発明は、この様な欠点を無くすために、キー
入力に係る回路動作時間を短縮し、かつ、チヤツ
ター防止制御を専用の入力回路で行なわず、キー
入力変化直後だけ、汎用レジスタ等で実行可能と
し、集積回路における、低消費電力化、チツプ面
積の減少を計ることを目的とする。
以下、本発明の実施例を図面を参照しながら説
明する。
第1図は、本発明の構成要件を示すブロツク図
である。SW1〜SW3等のKey入力群よりの信
号を選択微分回路10により検出し、10の出力
信号で、フリツプフロツプ20をセツトし、20
の出力信号a、サンプリングクロツク発生回路3
0を許可し、30の出力信号bv、キー入力判定
回路40を動作させ、所定の判定動作の後、20
をリセツトする信号cを出力し、10によつて意
味づけられた入力変化の後の所定期間のみをキー
入力検出を行なう。10ブロツク中の11は、キー
SW1のpositive going edgeとnegative going
edgeの両方を検出し、12はキーSW2の
positive going edeのみ、13はキーSW3の
negative going edgeのみを検出し、14は、1
1,12,13の出力信号の論理和をとつてい
る。40ブロツク中の41は、カウンタ回路で、所
定のサンプリングクロツクを計数後、キヤリー信
号cを発生するカウンタ、42はSW1,SW2,
SW3の入力端の信号をそのまま、サンプリング
クロツクbによつてストロープする、Dフリツプ
フロツプ回路、43は、42の出力を入力とする
Dフリツプフロツプ回路、44は、42と43の
出力を比較し一致を判定する回路、信号dは、一
致した場合、所定のレベルとなる信号であり、e
はcとdのAND信号である。
第2図は、第1図の構成における、各部信号の
タイミングの1例を示す図である。SW2が与え
られると、第2図のタイムシーケンスが発生し、
dに一致信号、lにその判定期間を除く信号が得
られる。ここで、サンプリングクロツクbの周期
を、キー入力系のチヤタリングに対応した適当な
値に設定する事により、チヤツタリング防止機能
を持つたキー入力検出を行ない、検出時点t1にお
ける42あるいは43の並列出力を、キー入力群
の入力データとして、次段のキー入力識別処理
に回すことが可能となる。
キー入力群の識別処理は、マイクロコンピユ
ータによるソフト処理等の任意の方法で実現可能
である。
第1図における、40ブロツクの機能を、b信号
を、マイクロコンピユータの割込入力端子に与え
ることによつて、SW1,SW2,SW3のキー入
力検出をマイクロコンピユータのソフト処理によ
つて、キー入力群として検出し、機能の識別処
理の前処理として、実現することも出来る。
また、第1図における、10ブロツクの微分回路
を、第2図中に示される信号bのサンプル周期よ
り短い所定の周期で、SW1,SW2,SW3信号
をサンプルした、元信号と1周期遅延の微分をと
る回路で実現することも出来る。以上の様に、本
発明により、意味のある入力変化の後の所定期間
のみ、キー識別処理することを可能とし、かつキ
ー群の入力群の入力があつた事を、一括処理する
ため、個々のキー入力毎に、チヤタリング防止回
路等の処理を必要とせず、キー検出機能を備えた
集積回路において、動作処理時間の低減による低
消費電力化、又、個々のチヤツタリング防止回路
を持たないため、少ないハードウエアで実現出来
る事、等の効果がある。特に、マイクロコンピユ
ータ制御回路を具備した、集積回路において、そ
の効果が著しい。
【図面の簡単な説明】
第1図は、本発明の1実施例で、ブロツク10,
20,30,40は、本発明の構成要件を示す。 10……選択微分回路、20……フリツプフロ
ツプ回路、30……サンプリングクロツク発生回
路、40……キー入力判定回路 第2図は、第1図における、各部信号のタイム
シーケンスを表わす、タイミングチヤート図であ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 キー入力群の入力レベルの変化のうち所定の
    入力レベル変化を選択する選択微分回路と、該選
    択微分回路の出力信号によつてセツトされるフリ
    ツプフロツプ回路と、該フリツプフロツプ回路が
    セツトされているときに所定数のサンプリングク
    ロツクを発生するサンプリングクロツク発生回路
    と、該所定数のサンプリングクロツクによつてサ
    ンプリングされた前記キー入力群の入力信号の値
    の一致を判定するキー入力判定回路とを備え、該
    キー入力判定回路により一致が判定されたときに
    サンプリングされていた前記キー入力群の入力信
    号を入力データとすることを特徴とするキー入力
    検出回路。
JP56117324A 1981-07-27 1981-07-27 キー入力検出回路 Granted JPS5818734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56117324A JPS5818734A (ja) 1981-07-27 1981-07-27 キー入力検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56117324A JPS5818734A (ja) 1981-07-27 1981-07-27 キー入力検出回路

Publications (2)

Publication Number Publication Date
JPS5818734A JPS5818734A (ja) 1983-02-03
JPH0230524B2 true JPH0230524B2 (ja) 1990-07-06

Family

ID=14708917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56117324A Granted JPS5818734A (ja) 1981-07-27 1981-07-27 キー入力検出回路

Country Status (1)

Country Link
JP (1) JPS5818734A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61116734A (ja) * 1984-11-12 1986-06-04 Mitsubishi Electric Corp カラ−陰極線管用鋼板部品の黒化被膜形成方法
JPS61172330U (ja) * 1985-04-16 1986-10-25
JP2599489B2 (ja) * 1990-07-09 1997-04-09 三菱電機株式会社 金属の酸化膜形成法および金属の酸化膜形成炉

Also Published As

Publication number Publication date
JPS5818734A (ja) 1983-02-03

Similar Documents

Publication Publication Date Title
JPH0230524B2 (ja)
US4878189A (en) Microcomputer having Z-flag capable of detecting coincidence at high speed
JP2789900B2 (ja) 状態履歴記憶装置
JPH0748647B2 (ja) デューティ比判別回路
SU1405061A2 (ru) Устройство дл формировани сигналов прерывани при отладке программ
JPS5864542A (ja) 状態変化検出方式
SU1451726A1 (ru) Универсальный ассоциативный модуль
SU813432A1 (ru) Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA
JPH09114541A (ja) 割り込み発生時刻確認回路、処理装置
SU1758860A2 (ru) Умножитель частоты следовани импульсов
JP2990111B2 (ja) タイマ回路
SU1185343A1 (ru) Устройство дл формировани сигналов прерывани при отладке программ
SU1661755A1 (ru) Устройство дл определени экстремумов функции
SU911509A1 (ru) Устройство дл определени экстремальных чисел
SU1674140A2 (ru) Устройство дл контрол интерфейса ввода-вывода
JPH01241665A (ja) マルチプロセッサ・システムのリセット方式
JP3308670B2 (ja) イベントドリブン型処理装置の故障検出装置
JPH0635998B2 (ja) キャプチャ装置
SU896549A1 (ru) Устройство дл определени координат источников сигналов акустической эмиссии
JP2961750B2 (ja) マイクロコンピュータ
SU1322281A1 (ru) Микропрограммное устройство управлени
SU528560A1 (ru) Устройство дл ввода информации
US6950840B2 (en) Noise invariant circuits, systems and methods
SU1547051A1 (ru) Устройство дл контрол серий импульсов
SU1383387A2 (ru) Устройство дл определени кратчайшего пути автономного транспортного робота