JPH02305467A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路の製造方法に関し、特に集積密
度を大幅に向上させた半導体集積回路の製造方法に関す
るものである。

（ロ）従来の技術 半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。

例えばバイポーラトランジスタの構造や製造方法がｒ最
新ＬＳＩプロセス技術」工業調査会（１９８４年４月２
５日発行）等に詳しく述べられている。

このバイポーラトランジスタ（１）は第２図の如く、Ｐ
型の半導体基板（２）上にＮ型のエピタキシャル層（３
）が積層され、この半導体基板（２）とエピタキシャル
層（３）の間には、Ｎゝ型の埋込み層（４）が形成され
ている。

またこの埋込み層（４）の周囲には、前記エピタキシャ
ル層（３）表面から前記半導体基板（２）に到達された
Ｐ０型の分離領域（りがある。この分離領域（りは、エ
ピタキシャル層表面より一気に拡散しても良いし、第２
図の如く、上下分離法によって拡散しても良い。

また前記分離領域（５）によって、前記エピタキシャル
層（３）より成るアイランド（６）が形成され、このア
イランド（６）がＮ型のコレクタ領域と成る。またこの
アイランド（６）内に形成されたＰ型のベース領域（７
）と、このベース領域（７）内に形成されたＰ＋型のベ
ースコンタクト領域（８）およびＮゝ型のエミッタ領域
（９）と、前記コレクタとなるエピタキシャル層が露出
している領域に形成されたコレクタコンタクト領域（１
０）とがあり、また前記エピタキシャル層（３）上に形
成された５ｉ０　ｘ膜のコンタクト孔を介して形成され
た夫々の電極がある。

次にこのバイポーラトランジスタ（１）の製造方法につ
いて述べる。先ずＰ型の半導体基板（２）上に、Ｓｉｎ
！膜を形成し、このＳｉｎ、膜に埋込み層（４）の拡散
孔を形成し、この拡散孔を介してアンチモンを前記半導
体基板（２）に拡散する第１の工程がある。

ここで第２図の場合、前記分離領域（う）は、上下分離
によって達成されているので、拡散孔を介してボロンを
前記半導体基板（２）に拡散し、Ｐゝ型の下側拡散層（
１１）も形成される。

次に前記半導体基板（２）表面にエピタキシャル層（３
）を積層し、このエピタキシャル層（３）に５ｉ０を膜
を形成する。この５ｉｆｔ膜は、ホトレジスト膜の塗布
、マスク合わせ、露光およびエツチング等によって、分
離領域（５）の上側拡散領域（１２）の拡散孔が形成さ
れ、この拡散孔を介してボロンが拡散されて前記分離領
域（５）が形成される第２の工程がある。

続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉ０＊膜に前記
ベース領域（７）の拡散孔を形成し、この拡散孔を介し
てボロンを拡散し、ベース領域（７）を形成する第３の
工程がある。

更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエツチング等によって、前記ＳｉＯ。

膜にエミッタ領域（９）、ベースコンタクト領域（８）
およびコレクタコンタクト領域（１０）の拡散孔を形成
し、この拡散孔を介して不純物を拡散し、エミッタ領域
（９）、ベースフ〉′タクト領域（８）およびコレクタ
コンタクト領域（１０）を形成する第４の工程がある。

最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉ０＊膜に前記
エミッタ領域（９）、ベースコンタクト領域（８）およ
びコレクタコンタクト領域（１０）のコンタクト孔を形
成し、例えばＡＮ蒸着して夫々の電極を形成する第５の
工程がある。

（ハ）発明が解決しようとする課題 前述の第１乃至第５の工程によってバイポーラトランジ
スタ（１）が達成される。しかし第２の工程、第３の工
程および第４の工程の拡散孔の形成位置は、マスク合わ
せやエツチングにより設計値からのずれが生じる。

第２図では、上下分離領域（讐）の上側拡散領域（１２
）の拡散深さおよびベース領域（７）の拡散深さを、夫
々４μｍおよび１μｍとすると、横方向へ夫々同程度広
がる。またマスク合わせやエツチングによって第２図の
破線の如く、左側にずれてベース領域（７）が形成され
る事がある。もちろん右及び紙面に対して垂直方向にず
れても同様な事がいえる。この事を考えて、実際は矢印
で示した幅（約２μｍ）の余裕を設け、各拡散領域との
接触を防止している。従って両側で４μｍの余裕を、集
積化されるトランジスタの夫々に設定するため、集積度
の向上の障害となっていた。

しかも前述の工程ではフレフタ領域内のベース領域内の
ベースコンタクト領域（８）も前述と同様に破線の如く
ずれ、ベースコンタクト領域（８）が紙面に対し右側に
ずれればコレクタコンタクト領域（１０）と近接し、ま
たこのコンタクト領域（１０）がエミッタ領域の左側に
あればベースコンタクト領域（８）は分離領域（５）と
近接する。それ故これを防止するためにやはり余裕を設
ける必要があった。

従って前述と同様に集積度の障害となっていた。

（ニ）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、半導体層（２２）
上に絶縁膜（４０）を形成する工程と、前記半導体層（
２２）の予定のベース領域（２７）と予定の分離領域（
翻）とに対応する前記絶縁膜（４０）に不純物の導入孔
（４２）　、　（４１）を形成する工程と、前記予定の
ベース領域（２７）上の前記導入孔（４２）にマスク（
４４）を設け、不純物を前記予定の分離領域（２ｋ）に
導入して前記予定の分離領域（部）を拡散する工程と、 前記マスク（４４）を除去した後、前記全ての導入孔（
４１）　、　（４２）から不純物を拡散して前記ベース
領域（２７）を形成する工程と、 前記ベース領域（２７）上の導入孔（４２）の一端でセ
ルファラインして前記ベース領域（２７）のコンタクト
領域（２８）を形成する工程とを備えることで解決する
ものである。

（ホ〉作用 エピタキシャル層（２２）表面にマスクが可能な膜厚の
シリコン酸化膜より成る絶縁膜（４０）を形成し、この
絶縁膜（４０）に予定のベース領域（２７）と予定の分
離領域（翻）の不純物導入孔（４２）　、　（４１）を
形成する。

その後ベース領域（２７）の導入孔（４２）にマスク（
４４）をして、不純物を拡散すると、前記絶縁層（４０
）が不純物のブロッキングマスクとなり、分離領域（翻
）が形成される。

更には、前記マスク（４４）を除去して全面に不純物を
拡散すると、前述同様に絶縁膜（４０）がブロッキング
マスクとなって、ベース領域（２７）が形成される。

従って一度に導入孔（４１）　、　（４２）を形成する
ことで、分離領域（２４）、ベース領域（２７）の形成
位置が決定できるので、従来設けていた形成位置のずれ
による余裕を省くことができる。

しかも前記ベース領域（２７）のコンタクト領域（２８
）は前記ベース領域（２７）の導入孔（４２）の一端で
セルファラインされるので、第１図Ｈの如く、このコン
タクト領域（２８）の左端はベース領域（２７）の左端
と実質的に一致する。従ってずれによる余裕を省くこと
ができる。

（へ）実施例 先ず説明の都合上、第１図Ｊを使って全体の構成を述べ
る。先ずＰ型のシリコン半導体基板（２１）があり、こ
の半導体基板（２１）上にはＮ型のエピタキシャル層（
２２）がある。このエピタキシャル層（２２）と前記半
導体基板（２１）の間にはＮゝ型の埋込み層（２３）が
複数個あり、この埋込み層（２３）を囲み前記エピタキ
シャル層を上下から上側拡散領域（２４）と下側拡散領
域（２５）を拡散して分離する上下分離領域（翻）があ
る、従ってこの上下分離領域（翻）によって複数のアイ
ランドが形成されている。

第１のアイランド内には、前記エピタキシャル層（２２
）をコレクタ領域とし、ベース領域（２７）、ベース領
域のコンタクト領域（２８）、エミッタ領域（２９）お
よびコレクタコンタクト領域（３０’）より成るトラン
ジスタ（亜）がある、第２のアイランド内には、ＭＯ８
容量素子（！りがあり、エピタキシャル層（２２）表面
には下層電極領域（３２）があり、その上に誘電体層（
３３）および上層電極（３４）がある、また下層電極領
域（３２）の一部には下層電極（３５）とオーミックコ
ンタクトするためのコンタクト領域（３６）がある、第
３のアイランド内には拡散抵抗（３７）があり、エピタ
キシャル層（２２）表面には拡散抵抗領域（３８）とそ
の両端にコンタクト領域（３９）が形成されている。

先ず第１図Ａの如く、不純物濃度が１０　”ａｔｏａ＋
／ｃｒｌＩｓ程度のＰ型シリコン半導体基板（２１）の
表面に熱酸化膜を形成した後、Ｎ“型の埋込み層（２３
）の形成予定領域を蝕刻した後、この開口部を介してＮ
型の不純物であるアンチモンやヒ素をドープする。

続いて第１図Ｂの如く、Ｐ０型の上下分離領域（２りの
下側拡散領域（２５）の形成予定領域上の熱酸化膜を開
口し、この開口部を介してＰ型の不純物であるボロンを
ドープする。

次に第１図Ｃの如く、前記半導体基板（２１）上の熱酸
化膜を全て除去してから前記半導体基板（２１）上に周
知の気相成長法によって比抵抗０．１〜５Ω・舗のＮ型
のエピタキシャル層（２２）を２〜８μｍの厚さで形成
する。この時は、先にドープした不純物は若干上下に拡
散が行なわれている。

次に、温度約１０００°Ｃ１数時間の熱酸化によって、
前記エピタキシャル層（２２）表面に、熱酸化膜（４０
）を形成した後、この半導体基板全体を再度熱処理して
、先にドープした不純物を再拡散する。

従って前記下側拡散領域（２５）は、前記エピタキシャ
ル層（２２）の約半分以上まで上方拡散される。

また本工程によってエピタキシャル層（２２）表面の熱
酸化膜は数千人の厚きまで成長をし、この熱酸化膜（４
０）は、後述のマスクとなる。ただし、前記熱酸化膜の
代りに、例えばシリコン窒化膜等を拡散マスクとしても
良いし、ＣＶＤ法でシリコン酸化膜を形成しても良い。

またエピタキシャル層厚が従来にくらべ約半分以下とす
ると、その分前配下側拡散領域（２５）もシャロー化さ
れる。従って横方向の広がりを減少できる。

続いて、第１図りの如く、予定のＭＯ３容量素子（旦）
の下層電極領域（３２）上の前記シリコン酸化膜（４０
）を除去し、全面に例えばリングラスを形成する。その
後所定温度、所定時間の熱処理を加え、リンをエピタキ
シャル層（２２）内に拡散させる。その後、リングラス
を所定のエツチング液で除去し、所定の深さまで達する
ように再度熱処理を行なう。

続いて、第１図Ｅの如く、予定の上下分離領域（翻）の
上側拡散領域（２４）、予定のベース領域（２７）およ
び予定の拡散抵抗（３ｚ）と対応する前記シリコン酸化
膜（４０）に不純物の導入孔（４１）　、　（４２＞　
、　（４３）を形成する工程がある。

ここではポジ型レジスト膜をマスクとし、ドライエツチ
ングによって形成する。この後、エピタキシャル層（２
２）の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャルＪｕｌ（２２）のダメージを減
少し、またイオンをランダムに分散して均一に注入する
ために用いる。

続いて、第１図Ｆの如く予定のベース領域（２７）およ
び拡散抵抗（旦）上の前記導入孔（４２）　、　（４３
＞にマスク（４４）を設け、不純物を拡散して前記上側
拡散領域（２４）を形成する。

ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク（４４）を全面に被覆した後、前記上側拡
散領域（２４）に対応するマスク（４４）を除去し、Ｐ
型の不純物であるボロンを所定条件で注入し、上側拡散
領域（２４）を形成する。

本工程では、図の如くマスク（４４）の開口部をシリコ
ン酸化膜（４０）の導入孔（４１）より大きく形成して
も、このシリコン酸化膜（４ｏ）がマスクとして働くの
で前記導入孔（４１）と前記上側拡散領域（２４）の形
成位置が一致することを示している。

その後、前記マスク（４４）の除去、所定の熱処理を行
ない、前記上側拡散領域（２４）を下側拡散領域（２５
）へ第１図Ｇの如く到達させる。

続いて、第１図Ｇの如く前記全ての導入孔（４１）、　
（４２）　、　（４３）から不純物を拡散して前記ベー
ス領域（２７）および拡散抵抗領域（３８）を形成する
工程がある。

ここでは、前工程でマスク（４４）が全て除去され、前
記上側拡散領域（２４）、ベース領域（２７）および抵
抗拡散領域（３８）の導入孔（４１）　、　（４２）　
、　（４３）が露出される。この状態でボロン（Ｂ）を
イオン注入する。

従ってベース領域（２７）が形成され、同時に抵抗拡散
領域（３８）が形成きれる。しかも同時に上側拡散領域
（２４）に再度不純物が拡散される。

本発明の第１の特徴とする所は、前述した第１図Ｅ乃至
第１図Ｇにある。

従来では分離領域（μｓ）の形成およびベース領域（２
７）の形成時に、設計値からのずれが生じても、内領域
の接触が生じないように余裕を設けていたが、本願は予
め一度に導入孔（４１）　、　（４２）　、　（４３）
を形成し、この導入孔で形成位置を決めているので、前
記余裕を設ける必要がない。

つまり第１図Ｆの如く、ベース領域（２７）の導入孔（
４２）および拡散抵抗領域（３８）にマスクを設けるだ
けで、分離領域（２６）の形成位置は、前記分離領（翻
）の導入孔（４１）で決定できる。またベース領域（２
７）は、マスクを設ける工程を用いないで、予め形成し
たベース領域（２７）の導入孔（４２〉で決定している
。従って従来例で示したマスクの形成ずれやベース領域
の導入孔のずれによる心配は全く不要となる。第１図Ｅ
の如く、一端精度良く導入孔（４１）　、　（４２）　
、　（４３）が形成されれば、この精度で夫々の拡散領
域（２４）　、　（２７）　、　（３８）の形成位置が
実現できる。

しかもイオン注入で形成しているので、熱拡散と比べ夫
々の拡散領域の横方向への広がりを最小限にすることが
できる。またベース領域（２７）の拡散深さを従来のそ
れより浅くすることで更に横方向への広がりを防止でき
る。

これらの理由により、ベース領域（２７）の周辺に渡り
余裕が不要となり、平面的には縦、横の方向で不要とな
るので余裕を大幅に削減でき、セルサイズを縮小できる
。そのため集積度の高いチップでは、大幅にチップサイ
ズを小さくできる。

第１図Ｇの工程では、マスクを形成せずに拡散していた
が、本願は分離領域（翻）上の導入孔（４１）にマスク
を設け、その不純物を拡散してベース領域（２７）を拡
散しても良い。

第１図Ｆで説明した様に、ベース領域（２７）および拡
散抵抗（３ｚ）と対応するマスクの開口部を、前記導入
孔（４２）　、　（４３）よりやや大きくするだけで、
精度良くベース領域（２７）および拡散抵抗（３７）を
決定できる。ここではマスクによって余剰な不純物が分
離領域（２４）へ注入されるのを防止できる。

続いて第１図Ｈの如く、ベース領域（２７）内に形成予
定のベース領域のコンタクト領域（２８）に対応する領
域と、分離領域（都）および拡散抵抗領域（３８）のコ
ンタクト領域（３９）上が開孔されるように、マスクと
なるホトレジスト膜（４５）を形成する工程がある。

ここでベース領域（２７）のコンタクト領域（２８）は
、レジスト左側の開孔部を若干大きくすることで導入孔
（４２）の周端の厚いシリコン酸化膜（４０）でセルフ
ァラインされている。

従ってこのコンタクト領域（２８）が、左方向へずれる
のを防止でき、従来例で説明した余裕を省くことができ
る。しかもセルファラインすることでコンタクト領域（
２８）を除いたベース領域は、エミッタ領域を形成する
に充分な面積を確保できる。

その後、ボロン（Ｂ）をイオン注入する工程がある。

続いて第１図１の如く前記ホトレジスト膜（４５）を除
去した後、エピタキシャル層（２２）表面上の絶縁膜（
４６）を実質的に同一にする工程がある。

本工程は後述するコレクタ孔（４７）、ベース孔（４８
）およびエミッタ孔（４９）を開孔する工程前において
、前記絶縁膜（４６）が実質的に同一膜厚になるように
形成すると、コレクタ孔（４７）、ベース孔（４８）お
よびエミッタ孔（４９）は同時にエツチングを終了する
ことができる。

これは、第１図Ｈで示したシリコン酸化膜であると、予
定のエミッタ領域（２９）上のシリコン酸化膜は、予定
のコレクタコンタクト領域（３０’）上のシリコン酸化
膜より薄いため、コレクタコンタクト領域（３０’）の
コレクタ孔が完全に開くまでには、エミッタ領域（２９
）となるエピタキシャル層がエツチングされてしまう、
そのために、前述の如く、シリコン酸化膜を形成直し、
膜厚差を無くしてエミッタ領域（２９）のエピタキシャ
ル層のエツチングを防止している。

方法としては前記ホトレジスト膜（４５）を除去した後
湿式でシリコン酸化膜（４０）のみを除去し、再度シリ
コン酸化膜（４６）　（ここではゲッタリングのためノ
ンドープとリンドープの２層構造より成っている。）を
付は直す方法と、前記ホトレジスト膜（４５）を除去し
、前記ベース領域（２７）以外のシリコン酸化膜（４０
）が約１０００人となるようにエツチングをする。その
後、全面にノンドープのシリコン酸化膜、リンドープの
シリコン酸化膜を夫々数千人積層し、全面の膜厚にあま
り差が生じないようにする方法がある。

従って、シリコンをエツチングしない湿式のエツチング
掖でエツチングしても同時に終るのでエミッタ孔（４９
）を大きくすることがない。またシリコンもエツチング
してしまうようなドライエツチングでも、同時に終るの
でエミッタ領域（２９）となるシリコンのエツチングが
無くなり、特性の歩留りを向上させることができる。

更に第１図Ｉに示す如く、ネガ型のホトレジスト膜を使
って、ＭＯ５容量素子（旦）の予定の誘電体薄膜（３３
）が形成されるシリコン酸化膜（４６）を除去し、誘電
体薄膜（３３）を形成する工程がある。

ここでシリコン酸化膜（４６）は、ウェットエツチング
により開口され、全面に数百人のシリコン窒化膜り３３
）が形成される。そしてケミカルドライエツチングによ
って図の如くエツチングされる。

最後に、全面にホトレジスト膜を形成し、異方性エツチ
ングによって、予定のエミッタ領域（２９）、予定のコ
レクタコンタクト領域（３０″）、予定の下層電極（３
５）のコンタクト領域（３６）、拡散抵抗領域（３８）
のコンタクト領域（３９）上のシリコン酸化膜（４６）
を除去し、コレクタ孔（４７）、ベース孔（４８）、エ
ミッタ孔（４９）およびＭＯ８容量素子（旦）と拡散抵
抗（３７）のコンタクト孔（５０）　、　（ｓｌ）を形
成する。そして前記ホトレジスト膜を除去した後、再度
予定のエミッタ領域（２９）、予定のコレクタコンタク
ト領域（３０’）および前記下層電極領域（３２）のコ
ンタクト領域（３６）に対応するエピタキシャル層が露
出する様に、ホトレジスト膜を形成する。

そしてこのホトレジスト膜をマスクとしてヒ素（Ａｓ）
をイオン注入し、エミッタ領域（２９）、コレクタコン
タクト領域（３０’）および下層電極領域（３２）のコ
ンタクト領域（３６）を形成する。

そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域（２９）を下方拡散した後、ライトエツチングをし
て、第１図Ｊの如くアルミニウム電極を形成している。

（ト）発明の効果 以上の説明からも明らかな様に、予め半導体層の予定の
ベース領域と予定の分離領域とに対応する絶縁膜に不純
物の導入孔を予め精度良く形成し、予定のベース領域上
の導入孔にマスクを設けて分離領域を形成し、このマス
クを除去し、全ての導入孔に不純物を導入してベース領
域を形成することで、予め精度良く形成した導入孔によ
ってベース領域の形成位置が決定できる。従ってベース
領域によるずれは大幅に削減でき、従来設けていたずれ
による余裕を大幅に減らすことができる。

またベース領域のコンタクト領域は、第１図Ｈの如くレ
ジスト左側の開孔部を若干大きくすることで、ベース領
域の導入孔の周端の厚いシリコン酸化膜でセルファライ
ンされている。そのためこのコンタクト領域の左方向の
ずれを防止できる。

従ってこの余裕はベース領域の周辺で減らせ、またベー
ス領域のコンタクト領域のずれによる余裕を減らせるの
で、セルサイズの縮小を可能とし、その上、集積回路と
なればこのセルの数だけこの縮小面積が減らせるので、
大幅なチップサイズの縮小が可能となる。

またベース領域と分離領域は同導電型であるので、マス
クを形成せずに形成できる。従ってホトレジスト工程を
削減できるのでその分歩留りを向上できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｊは、本発明の半導体集積回路の製
造方法を示す断面図、第２図は従来の半導体集積回路の
断面図である。

Claims (4)

【特許請求の範囲】
1. （１）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定のベース領域と予定の分離領域とに対応する
   前記絶縁膜に不純物の導入孔を形成する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を前記予定の分離領域に導入して前記予定の分離
   領域を拡散する工程と、 前記マスクを除去した後、前記全ての導入孔から不純物
   を拡散して前記ベース領域を形成する工程と、 前記ベース領域上の導入孔の一端でセルファラインして
   前記ベース領域のコンタクト領域を形成する工程とを備
   えることを特徴とした半導体集積回路の製造方法。
2. （２）半導体層上に絶縁膜を形成する工程と、前記半導
   体層の予定のベース領域と予定の分離領域とに対応する
   前記絶縁膜に不純物の導入孔を形成する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   不純物を前記分離領域に導入して前記予定の分離領域を
   拡散する工程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を拡散して前記ベース領
   域を形成する工程と、 前記ベース領域上の導入孔の一端でセルファラインして
   前記ベース領域のコンタクト領域を形成する工程とを備
   えることを特徴とした半導体集積回路の製造方法。
3. （３）一導電型の半導体基板上に逆導電型のエピタキシ
   ャル層を形成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 前記エピタキシャル層の予定のベース領域と分離領域と
   に対応する前記シリコン酸化膜に不純物の導入孔を形成
   する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   一導電型の不純物を前記分離領域に導入して前記予定の
   分離領域を拡散する工程と、前記マスクを除去した後、
   前記全ての導入孔から不純物を拡散して前記ベース領域
   を形成する工程と、 前記ベース領域上の導入孔の一端でセルファラインして
   前記ベース領域のコンタクト領域を形成する工程と、 前記エピタキシャル層上のシリコン酸化膜をホトエッチ
   ングして、前記エピタキシャル層の予定のコレクタコン
   タクト領域、前記ベース領域のコンタクト領域および前
   記ベース領域内の予定のエミッタ領域を露出するコンタ
   クト孔、ベース孔およびエミッタ孔を形成する工程と、 前記予定のコレクタコンタクト領域と前記予定のエミッ
   タ領域の導入孔から不純物を拡散して前記コレクタコン
   タクト領域と前記エミッタ領域を形成する工程と、 前記コレクタ孔、ベース孔およびエミッタ孔を介してコ
   レクタ電極、ベース電極およびエミッタ電極を形成する
   工程とを備えることを特徴とした半導体集積回路の製造
   方法。
4. （４）一導電型の半導体基板上に逆導電型のエピタキシ
   ャル層を形成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 前記エピタキシャル層の予定のベース領域と予定の分離
   領域とに対応する前記シリコン酸化膜に不純物の導入孔
   を形成する工程と、 前記予定のベース領域上の前記導入孔にマスクを設け、
   一導電型の不純物を前記予定の分離領域に導入して前記
   予定の分離領域を拡散する工程と、 前記マスクを除去した後、前記予定の分離領域上の前記
   導入孔にマスクを設け、不純物を拡散してベース領域を
   形成する工程と、 前記ベース領域上の導入孔の一端でセルファラインして
   前記ベース領域のコンタクト領域を形成する工程と、 前記エピタキシャル層上のシリコン酸化膜をホトエッチ
   ングして、前記エピタキシャル層の予定のコレクタコン
   タクト領域、前記ベース領域のコンタクト領域および前
   記ベース領域内の予定のエミッタ領域を露出するコレク
   タ孔、ベース孔およびエミッタ孔を形成する工程と、 前記予定のコレクタコンタクト領域と前記予定のエミッ
   タ領域の導入孔から不純物を拡散して前記コレクタコン
   タクト領域と前記エミッタ領域を形成する工程と、 前記コレクタ孔、ベース孔およびエミッタ孔を介してコ
   レクタ電極、ベース電極およびエミッタ電極を形成する
   工程とを備えることを特徴とした半導体集積回路の製造
   方法。