JPH0230596B2 - - Google Patents
Info
- Publication number
- JPH0230596B2 JPH0230596B2 JP54122228A JP12222879A JPH0230596B2 JP H0230596 B2 JPH0230596 B2 JP H0230596B2 JP 54122228 A JP54122228 A JP 54122228A JP 12222879 A JP12222879 A JP 12222879A JP H0230596 B2 JPH0230596 B2 JP H0230596B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- layer
- metal layer
- coating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
Landscapes
- Hall/Mr Elements (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明はインジウムアンチモナイド半導体等を
用いた半導体装置に関する。
用いた半導体装置に関する。
従来の半導体装置、例えば磁電変換装置は、例
えば特公昭45―40746号公報に記載されているよ
うに、ガラスやフエライトから成る薄い基板の上
に、エポキシ樹脂接着剤のような有機接着剤を使
用して研磨されたウエハを接着し、所定の形状に
エツチングして構成している。
えば特公昭45―40746号公報に記載されているよ
うに、ガラスやフエライトから成る薄い基板の上
に、エポキシ樹脂接着剤のような有機接着剤を使
用して研磨されたウエハを接着し、所定の形状に
エツチングして構成している。
しかし、上述のように接着剤の層をウエハと基
板の間に介在すると、均一な厚さの接着層が得ら
れ難いことから、ウエハごとに或はウエハを分割
して成るペレツトごとに厚味が相違し、特性のそ
ろつた磁電変換装置を多量に生産することは困難
であつた。
板の間に介在すると、均一な厚さの接着層が得ら
れ難いことから、ウエハごとに或はウエハを分割
して成るペレツトごとに厚味が相違し、特性のそ
ろつた磁電変換装置を多量に生産することは困難
であつた。
また、このような従来の磁電変換装置は、雰囲
気の温度が高くなると、接着剤と半導体部材の熱
膨張係数が相違することから、基板上の磁電変換
素片が変形しピエゾ効果によるピエゾ電圧を発生
する。すなわち、高温の雰囲気中では不平衡電圧
の温度特性が悪化し、これは磁電変換装置の出力
特性を悪化する欠点を生じる。このことは微少レ
ベルの磁束密度変化を計測する場合に極めて障害
になるものであつた。
気の温度が高くなると、接着剤と半導体部材の熱
膨張係数が相違することから、基板上の磁電変換
素片が変形しピエゾ効果によるピエゾ電圧を発生
する。すなわち、高温の雰囲気中では不平衡電圧
の温度特性が悪化し、これは磁電変換装置の出力
特性を悪化する欠点を生じる。このことは微少レ
ベルの磁束密度変化を計測する場合に極めて障害
になるものであつた。
本発明は上述のような欠点を解決するためにな
されたもので、有機接着剤を使用しないで構成し
たバルク形の半導体装置を提供するものである。
されたもので、有機接着剤を使用しないで構成し
たバルク形の半導体装置を提供するものである。
以下本発明の一実施例を添付図面を参照して詳
細に説明する。
細に説明する。
第1図および第2図はホール装置を構成する場
合で、マンガンジンク(MnZn)系或はニツケル
ジンク(NiZn)系から成るフエライトまたは半
導体シリコンから作られた基板1の表面に、一酸
化シリコン(SiO)或は二酸化シリコン(SiO2)
の絶縁被膜層2を形成し、或は金属間化合物半導
体の基板1では酸化膜や半絶縁層、例えばガリウ
ムヒ素では炭酸ガス拡散やクロム拡散を施した層
2を形成し、基板1の4つの角部分には被膜層2
の上に相互に分離7された金属層3,4,5,6
を形成する。この金属層3,4,5,6は、使用
される半導体例えばインジウムアンチモナイド
(InSb)とのオーム性や融点を考慮して、インジ
ウム(In)、スズ(Sn)、ナマリ(pb)等、半導
体より融点の低い金属が選ばれる。金属層3,
4,5,6は、其れ其れ四辺形の表面を有する基
板1の各角部分を占め四辺形状の形状であるが、
基板1の中心部分に位置する角部分は基板1の対
角線と平行に形成されている。
合で、マンガンジンク(MnZn)系或はニツケル
ジンク(NiZn)系から成るフエライトまたは半
導体シリコンから作られた基板1の表面に、一酸
化シリコン(SiO)或は二酸化シリコン(SiO2)
の絶縁被膜層2を形成し、或は金属間化合物半導
体の基板1では酸化膜や半絶縁層、例えばガリウ
ムヒ素では炭酸ガス拡散やクロム拡散を施した層
2を形成し、基板1の4つの角部分には被膜層2
の上に相互に分離7された金属層3,4,5,6
を形成する。この金属層3,4,5,6は、使用
される半導体例えばインジウムアンチモナイド
(InSb)とのオーム性や融点を考慮して、インジ
ウム(In)、スズ(Sn)、ナマリ(pb)等、半導
体より融点の低い金属が選ばれる。金属層3,
4,5,6は、其れ其れ四辺形の表面を有する基
板1の各角部分を占め四辺形状の形状であるが、
基板1の中心部分に位置する角部分は基板1の対
角線と平行に形成されている。
金属層3,4,5,6の上には、これらを電極
とする半導体プレート8が装着されている。半導
体プレート8は、InSbのインゴツトを0.3〜1.0mm
程度の厚さに切断し、これを研磨して作つたウエ
ハを所定形状、例えばホール素子の場合には十字
状に形成され、厚さは50〜100μmとなつている。
即ち、プレート8は、感磁部9と入力電極部1
0,11と出力電極部12,13を備え、入力電
極部10,11が金属層3,5と接着され、また
出力電極部12,13が金属層4,6と接着され
ている。これら電極部10,11,12,13と
金属層3,4,5,6との接着は、金属層の熔融
によつて行なわれる。
とする半導体プレート8が装着されている。半導
体プレート8は、InSbのインゴツトを0.3〜1.0mm
程度の厚さに切断し、これを研磨して作つたウエ
ハを所定形状、例えばホール素子の場合には十字
状に形成され、厚さは50〜100μmとなつている。
即ち、プレート8は、感磁部9と入力電極部1
0,11と出力電極部12,13を備え、入力電
極部10,11が金属層3,5と接着され、また
出力電極部12,13が金属層4,6と接着され
ている。これら電極部10,11,12,13と
金属層3,4,5,6との接着は、金属層の熔融
によつて行なわれる。
上述の構成では、半導体プレート8の感磁部9
と絶縁被膜層2の間に空隙14が形成されている
が、プレート8の厚さが50〜100μm程度のときに
は、このままでもプレート8の割れや応力歪はさ
ほど考慮する必要はないが、適切な樹脂、例えば
ポリエステル系樹脂のように耐熱性が優れ粘度の
低い熱硬化性樹脂を真空含浸法で充填すれば信頼
性が増大する。
と絶縁被膜層2の間に空隙14が形成されている
が、プレート8の厚さが50〜100μm程度のときに
は、このままでもプレート8の割れや応力歪はさ
ほど考慮する必要はないが、適切な樹脂、例えば
ポリエステル系樹脂のように耐熱性が優れ粘度の
低い熱硬化性樹脂を真空含浸法で充填すれば信頼
性が増大する。
しかし、半導体プレート8が、5〜10μm程度
と薄い場合には、第3図に示すように、空隙14
に相当する部分に、第2の絶縁被膜層15が形成
する。この被膜層15は、金属層3,4,5,6
とほぼ同じか或は若干薄い厚さにする。
と薄い場合には、第3図に示すように、空隙14
に相当する部分に、第2の絶縁被膜層15が形成
する。この被膜層15は、金属層3,4,5,6
とほぼ同じか或は若干薄い厚さにする。
また、他の実施例としては、第4図に示すよう
に、基板1を半導体シリコン基板に特定し、基板
1の表面に上述の空隙14に対応して突部16を
形成し、この基板の上に絶縁被膜層2を形成す
る。金属層3,4,5,6は突部16の部分を除
いて上述同様に形成する。
に、基板1を半導体シリコン基板に特定し、基板
1の表面に上述の空隙14に対応して突部16を
形成し、この基板の上に絶縁被膜層2を形成す
る。金属層3,4,5,6は突部16の部分を除
いて上述同様に形成する。
上述には、ウエハを用いる例について説明した
が、蒸着によるInSb層を使用するときには、第
5図に示すように、第2図の半導体プレート8に
代えて第2の基板17の上に、例えばInSb半導
体層18を第1図のような十字状の形状に蒸着し
たものを使用する。この場合、基板17は、レー
ザ光線例えば波長0.6〜0.9μmが透過する素材、例
えばケイ皮酸ガラスやナトリウムガラスの中から
選定して構成するが、レーザ光線を透過する素材
であればガラスでなくても良い。
が、蒸着によるInSb層を使用するときには、第
5図に示すように、第2図の半導体プレート8に
代えて第2の基板17の上に、例えばInSb半導
体層18を第1図のような十字状の形状に蒸着し
たものを使用する。この場合、基板17は、レー
ザ光線例えば波長0.6〜0.9μmが透過する素材、例
えばケイ皮酸ガラスやナトリウムガラスの中から
選定して構成するが、レーザ光線を透過する素材
であればガラスでなくても良い。
上述した説明は磁気抵抗効果素子の場合にも適
用し得る。第1図および第2図に示した例を応用
すると、第6図および第7図のように、基板19
の表面に絶縁被膜層20が設けられ、その上には
基板19の両端に電極用の金属層21,22が形
設され、この金属層21と22の間には等間隔に
且つ並行に短絡電極用条線金属層23が多数設け
られている。そしてこれらの上には半導体プレー
ト24が接着されている。接着は金属層21,2
2,23の熔融によつて行なわれ、また空隙25
は上述の第1図乃至第4図の例と同様に処理し得
る。また、蒸着による素子では第5図の手法が適
用される。
用し得る。第1図および第2図に示した例を応用
すると、第6図および第7図のように、基板19
の表面に絶縁被膜層20が設けられ、その上には
基板19の両端に電極用の金属層21,22が形
設され、この金属層21と22の間には等間隔に
且つ並行に短絡電極用条線金属層23が多数設け
られている。そしてこれらの上には半導体プレー
ト24が接着されている。接着は金属層21,2
2,23の熔融によつて行なわれ、また空隙25
は上述の第1図乃至第4図の例と同様に処理し得
る。また、蒸着による素子では第5図の手法が適
用される。
上述の全ての実施例では、基板の側に金属層を
形成する場合について説明したが、半導体プレー
トおよび蒸着半導体層の所定位置に金属層を蒸着
形成し、基板上の金属層との両者を融着して接着
し得る。
形成する場合について説明したが、半導体プレー
トおよび蒸着半導体層の所定位置に金属層を蒸着
形成し、基板上の金属層との両者を融着して接着
し得る。
第8図は半導体シリコン基板26にトランジス
タ等の接合形の半導体装置を構成した場合で、P
形のシリコン基板26にN形領域、即ちコレクタ
領域27,28を形成し、この領域の中にP形領
域、即ちベース領域29,30を形成し、更に領
域29,30の中にN形領域、即ちエミツタ領域
31,32を形成して2つのトランジスタを構成
している。基板26の表面は、SiO或はSiO2の絶
縁被膜層33で全面を被覆している。絶縁被膜層
33の所定位置には、上述した各領域の半導体表
面が露出する窓孔34,35,36,37,3
8,39を形成し、被膜層33の上に窓孔を通し
て各領域と結がる金属層40,41,42,4
3,44,45を形成する。これらの金属層は、
其れ其れコレクタ電極40,43、ベース電極4
2,45、エミツタ電極41,44となる。
タ等の接合形の半導体装置を構成した場合で、P
形のシリコン基板26にN形領域、即ちコレクタ
領域27,28を形成し、この領域の中にP形領
域、即ちベース領域29,30を形成し、更に領
域29,30の中にN形領域、即ちエミツタ領域
31,32を形成して2つのトランジスタを構成
している。基板26の表面は、SiO或はSiO2の絶
縁被膜層33で全面を被覆している。絶縁被膜層
33の所定位置には、上述した各領域の半導体表
面が露出する窓孔34,35,36,37,3
8,39を形成し、被膜層33の上に窓孔を通し
て各領域と結がる金属層40,41,42,4
3,44,45を形成する。これらの金属層は、
其れ其れコレクタ電極40,43、ベース電極4
2,45、エミツタ電極41,44となる。
ベース電極42,45の上には、ホール素子を
構成する半導体プレート46が跨設され、その出
力電極部が電極42,45と接着されている。半
導体プレート46の入力電極部も同様に図示しな
い金属層に接着されている。
構成する半導体プレート46が跨設され、その出
力電極部が電極42,45と接着されている。半
導体プレート46の入力電極部も同様に図示しな
い金属層に接着されている。
磁気抵抗効果素子を構成する半導体プレートの
場合は、2つのトランジスタに跨ることなく1つ
のトランジスタのベース電極に一方の端部を接着
して行なわれる。3端子型の素子の場合は2つの
磁気抵抗効果素子が結合したものと考えれば良
い。
場合は、2つのトランジスタに跨ることなく1つ
のトランジスタのベース電極に一方の端部を接着
して行なわれる。3端子型の素子の場合は2つの
磁気抵抗効果素子が結合したものと考えれば良
い。
次に、本発明磁電変換装置の製造方法について
述べる。
述べる。
厚さ100〜300μm程度の表面が鏡面状に研磨さ
れたフエライト或は半導体シリコンから成る基板
50の表面に、SiO或はSiO2を厚さ約1500Åに蒸
着して絶縁被膜層51を形成する(第9図A)。
次に、絶縁被膜層51の上に良導体、例えばIn等
を全面蒸着して金属層52を形成し、この後この
層52をレジスタ層を形成して所定のパターン、
例えば第1図の金属層3,4,5,6の形状にエ
ツチング処理し、しかる後レジスト層を除去する
(第9図B)。
れたフエライト或は半導体シリコンから成る基板
50の表面に、SiO或はSiO2を厚さ約1500Åに蒸
着して絶縁被膜層51を形成する(第9図A)。
次に、絶縁被膜層51の上に良導体、例えばIn等
を全面蒸着して金属層52を形成し、この後この
層52をレジスタ層を形成して所定のパターン、
例えば第1図の金属層3,4,5,6の形状にエ
ツチング処理し、しかる後レジスト層を除去する
(第9図B)。
一方、InSbのインゴツトを厚さ0.3〜0.7mm程度
に切断し、一方の粗面を熱可塑性接着剤、例えば
グリースやワツクス或は松ヤニ等の融点が130℃
以上のもので作業基板に接着し、機械研磨、化学
研磨によつて鏡面状に研磨し、しかる後加熱して
片面が研磨された厚さ0.2〜0.5mmのウエハ53を
得る(第10図)。以上の製造工程は従来から公
知の製造方法を適用し得る。
に切断し、一方の粗面を熱可塑性接着剤、例えば
グリースやワツクス或は松ヤニ等の融点が130℃
以上のもので作業基板に接着し、機械研磨、化学
研磨によつて鏡面状に研磨し、しかる後加熱して
片面が研磨された厚さ0.2〜0.5mmのウエハ53を
得る(第10図)。以上の製造工程は従来から公
知の製造方法を適用し得る。
次に、ウエハ53の鏡面を対向させてウエハ5
3を基板50の金属層52の上に乗せ弱い押圧力
を加えたまま維持する。即ち、ウエハ53と金属
層52の位置合わせを、例えば第1図のように行
なう。しかる後、レーザ装置49を用いてレーザ
光線48をウエハ53の上方から照射し、金属層
52の部分に集束して金属層52を部分的に熔融
し、ウエハ53を基板50に接着する(第1図)。
この接着工程は、第1図の場合には金属層3,
4,5,6ごとに、また第6図の場合には金属層
21,22,23ごとに行われる。
3を基板50の金属層52の上に乗せ弱い押圧力
を加えたまま維持する。即ち、ウエハ53と金属
層52の位置合わせを、例えば第1図のように行
なう。しかる後、レーザ装置49を用いてレーザ
光線48をウエハ53の上方から照射し、金属層
52の部分に集束して金属層52を部分的に熔融
し、ウエハ53を基板50に接着する(第1図)。
この接着工程は、第1図の場合には金属層3,
4,5,6ごとに、また第6図の場合には金属層
21,22,23ごとに行われる。
レーザ装置49は、出力が10ジユール程度のも
ので良く、固体レーザ例えばルビーレーザ装置
(発振波長約0.7μm)やガスレーザ装置例えばN2
―Co2ガスレーザ装置(発振波長約10.6μm)を使
用し得る。レーザ光線の焦点を金属層52で結ば
せると、Inは400〜500℃に熱せられて熔融しウエ
ハ53に被着し、ウエハ52と基板50を絶縁被
膜層51を介在させたままで接着する。従つて、
レーザ光線はウエハ53や基板50更には絶縁被
膜層51に影響を及ぼすことはない。
ので良く、固体レーザ例えばルビーレーザ装置
(発振波長約0.7μm)やガスレーザ装置例えばN2
―Co2ガスレーザ装置(発振波長約10.6μm)を使
用し得る。レーザ光線の焦点を金属層52で結ば
せると、Inは400〜500℃に熱せられて熔融しウエ
ハ53に被着し、ウエハ52と基板50を絶縁被
膜層51を介在させたままで接着する。従つて、
レーザ光線はウエハ53や基板50更には絶縁被
膜層51に影響を及ぼすことはない。
次に、ウエハ53の他の粗面を機械的化学的手
段で鏡面状に研磨し、厚さ50〜100μmに形成す
る。このウエハ53の表面には、所定パターンの
レジスト層を形成しエツチングしそのレジスト層
を除去する。エツチング液は従来のもので良い。
斯くして、基板50上には電極部が金属層52に
接着した所定形状の半導体プレートが得られる。
段で鏡面状に研磨し、厚さ50〜100μmに形成す
る。このウエハ53の表面には、所定パターンの
レジスト層を形成しエツチングしそのレジスト層
を除去する。エツチング液は従来のもので良い。
斯くして、基板50上には電極部が金属層52に
接着した所定形状の半導体プレートが得られる。
ウエハ53の最終的厚さを50〜100μmとすると
きには、他の製造工程を利用することが出来る。
即ち、片面を研磨した第10図のウエハ53を、
作業基板に研磨面を対向して上述の熱可塑性接着
剤で固定し、上述のように機械的研磨、化学的研
磨を経て研磨し、然る後加熱剥離して厚さ50〜
100μmの両面研磨されたウエハを得る。
きには、他の製造工程を利用することが出来る。
即ち、片面を研磨した第10図のウエハ53を、
作業基板に研磨面を対向して上述の熱可塑性接着
剤で固定し、上述のように機械的研磨、化学的研
磨を経て研磨し、然る後加熱剥離して厚さ50〜
100μmの両面研磨されたウエハを得る。
このウエハを図示しない治具で吸持しつつ基板
50の所定位置に乗せ、上述のように若干の押圧
力を加えつつレーザ光線を発射し接着させる。こ
の後、ウエハをエツチングして所定の半導体プレ
ートを得る。
50の所定位置に乗せ、上述のように若干の押圧
力を加えつつレーザ光線を発射し接着させる。こ
の後、ウエハをエツチングして所定の半導体プレ
ートを得る。
InSbの蒸着技術を使用する場合は、第5図に
於て述べたように、レーザ光線を透過する第2の
基板上にInSbを蒸着して所定形状の半導体層を
形成する。然る後、半導体層の電極部を第9図B
の金属層52に合わせて位置づけ、レーザ光線に
よつて金属層52を部分的に熔融し、接着する。
従つて、半導体層は基板50と第2の基板に狭持
された状態になる。
於て述べたように、レーザ光線を透過する第2の
基板上にInSbを蒸着して所定形状の半導体層を
形成する。然る後、半導体層の電極部を第9図B
の金属層52に合わせて位置づけ、レーザ光線に
よつて金属層52を部分的に熔融し、接着する。
従つて、半導体層は基板50と第2の基板に狭持
された状態になる。
ウエハ53の最終的厚みを5〜10μm程度と薄
くする場合には、第2図に示すように、空隙14
が存在するため上述の製造工程だけでは不完全で
ある。このような場合には次の工程を付加する。
くする場合には、第2図に示すように、空隙14
が存在するため上述の製造工程だけでは不完全で
ある。このような場合には次の工程を付加する。
即ち、第9図Bの金属層52形成後、絶縁被膜
層52と同じ酸化物を全表面に蒸着して第2の絶
縁被膜層54を形成する。この被膜層54の厚さ
は、金属層52と殆ど同じ厚さか或は若干薄い厚
さに形成する(第12図A)。
層52と同じ酸化物を全表面に蒸着して第2の絶
縁被膜層54を形成する。この被膜層54の厚さ
は、金属層52と殆ど同じ厚さか或は若干薄い厚
さに形成する(第12図A)。
次に、第2の被膜層54の上に従来技術でレジ
スト層を作り、金属層52の存在しない部分にの
み被膜層54が残るようにエツチング処理し、そ
の後レジスト層を除去する(第12図B)。この
場合、金属層52と被膜層54の境界部分に溝孔
55が生じるようにレジスト層を形成する。この
溝孔55は、金属層52をレーザ光線で熔融した
とき、融解物の広がり圧力を吸収する。
スト層を作り、金属層52の存在しない部分にの
み被膜層54が残るようにエツチング処理し、そ
の後レジスト層を除去する(第12図B)。この
場合、金属層52と被膜層54の境界部分に溝孔
55が生じるようにレジスト層を形成する。この
溝孔55は、金属層52をレーザ光線で熔融した
とき、融解物の広がり圧力を吸収する。
他の実施例としては、第13図に示すように、
先ず半導体シリコンの基板を用い、この基板56
の表面にレジスト層を形成してエツチング処理し
突部57を形成する(第13図A)。この突部5
7は、第2図の構成の例で説明すれば、空隙14
を埋めるために作られたもので、高さは金属層
3,6の厚さとほぼ同じか或は若干低く形成され
る。次に、基板56の表面に絶縁被膜層58を蒸
着形成し(第13図B)、更にその上に金属層5
9を蒸着する(第13図C)。次に、金属層59
の上に所定のパターンのレジスト層を作り、エツ
チング処理し、その後レジスト層を除去する(第
13図D)。この場合、突部57部分の被膜層6
0と金属層59との境界部分に第12図同様に溝
孔61が形成されることが望ましい。
先ず半導体シリコンの基板を用い、この基板56
の表面にレジスト層を形成してエツチング処理し
突部57を形成する(第13図A)。この突部5
7は、第2図の構成の例で説明すれば、空隙14
を埋めるために作られたもので、高さは金属層
3,6の厚さとほぼ同じか或は若干低く形成され
る。次に、基板56の表面に絶縁被膜層58を蒸
着形成し(第13図B)、更にその上に金属層5
9を蒸着する(第13図C)。次に、金属層59
の上に所定のパターンのレジスト層を作り、エツ
チング処理し、その後レジスト層を除去する(第
13図D)。この場合、突部57部分の被膜層6
0と金属層59との境界部分に第12図同様に溝
孔61が形成されることが望ましい。
基板に半導体装置を構成するのは従来の製造方
法を適用し得るのでその説明を省略する。
法を適用し得るのでその説明を省略する。
上述の製造工程は、多数の短絡電極用条線金属
層を備えた磁気抵抗効果素子の製造にも適用し得
ることは言うまでもない。
層を備えた磁気抵抗効果素子の製造にも適用し得
ることは言うまでもない。
また、上述の製造工程では全く基板側に金属層
を形成する場合について説明したが、半導体プレ
ートまたは蒸着半導体層の電極部に金属層を形成
する工程を付加することが出来る。即ち、半導体
プレートまたは蒸着半導体層の片面全体に金属層
を蒸着し、電極部分にレジスト層を形成してエツ
チング処理し、然る後レジスト層を除去して電極
部の上に金属層を重層形成する。この後この金属
層と基板上の金属層が所定の通り対接する如く、
半導体プレートまたは蒸着半導体層を基板の上に
乗せ、レーザ光線で熔融接着する。この工程を付
加すると、接着が両金属層の溶融混合によつて行
われるため、接着作業が容易になる。この工程を
付加するときは、第12図の第2の被膜層54の
厚みは、上述した2つの金属層の厚みの和より若
干薄く形成する。また、第13図の突部57の高
さも上述同様に形成する。
を形成する場合について説明したが、半導体プレ
ートまたは蒸着半導体層の電極部に金属層を形成
する工程を付加することが出来る。即ち、半導体
プレートまたは蒸着半導体層の片面全体に金属層
を蒸着し、電極部分にレジスト層を形成してエツ
チング処理し、然る後レジスト層を除去して電極
部の上に金属層を重層形成する。この後この金属
層と基板上の金属層が所定の通り対接する如く、
半導体プレートまたは蒸着半導体層を基板の上に
乗せ、レーザ光線で熔融接着する。この工程を付
加すると、接着が両金属層の溶融混合によつて行
われるため、接着作業が容易になる。この工程を
付加するときは、第12図の第2の被膜層54の
厚みは、上述した2つの金属層の厚みの和より若
干薄く形成する。また、第13図の突部57の高
さも上述同様に形成する。
叙上の如く、本発明は、基板の上に絶縁被膜層
を形成し、その上に電極となる金属層を形成する
から基板の材質が導電性であると否とに拘らず基
板として利用でき、また基板と半導体部材の接着
に接着剤を全く使用しないから、半導体装置が配
設された場所の周囲の雰囲気の温度が高くなつて
も、熱膨張係数の相違によつて半導体にピエゾ効
果は生ぜず、従つて誤差電圧が著しく小さくなる
から精密計測に多大の効果を生じる。
を形成し、その上に電極となる金属層を形成する
から基板の材質が導電性であると否とに拘らず基
板として利用でき、また基板と半導体部材の接着
に接着剤を全く使用しないから、半導体装置が配
設された場所の周囲の雰囲気の温度が高くなつて
も、熱膨張係数の相違によつて半導体にピエゾ効
果は生ぜず、従つて誤差電圧が著しく小さくなる
から精密計測に多大の効果を生じる。
また、磁電変換装置として構成した場合には、
全体の厚さも従来に比して薄くなるため、より狭
い磁路空隙中に挿着でき、磁気レラクタンスを小
さくして磁束の集中を高め、高い磁電変換効率を
得るので、磁気センサや磁気ヘツド等のような微
少出力を利用する装置に使用して効果大である。
全体の厚さも従来に比して薄くなるため、より狭
い磁路空隙中に挿着でき、磁気レラクタンスを小
さくして磁束の集中を高め、高い磁電変換効率を
得るので、磁気センサや磁気ヘツド等のような微
少出力を利用する装置に使用して効果大である。
更に、従来ウエハを接着剤で基板に固定した後
研磨すると、接着層の厚みが均一にならないため
半導体プレートの厚みが不均一になつて不平衡電
圧発生の要因となつていたが、本発明では金属層
は蒸着によつて均一な厚さとなるため、ウエハを
基板に接着した後形成した半導体プレートは全体
的に均一な厚さとなる。これはまた、大きなウエ
ハから多数の半導体プレートを得る場合でも、一
様に同じ厚さの半導体プレートを得ることが出来
るため、多量生産時の歩留りを向上する。
研磨すると、接着層の厚みが均一にならないため
半導体プレートの厚みが不均一になつて不平衡電
圧発生の要因となつていたが、本発明では金属層
は蒸着によつて均一な厚さとなるため、ウエハを
基板に接着した後形成した半導体プレートは全体
的に均一な厚さとなる。これはまた、大きなウエ
ハから多数の半導体プレートを得る場合でも、一
様に同じ厚さの半導体プレートを得ることが出来
るため、多量生産時の歩留りを向上する。
更にまた、半導体プレートに物理的歪が伴わな
いため、仮に不平衡電圧が発生しても回路で電気
的に容易に修正し得る特性となる。
いため、仮に不平衡電圧が発生しても回路で電気
的に容易に修正し得る特性となる。
なお、上述の実施例では磁電変換装置の例につ
いて説明したが、光電変換素子等他のバルク形半
導体装置に適用し得ることは言うまでもない。
いて説明したが、光電変換素子等他のバルク形半
導体装置に適用し得ることは言うまでもない。
第1図は本発明半導体装置の一例を示す平面
図、第2図は第1図の破線−に於ける断面
図、第3図乃至第5図は本発明装置の其れ其れ他
の実施例を示す断面図、第6図は本発明装置を磁
気抵抗効果装置として構成した場合の平面図、第
7図は第6図の破線―に於ける断面図、第8
図は半導体装置を構成した基板を使用した本発明
装置の断面図、第9図乃至第11図は本発明半導
体装置の製造工程の説明図、第12図および第1
3図は本発明に於ける基板部分の製造工程の説明
図である。 図中の1,19,26,50,56は基板、
2,20,33,51,58は絶縁被膜層、3,
4,5,6,21,22,23,40,41,4
2,43,44,45,52,59は金属層、
8,24,46は半導体プレート、14は空隙、
15,54は第2の絶縁被膜層、16,57は突
部、17は第2の基板、18は蒸着半導体層、4
9はレーザ装置、55,61は溝孔である。
図、第2図は第1図の破線−に於ける断面
図、第3図乃至第5図は本発明装置の其れ其れ他
の実施例を示す断面図、第6図は本発明装置を磁
気抵抗効果装置として構成した場合の平面図、第
7図は第6図の破線―に於ける断面図、第8
図は半導体装置を構成した基板を使用した本発明
装置の断面図、第9図乃至第11図は本発明半導
体装置の製造工程の説明図、第12図および第1
3図は本発明に於ける基板部分の製造工程の説明
図である。 図中の1,19,26,50,56は基板、
2,20,33,51,58は絶縁被膜層、3,
4,5,6,21,22,23,40,41,4
2,43,44,45,52,59は金属層、
8,24,46は半導体プレート、14は空隙、
15,54は第2の絶縁被膜層、16,57は突
部、17は第2の基板、18は蒸着半導体層、4
9はレーザ装置、55,61は溝孔である。
Claims (1)
- 【特許請求の範囲】 1 四辺形の表面を有する基板と、該基板の表面
に形成された絶縁被膜層と、前記基板の4つの角
部分の前記絶縁被膜層の上に形成した金属層と、
該金属層の上に入力電極部および出力電極部を載
置して前記金属層を熔融することにより前記基板
に接着固定した半導体部材と、から構成したこと
を特徴とする半導体装置。 2 前記基板はフエライトで構成したことを特徴
とする特許請求の範囲第1項記載の半導体装置。 3 前記半導体部材は、第2の基板上に半導体を
蒸着した部材であることを特徴とする特許請求の
範囲第1項または第2項記載の半導体装置。 4 四辺形の表面を有する基板と、該基板の表面
に形成された絶縁被膜層と、前記基板の前記絶縁
被膜層の上に形成した入力電極となる金属層と、
該金属層間に設けた短絡電極となる金属層と、こ
れら金属層の上に載置して前記金属層を熔融する
ことにより前記基板に接着固定した半導体部材と
から構成したことを特徴とする半導体装置。 5 N形領域およびP形領域を形成して半導体装
置を構成した半導体基板と、該基板の表面に前記
領域の電極取り出し部分を除いて形成した絶縁被
膜層と、前記電極取出部分を含んで前記被膜層の
上に形成した良導体金属の電極と、該電極を熔融
して前記基板に電極部を接着した半導体部材と、
から構成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12222879A JPS5646583A (en) | 1979-09-21 | 1979-09-21 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12222879A JPS5646583A (en) | 1979-09-21 | 1979-09-21 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5646583A JPS5646583A (en) | 1981-04-27 |
| JPH0230596B2 true JPH0230596B2 (ja) | 1990-07-06 |
Family
ID=14830733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12222879A Granted JPS5646583A (en) | 1979-09-21 | 1979-09-21 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5646583A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2569052B1 (fr) * | 1984-08-10 | 1987-05-22 | Thomson Csf | Procede d'interconnexion de circuits integres |
| JPS63152185A (ja) * | 1986-12-16 | 1988-06-24 | Sharp Corp | 感磁性半導体装置の製造方法 |
| US5316803A (en) * | 1992-12-10 | 1994-05-31 | International Business Machines Corporation | Method for forming electrical interconnections in laminated vias |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544364Y2 (ja) * | 1972-07-26 | 1980-10-17 | ||
| JPS5137424U (ja) * | 1974-09-09 | 1976-03-19 | ||
| CH645208A5 (de) * | 1978-10-31 | 1984-09-14 | Bbc Brown Boveri & Cie | Verfahren zur herstellung von elektrischen kontakten an halbleiterbauelementen. |
-
1979
- 1979-09-21 JP JP12222879A patent/JPS5646583A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5646583A (en) | 1981-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0547877B1 (en) | Semiconductor power module | |
| US4021767A (en) | Hall element and method of manufacturing same | |
| US4716124A (en) | Tape automated manufacture of power semiconductor devices | |
| KR101841767B1 (ko) | 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기 | |
| CN114284234B (zh) | 一种封装结构和用于封装结构的制作方法 | |
| NL8520325A (nl) | Magneto-elektrische transducent. | |
| US7193288B2 (en) | Magnetoelectric transducer and its manufacturing method | |
| JPS61500393A (ja) | 光・検出器アレイモジュール及びその製造方法 | |
| US4635092A (en) | Tape automated manufacture of power semiconductor devices | |
| US4530001A (en) | High voltage integrated semiconductor devices using a thermoplastic resin layer | |
| JPH0230596B2 (ja) | ||
| JPH1187799A (ja) | 磁気抵抗素子とその製造方法 | |
| JP3194822B2 (ja) | 複合基板材料の製造方法 | |
| JP2754534B2 (ja) | 半導体装置及びその製造方法 | |
| JP2610083B2 (ja) | 強磁性体磁気抵抗素子 | |
| KR100270947B1 (ko) | 박막 자기 헤드 및 그 제조 방법(Thin flim magnetic head) | |
| JPS6259910B2 (ja) | ||
| JPS62256472A (ja) | 密着型イメ−ジセンサ−の組み立て方法 | |
| JP2713744B2 (ja) | 磁電変換素子 | |
| JP2004186643A (ja) | 半導体装置およびその製造方法 | |
| JP7237666B2 (ja) | パッケージ及びパッケージの製造方法 | |
| JP2000101162A (ja) | 小型磁電変換素子とその製造方法 | |
| JP3736226B2 (ja) | Sawデバイス | |
| JPH11330586A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JPH0462475B2 (ja) |