JPH02306603A - ソレノイド駆動回路 - Google Patents
ソレノイド駆動回路Info
- Publication number
- JPH02306603A JPH02306603A JP12659389A JP12659389A JPH02306603A JP H02306603 A JPH02306603 A JP H02306603A JP 12659389 A JP12659389 A JP 12659389A JP 12659389 A JP12659389 A JP 12659389A JP H02306603 A JPH02306603 A JP H02306603A
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- voltage
- duty ratio
- power supply
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Vehicle Engines Or Engines For Specific Uses (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Regulating Braking Force (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野】
本発明は、パルス幅制御された電圧をソレノイドに印加
する方式のソレノイド駆動回路に関する。 １ 【従来の技術及び発明が解決しようとする課題〕
従来の技術として、特開昭５７−７１６号公報「ミシン
の駆動回路」、特開昭５９−４７７１４号公報「ミシン
駆動装置の電磁ソレノイド駆動回路」等に開示された技
術がある。 これらは、ソレノイドの吸引時には、ソレノイド用電源
電圧をそのまま印加し、保持時には、所定のデユーティ
−比のパルス信号により印加実効電圧を下げて保持する
技術である。 ソレノイド等の電源は、その電源容量が大きい関係から
、単にトランスの２次側電圧を整流し、平滑化したもの
を使用しているのが一般的である。 その結果、ソレノイド用電源電圧は、 ■）１次側の交流電圧が変動した場合 ２）同じトランスから電流を供給している例えばモータ
等の負荷変動があった場合等に変動する。 電源電圧の変動に対処する方法について、ソレノイドの
印加電圧Ｖｂとソレノイドの吸引力Ｆを示す第８図を参
照しながら説明する。 同図に示すように、ソレノイド吸引力の最小値Ｆｍ１ｎ
は、変動するソレノイド用電源の最小電圧Ｖｂｍｉｎ時
に、作動機構の操作力よりも大きくなるように設計され
ている。 従って、同図における斜線で示す部分は、無用なソレノ
イド吸引力であり、電源回路に大型なものが要求される
と共にソレノイド用電源電圧が高くなるにつれソレノイ
ド吸引時のソレノイド自体および被作動部材の作動音が
大きくなるといった問題あった。
−【課題を解決するための手段及び発明の作用】本
発明は、ソレノイド用電源電圧のレベルを検出するソレ
ノイド用電源電圧検出手段と、この信号をデジタル信号
に変換するアナログ−デジタル変換手段と、一定の周期
のパルス信号を発生するパルス幅制御手段と、該パルス
信号により０Ｎ−ＯＦＦ制御されソレノイドを駆動する
スイッチング素子と、ソレノイド吸引時にソレノイドに
かかる印加実効電圧が一定の高電圧Ｖａとなるように前
記デジタル信号に基づいて前記パルス信号のデユーティ
−比を演算する第１の演算手段と、ソレノイド保持時に
ソレノイドにがかる印加実効電圧が一定の低電圧Ｖｈと
なるように前記デジタル信号に基づいて前記パルス信号
のデユーティ−比を演算する第２の演算手段と、ソレノ
イドの動作指令後、第１の演算手段で求めたデユーティ
−比でソレノイドを駆動し、所定時間後に第２の演算手
段で求めたデユーティ−比でソレノイドを駆動する制御
手段を備えているソレノイド駆動回路を提供するもので
、本発明によれば、 第１にソレノイド用電源電圧が変動しても、ソレノイド
の吸引時には一定の高電圧が、保持時には一定の低電圧
が印加されるので、はぼ一定の吸引力および保持力が得
られるという作用がある。 第２に、従来のように無用なソレノイド吸引力を発生ス
ることがないので、ソレノイド用電源電圧が高くなるに
つれソレノイド吸引時のソレノイド自体および被作動部
材の作動音が大きくなったり、電源回路に大型のものが
要求されるといった問題を解消できるという作用がある
。 【実施例】 以下、本発明を実施例により説明する。 Ｏソレノイド駆動回路の構成 まず、第１図を参照しながらソレノイド駆動回路の構成
について説明する。 同図において、本発明に無関係な部分の図示は省略しで
ある。 第１図において、ソレノイド用電源電圧Ｖｂ（以後電圧
Ｖｂ）は、電源回路（図示せず）を構成しているトラン
スの１次側の交流電圧が変−動した場合や同じトランス
から電流を供給しているモータ（図示せず）等の負荷変
動があった場合等にＶｂｍｉｎ〜Ｖ ｍａｘの範囲で変
動する。 電源Ｖｃｃは、回路制御用電源である。 抵抗ＲＬＲ２は、電圧Ｖｂの分圧抵抗で、これらの結接
点の分圧を８ビツトのアナログ−デジタル変換手段Ａ／
Ｄ （以後Ａ／Ｄ変換手段）に出力するようになってお
り、ソレノイド用電源電圧検出手段Ｖｓｅｎを構成して
いる。 このアナログ量の出力電圧は、Ａ／Ｄ変換手段でデジタ
ル信号に変換される。 パルス幅制御手段ＰＷＭは、一定の周期Ｔのパルス信号
を発生し、Ｈ１１出力期間のパルス幅を１周期の１／２
５５単位で制御可能な手段である。 即ち、０〜２５５の数値ＰＷＭｎにより、ソレノイド動
作時のパルス幅Ｔｎを設定できる。 入出力ボートＩ１０は、ソレノイドの作動指令により、
ＩＩ Ｌ ）ｌレベルとなりソレノイド作動指令信号５
ＱＬｏｎを出力するもので、その出力線はインバータＩ
ＮＶＩを介してアンド・ゲー１−ＡＮＤの一方の入力端
子に接続されている。 リード・オンリー・メモリＲＯＭには、ソレノイド制御
プログラムやその他側辺回路を動作させるためのプログ
ラムが記憶されている。 ランダム・アクセス・メモリＲＡＭは、プログラム実行
時のデータ処理等に使用される。 パルス幅制御手段ＰＷＭの出力線は、アンド・ゲ−）Ａ
ＮＤの他方の入力端子に接続されている。 これら、ＲＯＭ、ＲＡＭ、ＰＷＭおよびＡ／Ｄ変換手段
は、バスＢＬＩを介してマイクロプロセッサＣＰＵＩに
接続されている。 マスクのマイクロプロセッサＣＰＵ２は、ＣＰＵ１に対
してソレノイドの動作等を指令するもので、バスＢＬ２
を介してＣＰＵ１に接続されている。 以下、ソレノイドＳＱＬのドライバについて説明する。 パワーＭＯ３ＦＥＴ（以後素子Ｑｌ）は、ソレノイドＳ
ＱＬをスイッチング制御する素子で、素子Ｑ１保護用の
ダイオードＤ２が内蔵されている。 素子Ｑ１のゲートには、抵抗Ｒ４を介してアンド・ゲー
）ＡＮＤＩが接続されている。 抵抗Ｒ４は、アンド・ゲート出力トランジスタ保護用抵
抗である。 ソレノイドＳＱＬは、電源Ｖｂと素子Ｑ１のドレイン間
に接続され、ソレノイドＳＱＬと並列にフリーホイルダ
イオードＤＩが接続されている。 ダイオードＤ１には、逆回復時間の短い高周波用ダイオ
ードを使用している。 電源に対してソレノイドＳＱＬと並列に接続されたコン
デンサＣ２は、ソレノイドのＯＮ、ＯＦＦ時に電源電圧
Ｖｂの電圧変動を軽減するためのものである。 インバータＩＮＶＩの入力線側に接続され、電源Ｖｃｃ
にプルアップされた抵抗Ｒ３は、電源投入時にインバー
タＩＮＶＩの入力レベルをＩＩ ＨＩ＋ｌレベルして、
ソレノイドが誤動作するのを防止するための抵抗である
。 ＯＰＷＭ制御による印加実効電圧の制御法に、ＰＷＭ制
御によるソレノイドへの印加実効電圧としての一定の高
電圧Ｖａおよび一定の低電圧Ｖｈの制御について説明す
る。 ソレノイド用電源電圧検出手段Ｖ ｓｅｎの出力電圧が
８ビツトのＡ／Ｄ変換手段でデジタル値に変換され、そ
のデジタル値ＡＤｘは、 ＡＤｘ−ＫＶｂ・・・・・・・・・・・・・・・・・・
・・（１）但し、Ｋ＝２５５／ＶｃｃＸＲ１／（Ｒ１＋
Ｒ２）となる。 １）まず、ソレノイドに前記した一定の印加実効電圧Ｖ
ａ、Ｖｈを印加するには、パルス幅制御手段ＰＷＭに出
力する定数のデジタル値ＡＤａ、ＡＤｈをデータとして
メモリに記憶させておく。 これらのデジタル値は、予め以下に示す各式により決定
される。 ＡＤａ＝ＫＶａ・・・・・・・・・・・・・・・・・・
・・（２）ＡＤｈ−ＫＶｈ・・・・・・・・・・・・・
・・・・・・・（３）２）次に、ソレノイドに一定の印
加実効電圧Ｖａ。 Ｖｈを印加させるためのＰＷＭ値ＰＷＭａ、ＰＷＭｈの
計算式を求める。 第３図から、印加実効電圧Ｖａは、 Ｖａ−ＶｂｘＰＷＭａ／２５５”・、”（４）（４）式
から、 ＰＷＭａ−２５５Ｖａ／Ｖｂ””（５）（１）式から、 Ｖｂ−ＡＤｘ／Ｋ・・・・・・・・・・・・・・・・・
・（６）（２）式から、 Ｖ ａ ＝ Ａ Ｄ ａ ／ Ｋ・・・・・・・・・・
・・・・・・・・（７）（５）式に（６）式（７）式を
代入すると、ＰＷＭａ−２５５ＡＤａ／ＡＤｘ・・・（
８）同様にしてＰＷＭｈを求めると、 ＰＷＭｈ−２５５ＡＤｈ／ＡＤｘ・・・（９）となる。 電圧Ｖａ、Ｖｈと電圧Ｖｂとの関係については、電圧Ｖ
ａが電圧Ｖｈよりも高いことは勿論であるが、電圧Ｖａ
を電圧Ｖｂの変動幅の最小値Ｖｂｍｉｎに対して、Ｖ
ａ （Ｖ ｂｍｉｎとなるように設定すれば、電圧Ｖｂ
が変動しても、常に一定の高電圧Ｖａ。 一定の低電圧Ｖｈでソレノイドを制御することができる
。 ○ソレノイドの動作タイミング 次に、第７図のタイミング・チャートを参照しながらソ
レノイド動作のタイミングについて説明する。 同図において、５ＱＬｏｎは、ソレソイド動作指令信号
、ＳＯＬｐｗｍはソレノイド作動時の素子Ｑｌへの入力
信号である。 Ｔはパルス幅制御手段ＰＷＭの繰り返し周期である。 Ｔａはソレノイド吸引時のＩＩ ）ｉ ＩＴ出力期間、
Ｔｈはソレノイド保持時の“Ｈ″出力期間、Ｔｔはソレ
ノイドが作動機構（図示せず）の吸引に要する時間を上
回る所定時間である。 ＣＨＥＣＫ ＴＩＭＭＩＩＧは、ソレノイドＳＱＬの電
源電圧■ｂを測定し、Ａ／Ｄ変換して、一定の高電圧Ｖ
ａまたは一定の低電圧Ｖｈの″′Ｈ″出力期出力期間Ｔ
ａ全Ｔｈするタイミングで、時間間隔Ｔｃ毎に行ってい
る。 従って、電圧Ｖｂが変動しても゛°Ｈ″出力期間Ｔａま
たはＴｈは、Ｔｃ時間毎に一定の高電圧Ｖａまたは一定
の低電圧Ｖｈとなるように常に補正されている。 ＳＱＬ ｉはソレノイドＳＱＬを流れる電流である。 電流５ｏＬｉは前記した周期Ｔで変動するので、この周
期の電磁音が発生する。 従って、本実施例では周期Ｔが５０μ以下（不可聴音の
２０ＫＨｚ以上）になるようにしている。 Ｏ全体の制御動作の概要 まず、第２図を参照しながらシステムに電源が投入され
た時点からのソレノイドを含む全体の制御動作の概要に
ついて説明する。 同図において、（Ａｎ）（ｎ＝Ｌ２．３・−）は、各処
理ルーチンを示す。 （ＡＩ）マイクロプロセッサＣＰＵＩに内蔵されている
ＲＡＭのチェック／初期値設定、Ｉｌｏの入出力の設定
、システムタイマの設定等を行う。 （Ａ２）マイクロプロセッサＣＰＵＩに接続されている
周辺回路の論理レベル等の初期設定を行う。 （Ａ３）マスクのマイクロプロセッサＣＰＵ２から制御
コマンドが送られている場合は、（Ａ８）へ進む。 （Ａ４）以下の（Ａ５）〜（Ａ７）の各ルーチンでの処
理タイミング、例えばＬＥＤの点滅の時間間隔等のタイ
ミング等をとるためシステムタイマにより５ｍｓの時間
でカウントし、カウントが終了したかを判別する。 （Ａ５）Ａ／Ｄ変換手段の読み取り１、再実行等を行う
。 詳細については後記する。 （Ａ６） （Ａ５）で読み取ったＡＤ値に基づいてＰ
ＷＭに設定する値を計算し、ソレノイドのＰＷＭ制御を
する。 詳細については後記する。 （Ａ７）Ａ／Ｄ変換手段、ソレノイド以外の周辺回路の
制御を行う。 詳細については省略する。 （Ａ８） （Ａ３）でマスタＣＰＵから制御コマンド
該送られて来た場合の処理を行う。（Ａ９） （Ａ８
）から呼び出される処理ルーチンの一つで、ソレノイド
の０Ｎ１ＯＦＦ制御を行う。 詳細については後記する。 （ＡＩＯ）同じ＜ （Ａ８）から呼び出される処理ルー
チンの一つで、ソレノイド以外の周辺回路のコマンド処
理を行う。これらの処理ルーチンの詳細については省略
する。 ＯＡ／Ｄ変換手段関係の制御 次に、第３図を参照しながらＡ／Ｄ変換手段関係の制御
について説明する。 同図において、（Ｂ ｎ） （ｎ−１２，３−・）は制
御の各ルーチンを示す。 （Ｂ１）変換を開始した前回のＡ／Ｄ変換が終了してい
なければ、以下の処理を行わず終了する。 （Ｂ２）変換されたＡＤ値を読み取る。 （Ｂ３）読み取ったＡＤ値をＲＡＭに保存する。 この値は後記するＰＷＭ制御の（Ｃ３） 、（Ｃ７）の
処理およびソレノイドの動作コマンド処理の（Ｂ４）の
処理で使用される。 ＡＤ値をＲＡＭに保存するのは、これら（Ｃ３）、（Ｃ
７） 、（Ｂ４）の各処理でＡＤ値を使用する時にＡ／
Ｄ変換中の可能性があるからである。 （Ｂ４）Ａ／Ｄ変換が終了したことを知らせるためのＡ
／Ｄ変換終了フラグをクリアする。 このフラグは、Ａ／Ｄ変換が終了するとハードウェアに
よって自動的にセットされるものである。従って、この
フラグを見ることにより、Ａ／Ｄ変換中か終了したかが
分かる。 （Ｂ５）次回の処理の時に（Ｂ３）でＡＤ値を読み込む
ためにＡ／Ｄ変換を開始し、処理を終了する。 ○ソレノイドのＰＷＭ制御 次に、第４図を参照しながらソレノイドのＰＷＭ制御に
ついて説明する。 同図において、（Ｃｎ） （ｎ−１，２，３・・−）は
制御の各ルーチンを示す。 （Ｃ１）ソレノイドが動作中であるかを判別する。 ソレノイドが非動作状態（ＯＦＦ）の場合には、以下の
何の処理も行わずに終了する。 （Ｃ２）現在、ソレノイドが保持中であるかを判別する
。保持中の場合、（Ｃ６）の処理ルーチンに進む。 保持中の判別は、（Ｃ５）で更新された吸引中カウンタ
の値が０になっているかで判別する。 （Ｃ３）前記した（Ｂ４）で保存したＡ−Ｄ値から印加
実効電圧が一定の高電圧Ｖａ（約２８Ｖ）となるように
ＰＷＭのパルス幅を計算する。 （Ｃ４） （Ｃ３）の計算値によってＰＷＭ制御手段
のＰＷＭ設定値を更新する。 （Ｃ５）吸引中カウンタの値をダウンカウントにより更
新し処理を終了する。 （Ｃ６）前記した（Ｂ４）で保存したＡＤ値から印加実
効電圧が一定の低電圧Ｖａ（約１２Ｖ）となるようにＰ
ＷＭのパルス幅を計算する。 （Ｃ７） （Ｃ６）の計算値によってＰＷＭ制御手段
のＰＷＭ設定値を更新し、処理を終了する。 ○ソレノイド制御のコマンド処理 次に、第５図を参照しながらソレノイド制御のコマンド
処理について説明する。同図において、（Ｄｎ）（ｎ＝
Ｌ２．３・・・）は制御の各ルーチンを示す。 （Ｄｉ）マスクＣＰＵ（ＣＰＵ２）からのコマンドがソ
レノイドの作動コマンドＯＮか、停止コマンドＯＦＦか
を判別し、作動コマンドの場合は（Ｂ２）〜（Ｂ７）の
処理を行い、停止コマンドの場合は（Ｂ８） 、（Ｂ９
）の処理を行う。 （Ｂ２）既にソレノイドが作動中ならば以後の処理を行
わずに終了する。 作動中であるかの判別は、以前ソレノイド作動コマンド
が実行されたときに次の（Ｂ３）で作動フラグがセット
されるので、これを調べる。 （Ｂ３）ソレノイドが作動中であることを示すフラグを
セットする。 このフラグのセットにより、コマンドの多重実行や第５
図のルーチンが無駄に実行されることが防止できる。 （Ｂ４）前記した（Ｂ４）で保存したＡＤ値から印加実
効電圧が一定の高電圧Ｖａ（約２８Ｖ）となるようにＰ
ＷＭのパルス幅を計算する。 （Ｂ５） （Ｂ４）の計算値によってＰＷＭ制御手段
のＰＷＭ設定値を更新し、処理を終了する。 （Ｂ６）ソレノイド出力ポートをＩＩ Ｌ Ｉ＋レベル
にすると共にＰＷＭの出力をソレノイドに加える。 これによって、ソレノイドは動作状態ＯＮとなる。 （Ｂ７）一定の高電圧から一定の低電圧へ切り換える時
間（約１００〜２００ｍ５）をカーウンタに設定し、処
理を終了する。 （Ｂ８）ソレノイド作ル中７ラグをクリアする。 （Ｂ９）ソレノイド出力ポートを” Ｈ”レベルにし、
ソレノイドをＯＦＦさせる。 【発明の効果】 以上のように本発明は、第１にソレノイド用電源電圧が
変動しても、吸引時には一定の高電圧が、保持時には一
定の低電圧が印加されるので、はぼ一定の吸引トルクお
よび保持トルクが得られるという効果がある。 第２に、従来のように無用なソレノイド吸引力を発生す
ることがないので、ソレノイド用電源電圧が高くなるに
つれソレノイド吸引時のソレノイド自体および被作動部
材の作動音が大きくなったり、電源回路に大型のものが
要求されるといった問題を解消できるという効果がある
。
する方式のソレノイド駆動回路に関する。 １ 【従来の技術及び発明が解決しようとする課題〕
従来の技術として、特開昭５７−７１６号公報「ミシン
の駆動回路」、特開昭５９−４７７１４号公報「ミシン
駆動装置の電磁ソレノイド駆動回路」等に開示された技
術がある。 これらは、ソレノイドの吸引時には、ソレノイド用電源
電圧をそのまま印加し、保持時には、所定のデユーティ
−比のパルス信号により印加実効電圧を下げて保持する
技術である。 ソレノイド等の電源は、その電源容量が大きい関係から
、単にトランスの２次側電圧を整流し、平滑化したもの
を使用しているのが一般的である。 その結果、ソレノイド用電源電圧は、 ■）１次側の交流電圧が変動した場合 ２）同じトランスから電流を供給している例えばモータ
等の負荷変動があった場合等に変動する。 電源電圧の変動に対処する方法について、ソレノイドの
印加電圧Ｖｂとソレノイドの吸引力Ｆを示す第８図を参
照しながら説明する。 同図に示すように、ソレノイド吸引力の最小値Ｆｍ１ｎ
は、変動するソレノイド用電源の最小電圧Ｖｂｍｉｎ時
に、作動機構の操作力よりも大きくなるように設計され
ている。 従って、同図における斜線で示す部分は、無用なソレノ
イド吸引力であり、電源回路に大型なものが要求される
と共にソレノイド用電源電圧が高くなるにつれソレノイ
ド吸引時のソレノイド自体および被作動部材の作動音が
大きくなるといった問題あった。
−【課題を解決するための手段及び発明の作用】本
発明は、ソレノイド用電源電圧のレベルを検出するソレ
ノイド用電源電圧検出手段と、この信号をデジタル信号
に変換するアナログ−デジタル変換手段と、一定の周期
のパルス信号を発生するパルス幅制御手段と、該パルス
信号により０Ｎ−ＯＦＦ制御されソレノイドを駆動する
スイッチング素子と、ソレノイド吸引時にソレノイドに
かかる印加実効電圧が一定の高電圧Ｖａとなるように前
記デジタル信号に基づいて前記パルス信号のデユーティ
−比を演算する第１の演算手段と、ソレノイド保持時に
ソレノイドにがかる印加実効電圧が一定の低電圧Ｖｈと
なるように前記デジタル信号に基づいて前記パルス信号
のデユーティ−比を演算する第２の演算手段と、ソレノ
イドの動作指令後、第１の演算手段で求めたデユーティ
−比でソレノイドを駆動し、所定時間後に第２の演算手
段で求めたデユーティ−比でソレノイドを駆動する制御
手段を備えているソレノイド駆動回路を提供するもので
、本発明によれば、 第１にソレノイド用電源電圧が変動しても、ソレノイド
の吸引時には一定の高電圧が、保持時には一定の低電圧
が印加されるので、はぼ一定の吸引力および保持力が得
られるという作用がある。 第２に、従来のように無用なソレノイド吸引力を発生ス
ることがないので、ソレノイド用電源電圧が高くなるに
つれソレノイド吸引時のソレノイド自体および被作動部
材の作動音が大きくなったり、電源回路に大型のものが
要求されるといった問題を解消できるという作用がある
。 【実施例】 以下、本発明を実施例により説明する。 Ｏソレノイド駆動回路の構成 まず、第１図を参照しながらソレノイド駆動回路の構成
について説明する。 同図において、本発明に無関係な部分の図示は省略しで
ある。 第１図において、ソレノイド用電源電圧Ｖｂ（以後電圧
Ｖｂ）は、電源回路（図示せず）を構成しているトラン
スの１次側の交流電圧が変−動した場合や同じトランス
から電流を供給しているモータ（図示せず）等の負荷変
動があった場合等にＶｂｍｉｎ〜Ｖ ｍａｘの範囲で変
動する。 電源Ｖｃｃは、回路制御用電源である。 抵抗ＲＬＲ２は、電圧Ｖｂの分圧抵抗で、これらの結接
点の分圧を８ビツトのアナログ−デジタル変換手段Ａ／
Ｄ （以後Ａ／Ｄ変換手段）に出力するようになってお
り、ソレノイド用電源電圧検出手段Ｖｓｅｎを構成して
いる。 このアナログ量の出力電圧は、Ａ／Ｄ変換手段でデジタ
ル信号に変換される。 パルス幅制御手段ＰＷＭは、一定の周期Ｔのパルス信号
を発生し、Ｈ１１出力期間のパルス幅を１周期の１／２
５５単位で制御可能な手段である。 即ち、０〜２５５の数値ＰＷＭｎにより、ソレノイド動
作時のパルス幅Ｔｎを設定できる。 入出力ボートＩ１０は、ソレノイドの作動指令により、
ＩＩ Ｌ ）ｌレベルとなりソレノイド作動指令信号５
ＱＬｏｎを出力するもので、その出力線はインバータＩ
ＮＶＩを介してアンド・ゲー１−ＡＮＤの一方の入力端
子に接続されている。 リード・オンリー・メモリＲＯＭには、ソレノイド制御
プログラムやその他側辺回路を動作させるためのプログ
ラムが記憶されている。 ランダム・アクセス・メモリＲＡＭは、プログラム実行
時のデータ処理等に使用される。 パルス幅制御手段ＰＷＭの出力線は、アンド・ゲ−）Ａ
ＮＤの他方の入力端子に接続されている。 これら、ＲＯＭ、ＲＡＭ、ＰＷＭおよびＡ／Ｄ変換手段
は、バスＢＬＩを介してマイクロプロセッサＣＰＵＩに
接続されている。 マスクのマイクロプロセッサＣＰＵ２は、ＣＰＵ１に対
してソレノイドの動作等を指令するもので、バスＢＬ２
を介してＣＰＵ１に接続されている。 以下、ソレノイドＳＱＬのドライバについて説明する。 パワーＭＯ３ＦＥＴ（以後素子Ｑｌ）は、ソレノイドＳ
ＱＬをスイッチング制御する素子で、素子Ｑ１保護用の
ダイオードＤ２が内蔵されている。 素子Ｑ１のゲートには、抵抗Ｒ４を介してアンド・ゲー
）ＡＮＤＩが接続されている。 抵抗Ｒ４は、アンド・ゲート出力トランジスタ保護用抵
抗である。 ソレノイドＳＱＬは、電源Ｖｂと素子Ｑ１のドレイン間
に接続され、ソレノイドＳＱＬと並列にフリーホイルダ
イオードＤＩが接続されている。 ダイオードＤ１には、逆回復時間の短い高周波用ダイオ
ードを使用している。 電源に対してソレノイドＳＱＬと並列に接続されたコン
デンサＣ２は、ソレノイドのＯＮ、ＯＦＦ時に電源電圧
Ｖｂの電圧変動を軽減するためのものである。 インバータＩＮＶＩの入力線側に接続され、電源Ｖｃｃ
にプルアップされた抵抗Ｒ３は、電源投入時にインバー
タＩＮＶＩの入力レベルをＩＩ ＨＩ＋ｌレベルして、
ソレノイドが誤動作するのを防止するための抵抗である
。 ＯＰＷＭ制御による印加実効電圧の制御法に、ＰＷＭ制
御によるソレノイドへの印加実効電圧としての一定の高
電圧Ｖａおよび一定の低電圧Ｖｈの制御について説明す
る。 ソレノイド用電源電圧検出手段Ｖ ｓｅｎの出力電圧が
８ビツトのＡ／Ｄ変換手段でデジタル値に変換され、そ
のデジタル値ＡＤｘは、 ＡＤｘ−ＫＶｂ・・・・・・・・・・・・・・・・・・
・・（１）但し、Ｋ＝２５５／ＶｃｃＸＲ１／（Ｒ１＋
Ｒ２）となる。 １）まず、ソレノイドに前記した一定の印加実効電圧Ｖ
ａ、Ｖｈを印加するには、パルス幅制御手段ＰＷＭに出
力する定数のデジタル値ＡＤａ、ＡＤｈをデータとして
メモリに記憶させておく。 これらのデジタル値は、予め以下に示す各式により決定
される。 ＡＤａ＝ＫＶａ・・・・・・・・・・・・・・・・・・
・・（２）ＡＤｈ−ＫＶｈ・・・・・・・・・・・・・
・・・・・・・（３）２）次に、ソレノイドに一定の印
加実効電圧Ｖａ。 Ｖｈを印加させるためのＰＷＭ値ＰＷＭａ、ＰＷＭｈの
計算式を求める。 第３図から、印加実効電圧Ｖａは、 Ｖａ−ＶｂｘＰＷＭａ／２５５”・、”（４）（４）式
から、 ＰＷＭａ−２５５Ｖａ／Ｖｂ””（５）（１）式から、 Ｖｂ−ＡＤｘ／Ｋ・・・・・・・・・・・・・・・・・
・（６）（２）式から、 Ｖ ａ ＝ Ａ Ｄ ａ ／ Ｋ・・・・・・・・・・
・・・・・・・・（７）（５）式に（６）式（７）式を
代入すると、ＰＷＭａ−２５５ＡＤａ／ＡＤｘ・・・（
８）同様にしてＰＷＭｈを求めると、 ＰＷＭｈ−２５５ＡＤｈ／ＡＤｘ・・・（９）となる。 電圧Ｖａ、Ｖｈと電圧Ｖｂとの関係については、電圧Ｖ
ａが電圧Ｖｈよりも高いことは勿論であるが、電圧Ｖａ
を電圧Ｖｂの変動幅の最小値Ｖｂｍｉｎに対して、Ｖ
ａ （Ｖ ｂｍｉｎとなるように設定すれば、電圧Ｖｂ
が変動しても、常に一定の高電圧Ｖａ。 一定の低電圧Ｖｈでソレノイドを制御することができる
。 ○ソレノイドの動作タイミング 次に、第７図のタイミング・チャートを参照しながらソ
レノイド動作のタイミングについて説明する。 同図において、５ＱＬｏｎは、ソレソイド動作指令信号
、ＳＯＬｐｗｍはソレノイド作動時の素子Ｑｌへの入力
信号である。 Ｔはパルス幅制御手段ＰＷＭの繰り返し周期である。 Ｔａはソレノイド吸引時のＩＩ ）ｉ ＩＴ出力期間、
Ｔｈはソレノイド保持時の“Ｈ″出力期間、Ｔｔはソレ
ノイドが作動機構（図示せず）の吸引に要する時間を上
回る所定時間である。 ＣＨＥＣＫ ＴＩＭＭＩＩＧは、ソレノイドＳＱＬの電
源電圧■ｂを測定し、Ａ／Ｄ変換して、一定の高電圧Ｖ
ａまたは一定の低電圧Ｖｈの″′Ｈ″出力期出力期間Ｔ
ａ全Ｔｈするタイミングで、時間間隔Ｔｃ毎に行ってい
る。 従って、電圧Ｖｂが変動しても゛°Ｈ″出力期間Ｔａま
たはＴｈは、Ｔｃ時間毎に一定の高電圧Ｖａまたは一定
の低電圧Ｖｈとなるように常に補正されている。 ＳＱＬ ｉはソレノイドＳＱＬを流れる電流である。 電流５ｏＬｉは前記した周期Ｔで変動するので、この周
期の電磁音が発生する。 従って、本実施例では周期Ｔが５０μ以下（不可聴音の
２０ＫＨｚ以上）になるようにしている。 Ｏ全体の制御動作の概要 まず、第２図を参照しながらシステムに電源が投入され
た時点からのソレノイドを含む全体の制御動作の概要に
ついて説明する。 同図において、（Ａｎ）（ｎ＝Ｌ２．３・−）は、各処
理ルーチンを示す。 （ＡＩ）マイクロプロセッサＣＰＵＩに内蔵されている
ＲＡＭのチェック／初期値設定、Ｉｌｏの入出力の設定
、システムタイマの設定等を行う。 （Ａ２）マイクロプロセッサＣＰＵＩに接続されている
周辺回路の論理レベル等の初期設定を行う。 （Ａ３）マスクのマイクロプロセッサＣＰＵ２から制御
コマンドが送られている場合は、（Ａ８）へ進む。 （Ａ４）以下の（Ａ５）〜（Ａ７）の各ルーチンでの処
理タイミング、例えばＬＥＤの点滅の時間間隔等のタイ
ミング等をとるためシステムタイマにより５ｍｓの時間
でカウントし、カウントが終了したかを判別する。 （Ａ５）Ａ／Ｄ変換手段の読み取り１、再実行等を行う
。 詳細については後記する。 （Ａ６） （Ａ５）で読み取ったＡＤ値に基づいてＰ
ＷＭに設定する値を計算し、ソレノイドのＰＷＭ制御を
する。 詳細については後記する。 （Ａ７）Ａ／Ｄ変換手段、ソレノイド以外の周辺回路の
制御を行う。 詳細については省略する。 （Ａ８） （Ａ３）でマスタＣＰＵから制御コマンド
該送られて来た場合の処理を行う。（Ａ９） （Ａ８
）から呼び出される処理ルーチンの一つで、ソレノイド
の０Ｎ１ＯＦＦ制御を行う。 詳細については後記する。 （ＡＩＯ）同じ＜ （Ａ８）から呼び出される処理ルー
チンの一つで、ソレノイド以外の周辺回路のコマンド処
理を行う。これらの処理ルーチンの詳細については省略
する。 ＯＡ／Ｄ変換手段関係の制御 次に、第３図を参照しながらＡ／Ｄ変換手段関係の制御
について説明する。 同図において、（Ｂ ｎ） （ｎ−１２，３−・）は制
御の各ルーチンを示す。 （Ｂ１）変換を開始した前回のＡ／Ｄ変換が終了してい
なければ、以下の処理を行わず終了する。 （Ｂ２）変換されたＡＤ値を読み取る。 （Ｂ３）読み取ったＡＤ値をＲＡＭに保存する。 この値は後記するＰＷＭ制御の（Ｃ３） 、（Ｃ７）の
処理およびソレノイドの動作コマンド処理の（Ｂ４）の
処理で使用される。 ＡＤ値をＲＡＭに保存するのは、これら（Ｃ３）、（Ｃ
７） 、（Ｂ４）の各処理でＡＤ値を使用する時にＡ／
Ｄ変換中の可能性があるからである。 （Ｂ４）Ａ／Ｄ変換が終了したことを知らせるためのＡ
／Ｄ変換終了フラグをクリアする。 このフラグは、Ａ／Ｄ変換が終了するとハードウェアに
よって自動的にセットされるものである。従って、この
フラグを見ることにより、Ａ／Ｄ変換中か終了したかが
分かる。 （Ｂ５）次回の処理の時に（Ｂ３）でＡＤ値を読み込む
ためにＡ／Ｄ変換を開始し、処理を終了する。 ○ソレノイドのＰＷＭ制御 次に、第４図を参照しながらソレノイドのＰＷＭ制御に
ついて説明する。 同図において、（Ｃｎ） （ｎ−１，２，３・・−）は
制御の各ルーチンを示す。 （Ｃ１）ソレノイドが動作中であるかを判別する。 ソレノイドが非動作状態（ＯＦＦ）の場合には、以下の
何の処理も行わずに終了する。 （Ｃ２）現在、ソレノイドが保持中であるかを判別する
。保持中の場合、（Ｃ６）の処理ルーチンに進む。 保持中の判別は、（Ｃ５）で更新された吸引中カウンタ
の値が０になっているかで判別する。 （Ｃ３）前記した（Ｂ４）で保存したＡ−Ｄ値から印加
実効電圧が一定の高電圧Ｖａ（約２８Ｖ）となるように
ＰＷＭのパルス幅を計算する。 （Ｃ４） （Ｃ３）の計算値によってＰＷＭ制御手段
のＰＷＭ設定値を更新する。 （Ｃ５）吸引中カウンタの値をダウンカウントにより更
新し処理を終了する。 （Ｃ６）前記した（Ｂ４）で保存したＡＤ値から印加実
効電圧が一定の低電圧Ｖａ（約１２Ｖ）となるようにＰ
ＷＭのパルス幅を計算する。 （Ｃ７） （Ｃ６）の計算値によってＰＷＭ制御手段
のＰＷＭ設定値を更新し、処理を終了する。 ○ソレノイド制御のコマンド処理 次に、第５図を参照しながらソレノイド制御のコマンド
処理について説明する。同図において、（Ｄｎ）（ｎ＝
Ｌ２．３・・・）は制御の各ルーチンを示す。 （Ｄｉ）マスクＣＰＵ（ＣＰＵ２）からのコマンドがソ
レノイドの作動コマンドＯＮか、停止コマンドＯＦＦか
を判別し、作動コマンドの場合は（Ｂ２）〜（Ｂ７）の
処理を行い、停止コマンドの場合は（Ｂ８） 、（Ｂ９
）の処理を行う。 （Ｂ２）既にソレノイドが作動中ならば以後の処理を行
わずに終了する。 作動中であるかの判別は、以前ソレノイド作動コマンド
が実行されたときに次の（Ｂ３）で作動フラグがセット
されるので、これを調べる。 （Ｂ３）ソレノイドが作動中であることを示すフラグを
セットする。 このフラグのセットにより、コマンドの多重実行や第５
図のルーチンが無駄に実行されることが防止できる。 （Ｂ４）前記した（Ｂ４）で保存したＡＤ値から印加実
効電圧が一定の高電圧Ｖａ（約２８Ｖ）となるようにＰ
ＷＭのパルス幅を計算する。 （Ｂ５） （Ｂ４）の計算値によってＰＷＭ制御手段
のＰＷＭ設定値を更新し、処理を終了する。 （Ｂ６）ソレノイド出力ポートをＩＩ Ｌ Ｉ＋レベル
にすると共にＰＷＭの出力をソレノイドに加える。 これによって、ソレノイドは動作状態ＯＮとなる。 （Ｂ７）一定の高電圧から一定の低電圧へ切り換える時
間（約１００〜２００ｍ５）をカーウンタに設定し、処
理を終了する。 （Ｂ８）ソレノイド作ル中７ラグをクリアする。 （Ｂ９）ソレノイド出力ポートを” Ｈ”レベルにし、
ソレノイドをＯＦＦさせる。 【発明の効果】 以上のように本発明は、第１にソレノイド用電源電圧が
変動しても、吸引時には一定の高電圧が、保持時には一
定の低電圧が印加されるので、はぼ一定の吸引トルクお
よび保持トルクが得られるという効果がある。 第２に、従来のように無用なソレノイド吸引力を発生す
ることがないので、ソレノイド用電源電圧が高くなるに
つれソレノイド吸引時のソレノイド自体および被作動部
材の作動音が大きくなったり、電源回路に大型のものが
要求されるといった問題を解消できるという効果がある
。
第１図〜第７図は本発明の実施例に係り、第１図は制御
システムのブロック図、第２図はマイクロプロセッサＣ
ＰＵＩ全体の制御動作を示す７０−チャート、第３図は
Ａ／Ｄ変換関係の制御動作を示すフローチャート、第４
図はソレノイドのＰＷＭ制御を示すフローチャート、第
５図はソレノイドの制御動作を示すフローチャート、第
６図はソレノイドの印加実効電圧を求めるための説明図
、第７図はソレノイド制御のタイミング・チャート、で
ある。 第８図はソレノイド用電圧Ｖｂとソレノイド吸引力Ｆと
の関係により、従来例を説明する図である。 Ａ／Ｄはアナログ−デジタル変換手段、ＯＮはソレノイ
ドの動作指令、ＰＷＭはパルス幅制御手段、Ｑｌはスイ
ッチング素子、ＳＱＬはソレノイド、Ｖｂはソレノイド
用電源、Ｖａは一定の高電圧、Ｖｈは一定の低電圧、Ｔ
ｃは一定時間間隔、Ｔｔは所定時間、（Ｃ３） 、（Ｄ
４）は第１の演算手段、（Ｃ６）は第２の演算手段、（
Ｃ２） 、（Ｃ５） 、（Ｃ７）は制御手段である。 第 ４ 図 第５図
システムのブロック図、第２図はマイクロプロセッサＣ
ＰＵＩ全体の制御動作を示す７０−チャート、第３図は
Ａ／Ｄ変換関係の制御動作を示すフローチャート、第４
図はソレノイドのＰＷＭ制御を示すフローチャート、第
５図はソレノイドの制御動作を示すフローチャート、第
６図はソレノイドの印加実効電圧を求めるための説明図
、第７図はソレノイド制御のタイミング・チャート、で
ある。 第８図はソレノイド用電圧Ｖｂとソレノイド吸引力Ｆと
の関係により、従来例を説明する図である。 Ａ／Ｄはアナログ−デジタル変換手段、ＯＮはソレノイ
ドの動作指令、ＰＷＭはパルス幅制御手段、Ｑｌはスイ
ッチング素子、ＳＱＬはソレノイド、Ｖｂはソレノイド
用電源、Ｖａは一定の高電圧、Ｖｈは一定の低電圧、Ｔ
ｃは一定時間間隔、Ｔｔは所定時間、（Ｃ３） 、（Ｄ
４）は第１の演算手段、（Ｃ６）は第２の演算手段、（
Ｃ２） 、（Ｃ５） 、（Ｃ７）は制御手段である。 第 ４ 図 第５図
Claims (1)
- 【特許請求の範囲】 Ｉ．作動機構を駆動するソレノイドと、交流電源の変動
に伴い電圧変動するソレノイド用電源と、ソレノイド用
電源の電圧レベルを検出するソレノイド用電源電圧検出
手段と、該検出手段の検出信号をデジタル信号に変換す
るアナログ−デジタル変換手段と、一定の周期のパルス
信号を発生するパルス幅制御手段と、該パルス信号によ
りＯＮ−ＯＦＦ制御されソレノイドを駆動するスイッチ
ング素子と、ソレノイド吸引時にソレノイドにかかる印
加実効電圧が一定の高電圧Ｖａとなるように前記デジタ
ル信号に基づいて前記パルス信号のデューティー比を演
算する第１の演算手段と、ソレノイド保持時にソレノイ
ドにかかる印加実効電圧が一定の低電圧Ｖｈとなるよう
に前記デジタル信号に基づいて前記パルス信号のデュー
ティー比を演算する第２の演算手段と、ソレノイドの動
作指令後、第１の演算手段で求めたデューティー比でソ
レノイドを駆動し、所定時間後に第２の演算手段で求め
たデューティー比でソレノイドを駆動する制御手段を備
えていることを特徴とするソレノイド駆動回路。 ＩＩ．前記一定の高電圧Ｖａは、ソレノイド用電源電圧
Ｖｂの変動幅の最小値以下に設定され、デューティー比
はソレノイドの動作指令後から一定時間間隔毎に演算さ
れることを特徴とする請求項１に記載のソレノイド駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12659389A JPH02306603A (ja) | 1989-05-22 | 1989-05-22 | ソレノイド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12659389A JPH02306603A (ja) | 1989-05-22 | 1989-05-22 | ソレノイド駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306603A true JPH02306603A (ja) | 1990-12-20 |
Family
ID=14939025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12659389A Pending JPH02306603A (ja) | 1989-05-22 | 1989-05-22 | ソレノイド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02306603A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060461A (ja) * | 2006-09-01 | 2008-03-13 | Fuji Electric Fa Components & Systems Co Ltd | 電磁石駆動装置 |
| JP2010103262A (ja) * | 2008-10-22 | 2010-05-06 | Mitsubishi Heavy Ind Ltd | インダクタ駆動回路 |
-
1989
- 1989-05-22 JP JP12659389A patent/JPH02306603A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060461A (ja) * | 2006-09-01 | 2008-03-13 | Fuji Electric Fa Components & Systems Co Ltd | 電磁石駆動装置 |
| JP2010103262A (ja) * | 2008-10-22 | 2010-05-06 | Mitsubishi Heavy Ind Ltd | インダクタ駆動回路 |
| US8508201B2 (en) | 2008-10-22 | 2013-08-13 | Mitsubishi Heavy Industries, Ltd. | Inductor driving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0700594B1 (en) | Electric motor drive | |
| US6759826B2 (en) | Control strategy for switched reluctance drive systems | |
| JPH02306603A (ja) | ソレノイド駆動回路 | |
| CN112313872B (zh) | 步进电机的控制装置及步进电机的控制方法 | |
| JP2021065074A (ja) | モータ制御装置 | |
| JP3252603B2 (ja) | インバータの電流制限時損失増加防止方法 | |
| JPS58215997A (ja) | ステツピングモ−タ駆動方法 | |
| JPH09285108A (ja) | 直流昇圧回路およびソレノイド駆動装置 | |
| JP2005253124A (ja) | 電源起動回路、起動停止順序制御装置、および起動停止順序制御方法 | |
| JPH08182710A (ja) | 電動ベッド用駆動モータの制御回路 | |
| JP2924347B2 (ja) | 直流電動機の起動・停止装置 | |
| JP2003199334A (ja) | 電源回路及び電力供給方法 | |
| TW202435552A (zh) | 馬達驅動控制裝置以及馬達單元 | |
| JPH06197575A (ja) | 電動アクチュエータ | |
| JP4392897B2 (ja) | ブラシレスモータの駆動制御装置 | |
| JP4143153B2 (ja) | Ｄｃ／ｄｃコンバータの制御装置 | |
| JPH0545110Y2 (ja) | ||
| JPH0449892A (ja) | ポンプ駆動装置 | |
| JPH1084695A (ja) | モータの駆動回路 | |
| KR100294592B1 (ko) | 모터의구동제어장치및방법 | |
| JP2913596B2 (ja) | ステッピングモータの制御装置 | |
| JPS6218007Y2 (ja) | ||
| JPS62233095A (ja) | 誘導性負荷駆動回路 | |
| JP2001103785A (ja) | ブラシレスモータの駆動制御装置 | |
| JPH01295696A (ja) | ステップモータの駆動装置 |