JPH02307130A - 命令先読み形マイクロプロセッサの実行制御装置 - Google Patents
命令先読み形マイクロプロセッサの実行制御装置Info
- Publication number
- JPH02307130A JPH02307130A JP1128359A JP12835989A JPH02307130A JP H02307130 A JPH02307130 A JP H02307130A JP 1128359 A JP1128359 A JP 1128359A JP 12835989 A JP12835989 A JP 12835989A JP H02307130 A JPH02307130 A JP H02307130A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- queue
- cpu
- counter
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は情報処理機器に組込まれたいわゆる命令先読み
形プロセッサ（即ちＣＰＵが命令コードの読込部と実行
部とに分けて構成され、実行部が一命令の実行を終えな
くても、その間に読込部が命令の読込み（先読みニブリ
フエッチ）を行い、全体として処理速度を高めるように
したプロセッサ）の命令の実行を制御する装置に関する
。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
形プロセッサ（即ちＣＰＵが命令コードの読込部と実行
部とに分けて構成され、実行部が一命令の実行を終えな
くても、その間に読込部が命令の読込み（先読みニブリ
フエッチ）を行い、全体として処理速度を高めるように
したプロセッサ）の命令の実行を制御する装置に関する
。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
第５図は命令先読み形のＣＰＵの構成の概念図を示す。
ＣＰＵＩは実行ユニット（ＥＵとも略記する）０１及び
バス・インタフェース・ユニット（ＢＩＵとも略記する
）０２に大別でき、これらのユニッ１−０１．０２はあ
たかも２つのＣＰＵのようにおのおの独立して動作して
いる。ここでＱ１〜ＱＮの記憶領域を持つ０６はＣＰＵ
Ｉに内蔵されていて、ＢＩＵＯ２が外部の記憶装置（Ｒ
ＯＭ）から読出した命令コードを順番に格納する一時記
憶装置（命令キュー）である。この命令キュー０６は先
入れ先出し機能を備えており、ＢＩＵＯ２が取込んだ命
令コードをＥＵＯＩが実行するまで保存する。 ＥＵＯＩが実行時間の長い命令の処理を行っていて、か
つＢＩＵＯ２の命令キュー０６に空きがある場合、ＢＩ
ＵＯ２は空き時間を利用して外部のＲＯＭから命令コー
ドを読出し命令キュー０６へ格納する。 ＥＵＯＩは１つの命令処理が終了し次第、命令キュー０
６に入っている命令のうち最も先に読込んだ命令として
の領域Ｑｌ内の命令を読出し実行する。 ＣＰＵＩは以上のような順序を繰返しつつプログラムを
実行して行く。 ところで情報処理機器のプログラムのデバッグ時等にお
いて、このような命令先読み機能を持っＣＰＵの命令の
実行を制御し、命令の実行状態を把握しようとする場合
、ＥＵＯＩが命令キュー０６より命令コードを取出すタ
イミングと、ＢｒＵＯ２がＲＯＭから命令コードを読出
すタイミングが非同期で、かつ命令キュー０６内にＱ１
〜ＱＮの数個（数バイト）の命令一時記憶が存在するた
め、ＣＰＵＩの外部から直接ＥＵＯＩのプログラムの実
行状況の把握ができなかった。 特に当該の情報処理機器へこのＣＰＵを組込んだ状態で
正しく ｃｐｕの命令実行状態を把握することは全く不
可能であり、周辺機器の動作からその動きを類推する方
法しか無かった。 そこで従来はこのようなＣＰＵのプログラム実行状況を
把握するためには、そのＣＰＵに対応する専用のプログ
ラム開発支援装置を用意し、この装置を当該のＣＰＵ０
代わりに模凝的に用いてプログラムを実行させる方法を
用いていた。
バス・インタフェース・ユニット（ＢＩＵとも略記する
）０２に大別でき、これらのユニッ１−０１．０２はあ
たかも２つのＣＰＵのようにおのおの独立して動作して
いる。ここでＱ１〜ＱＮの記憶領域を持つ０６はＣＰＵ
Ｉに内蔵されていて、ＢＩＵＯ２が外部の記憶装置（Ｒ
ＯＭ）から読出した命令コードを順番に格納する一時記
憶装置（命令キュー）である。この命令キュー０６は先
入れ先出し機能を備えており、ＢＩＵＯ２が取込んだ命
令コードをＥＵＯＩが実行するまで保存する。 ＥＵＯＩが実行時間の長い命令の処理を行っていて、か
つＢＩＵＯ２の命令キュー０６に空きがある場合、ＢＩ
ＵＯ２は空き時間を利用して外部のＲＯＭから命令コー
ドを読出し命令キュー０６へ格納する。 ＥＵＯＩは１つの命令処理が終了し次第、命令キュー０
６に入っている命令のうち最も先に読込んだ命令として
の領域Ｑｌ内の命令を読出し実行する。 ＣＰＵＩは以上のような順序を繰返しつつプログラムを
実行して行く。 ところで情報処理機器のプログラムのデバッグ時等にお
いて、このような命令先読み機能を持っＣＰＵの命令の
実行を制御し、命令の実行状態を把握しようとする場合
、ＥＵＯＩが命令キュー０６より命令コードを取出すタ
イミングと、ＢｒＵＯ２がＲＯＭから命令コードを読出
すタイミングが非同期で、かつ命令キュー０６内にＱ１
〜ＱＮの数個（数バイト）の命令一時記憶が存在するた
め、ＣＰＵＩの外部から直接ＥＵＯＩのプログラムの実
行状況の把握ができなかった。 特に当該の情報処理機器へこのＣＰＵを組込んだ状態で
正しく ｃｐｕの命令実行状態を把握することは全く不
可能であり、周辺機器の動作からその動きを類推する方
法しか無かった。 そこで従来はこのようなＣＰＵのプログラム実行状況を
把握するためには、そのＣＰＵに対応する専用のプログ
ラム開発支援装置を用意し、この装置を当該のＣＰＵ０
代わりに模凝的に用いてプログラムを実行させる方法を
用いていた。
しかしながら情報処理機器の開発のつどプログラム開発
支援装置を用意することは、開発すべき情報処理機器の
種類が増加すると、開発支援装置を多数揃えるための費
用も無視できなくなり、他方、開発支援装置の準備数が
少なければ、その空きを待つための開発時間の遅れが商
機を逸することにつながる。 そこで本発明は、直接当該のＣＰＵに簡単な回路を組合
わせて、その命令の実行を制御し得るような、命令先読
み形マイクロプロセッサの実行制御装置を提供すること
により、前記の問題を解消することを課題とする。
支援装置を用意することは、開発すべき情報処理機器の
種類が増加すると、開発支援装置を多数揃えるための費
用も無視できなくなり、他方、開発支援装置の準備数が
少なければ、その空きを待つための開発時間の遅れが商
機を逸することにつながる。 そこで本発明は、直接当該のＣＰＵに簡単な回路を組合
わせて、その命令の実行を制御し得るような、命令先読
み形マイクロプロセッサの実行制御装置を提供すること
により、前記の問題を解消することを課題とする。
前記の課題を解決するために本発明の装置は、「命令コ
ードの先読みを行うマイクロプロセッサ（ＣＰＵＩなど
）を所望の命令のアドレス（ＳＡＤなど、以下停止アド
レスという）で停止させる装置であって、 前記マイクロプロセッサから出力されるステータス信号
（キューステータス８．バスステータス９など）に基づ
き、このマイクロプロセッサ内の命令キュー（０６など
）がクリアされるつとクリアされ、このマイクロプロセ
ッサが外部から命令をフェッチするつとカウントアツプ
され、かつこのマイクロプロセッサが前記命令キューか
ら命令コードを取出してその実行を開始するっどカウン
トダウンされるカウンタ（５など）と、 前記マイクロプロセッサが前記停止アドレスの命令をフ
ェッチしたのちの前記カウンタのカウントアツプを阻止
する手段（比較器３．データラッチ４、ＡＮＤゲート１
３など）と、 前記阻止ののち前記カウンタの計数値が０になった時点
で前記マイクロプロセッサを停止させる手段（カウンタ
５など）と、を備えた１ものとする。
ードの先読みを行うマイクロプロセッサ（ＣＰＵＩなど
）を所望の命令のアドレス（ＳＡＤなど、以下停止アド
レスという）で停止させる装置であって、 前記マイクロプロセッサから出力されるステータス信号
（キューステータス８．バスステータス９など）に基づ
き、このマイクロプロセッサ内の命令キュー（０６など
）がクリアされるつとクリアされ、このマイクロプロセ
ッサが外部から命令をフェッチするつとカウントアツプ
され、かつこのマイクロプロセッサが前記命令キューか
ら命令コードを取出してその実行を開始するっどカウン
トダウンされるカウンタ（５など）と、 前記マイクロプロセッサが前記停止アドレスの命令をフ
ェッチしたのちの前記カウンタのカウントアツプを阻止
する手段（比較器３．データラッチ４、ＡＮＤゲート１
３など）と、 前記阻止ののち前記カウンタの計数値が０になった時点
で前記マイクロプロセッサを停止させる手段（カウンタ
５など）と、を備えた１ものとする。
【作 用】
本発明はＣＰＵの動作状態のデコード部、命令キュー内
の命令数のカウンタ、ＣＰＵ制御部等の機能部から成立
ち、これらをシステム内に組込み動作させることによっ
てプログラムのデバッグ作業時に必要な機能である“任
意アドレスの命令の読込時にＣＰＵを停止させる機能”
を実現するものである。 即ち本発明は命令先読み形のＣＰＵ内の命令キュー（つ
まり外部から読込んだ命令コードの一時格納装置）の状
態が直接には外部から確認不可能なため、これをハード
ウェア・カウンタを使用して命令キュー内に先読みして
蓄えられている命令数をカウントし、命令の実行及び命
令の読出しに伴って減少及び増加する命令キュー内の蓄
積命令数を次のようにして追跡するものである。つまり
ＣＰＵ内のバスインタフェースユニット（ＢＩＵ）がＲ
ＯＭから命令キューへの命令コードを読出すことにより
前記カウンタをカウント・アップし、ＣＰＵ内の実行ユ
ニット（ＥＵ）が命令実行のために命令キューから命令
コードを読出すときには前記カウンタをカウント・ダウ
ンする。 そしてこれらのカウント動作及びバスインタフェースユ
ニット（Ｂ Ｉ Ｕ）が命令コードを取出すため、にＲ
ＯＭへ与えるアドレスの双方を監視することにより、Ｃ
ＰＵのプログラム実行状況を忠実に追跡しようとするも
のである。
の命令数のカウンタ、ＣＰＵ制御部等の機能部から成立
ち、これらをシステム内に組込み動作させることによっ
てプログラムのデバッグ作業時に必要な機能である“任
意アドレスの命令の読込時にＣＰＵを停止させる機能”
を実現するものである。 即ち本発明は命令先読み形のＣＰＵ内の命令キュー（つ
まり外部から読込んだ命令コードの一時格納装置）の状
態が直接には外部から確認不可能なため、これをハード
ウェア・カウンタを使用して命令キュー内に先読みして
蓄えられている命令数をカウントし、命令の実行及び命
令の読出しに伴って減少及び増加する命令キュー内の蓄
積命令数を次のようにして追跡するものである。つまり
ＣＰＵ内のバスインタフェースユニット（ＢＩＵ）がＲ
ＯＭから命令キューへの命令コードを読出すことにより
前記カウンタをカウント・アップし、ＣＰＵ内の実行ユ
ニット（ＥＵ）が命令実行のために命令キューから命令
コードを読出すときには前記カウンタをカウント・ダウ
ンする。 そしてこれらのカウント動作及びバスインタフェースユ
ニット（Ｂ Ｉ Ｕ）が命令コードを取出すため、にＲ
ＯＭへ与えるアドレスの双方を監視することにより、Ｃ
ＰＵのプログラム実行状況を忠実に追跡しようとするも
のである。
以下第１図ないし第４図に基づいて本発明の詳細な説明
する。第１図は本発明の一実施例としての要部構成を示
すブロック図、 第２図は第１図のＣＰＵＩから出力されるキューステー
タス８のビット値と命令キュー０６の状態（キューステ
ータス）との関係の説明図、第３図は同じ＜ＣＰＵＩか
ら出力されるバスステータス９のビット値とバスの状態
（バスステータス）との関係の説明図である。 第１図において、１は命令先読み形のＣＰＵ。 ２はＣＰＵＩが実行すべきプログラム（命令等）が格納
されているＲＯＭ、３は任意のアドレス（停止アドレス
５ＡＤ）にＣＰＵＩを停止させるための比較器、４はこ
の比較器の出力３ａをラッチして“０”のアドレス一致
信号１２を出力するデータラッチ、１３はこの“０”の
アドレス−敗信号１２によってゲートを閉ざすＡＮＤゲ
ート、５は命令キュー０６内の命令数を追跡計数するア
ップ・ダウンカウンタ、６．７はＣＰＵＩから出力され
る各種のステータス信号をデコードするデコーダである
。 ＣＰ Ｕｌが命令を実行するのに従ってＣＰＵＩ内のＥ
ＵＯｌ、 Ｂ Ｉ ＵＯ２（第５図）の状態がＣＰＵ
１の端子ＱＳＯ，ＱＳ１及びＳＯ〜Ｓ２に、それぞれキ
ューステータス８及びバスステータス９として出力され
る。 ここでビットＱＳＯ，ＱＳ１からなるキューステータス
８は第２図のようにＥ ＵＯＩが命令キュー０６から命
令コードを読出すときの状態を表わしており、このキュ
ーステータス８を追跡することにより、命令キュー０６
の状態を知る手掛かりが得られる。 即ち第２図において、ビットＱＳＯ＝１のときはＥＵＯ
Ｉが命令キュー０６から１命令取出すことを示し、ＱＳ
Ｉ ＝１．ＱＳＯ冨ＯのときはＥＵＯＩがジャンプ命令
またはコール命令を実行することにより、先読みした命
令キューの内容を廃棄（クリア）することを示す。第１
図のデコーダ６はこのキューステータス８ （ＱＳＯ，
ＱＳｌ ）をデコードするもので、前記のようにビット
ＱＳＯ＝１のとき１命令実行信号６ａを後述するカウン
タ５に与えてこのカウンタ５をカウントダウンさせ、ま
たビットＱＳＩ ＝１．ＱＳＯ＝Ｏのときキュークリア
信号６ｂを出力して前記カウンタ５をクリアする。 ところで前記のキューステータス８（ビットＱＳＯ，Ｑ
ＳＩ ）で得られるのはＥＵＯＩの命令キュー０６から
の読出し情報のみである。そこでＢＩＵＯ２がＲＯＭ２
から命令コードを読出し命令キュー０６に格納する情報
を得る必要がある。これはキューステータス８と同様に
ＣＰ Ｕｌからその動作状態を示す信号として与えられ
る第３図のようなバスステータス９（ビットＳＯ，Ｓ１
．Ｓ２ ）を利用することで解決できる。即ち第３図に
示されるバス・ステータスのうちＳｏ ＝３１ ＝０．
３２ ＝１の状態のときにＢＩＵＯ２による命令フェッ
チ動作が行われ、ＢＩＵＯ２はＲＯＭ２から読出したデ
ータ（命令）を命令キュー０６に格納する。第１図のデ
コーダ７はこのバスステータス９ （Ｓｏ、ＳＬ、Ｓ２
）をデコードするもので、前記のようにビット５Ｏ＝Ｓ
１ ＝０．Ｓ２ ＝１のとき命令フェッチ信号７ａをＡ
ＮＤゲート１３を介してカウンタ５に与える。 さて以上の動作で命令キュー０６内の格納命令数の増減
にのみ注目すると、ＥＵＯＩが命令コードを実行するこ
とによる命令キュー０６内の命令数の減少と、ＢＩＵＯ
２がＲＯＭ２から命令コードを読込み、命令キュー０６
に格納することによる命令キュー〇６内の格納命令数の
増加に集約することができる。第１図のカウンタ５は常
時はＡＮＤゲート１３を介する命令フェッチ信号７ａの
入力でカウントアツプし、他方、１命令実行信号６ａの
入力でカウントダウンすることで命令キュー０６内のこ
の格納命令数を計数している。 ここでＥＵＯＩによる命令の実行と、Ｂ Ｉ ＵＯ２に
よる命令の読込みに伴う命令キュー０６内の状態遷移を
第４図に示す。同図中でＡ−Ｌ及びａ −ｅは命令コー
ドを表わすものとする。この図で示されるように命令キ
ュー０６の内容は基本的にはＥＵＯＩが命令を実行する
毎に減少し、ＢＩＵＯ２が命令コードを読込む毎に増加
するが、この両者が重なった場合は相殺し命令キュー０
６の内容は増減しない。 前記の命令キュー追跡用のカウンタ５はこの動作を確実
に追跡し命令キュー０６内の命令数を計数する。 なお命令キューの・深さＮはこの図ではＮ＝６と仮定し
ているが、カウンタ５はこの値以上にはカウントしない
。即ちこのカウンタ５は０〜Ｎまでのカウンタ値をとり
、またジャンプまたはコール命令の実行時における（キ
ューステータスＱＳＯ＝Ｏ，ＱＳＩ ＝ｉのデコードに
基づ＜）、キュークリア信号６ｂによってのみクリアさ
れる（第４図の命令Ｇの実行時）。以上のようなカウン
タ５をＣＰＵＩ外に設けることにより、命令キュー０６
内の状態の追跡が可能となる。 本発明ではさらに以下の方法にて任意アドレスでのプロ
グラム停止を可能にする。即ち通常ＣＰＵ１は命令コー
ドを読込み解釈し実行する過程において、アドレスバス
１０を介しＲＯＭ２にアドレスを与えて該当アドレスか
ら命令コードを取出すが、このＲＯＭ２に与えるアドレ
スを比較器３にて停止アドレスＳＡＤと常に比較し、一
致条件にて比較器３から出力される一致信号３ａにより
データラッチ４を介しＡＮＤゲー日３に“０″′のアド
レス一致信号を与えて、ＡＮＤゲニト１３を閉ざさせ、
以後、カウンタ５の命令フェッチ信号７ａによるカウン
タアップを停止する。この瞬間の命令キュー０６の最新
の格納データは希望する停止アドレスＳＡＤの命令コー
ドであり、カウンタ５の値がこのときの命令キュー０６
の深さを示す、ＥＵｏｌは命令実行を継続しながら命令
キュー０６内の命令コードを読み続けることでカウンタ
５の値は減少する。そしてカウンタ値が０になったとき
にＥＵＯＩが命令キュー０６から読取った命令コードが
、停止させようとしたプログラムのアドレスＳＡＤの命
令であり、このときにカウンタ５から出力されるアンダ
フロー信号５ａをＣＰＵＩに与えてＣＰＵＩを停止させ
るものである。
する。第１図は本発明の一実施例としての要部構成を示
すブロック図、 第２図は第１図のＣＰＵＩから出力されるキューステー
タス８のビット値と命令キュー０６の状態（キューステ
ータス）との関係の説明図、第３図は同じ＜ＣＰＵＩか
ら出力されるバスステータス９のビット値とバスの状態
（バスステータス）との関係の説明図である。 第１図において、１は命令先読み形のＣＰＵ。 ２はＣＰＵＩが実行すべきプログラム（命令等）が格納
されているＲＯＭ、３は任意のアドレス（停止アドレス
５ＡＤ）にＣＰＵＩを停止させるための比較器、４はこ
の比較器の出力３ａをラッチして“０”のアドレス一致
信号１２を出力するデータラッチ、１３はこの“０”の
アドレス−敗信号１２によってゲートを閉ざすＡＮＤゲ
ート、５は命令キュー０６内の命令数を追跡計数するア
ップ・ダウンカウンタ、６．７はＣＰＵＩから出力され
る各種のステータス信号をデコードするデコーダである
。 ＣＰ Ｕｌが命令を実行するのに従ってＣＰＵＩ内のＥ
ＵＯｌ、 Ｂ Ｉ ＵＯ２（第５図）の状態がＣＰＵ
１の端子ＱＳＯ，ＱＳ１及びＳＯ〜Ｓ２に、それぞれキ
ューステータス８及びバスステータス９として出力され
る。 ここでビットＱＳＯ，ＱＳ１からなるキューステータス
８は第２図のようにＥ ＵＯＩが命令キュー０６から命
令コードを読出すときの状態を表わしており、このキュ
ーステータス８を追跡することにより、命令キュー０６
の状態を知る手掛かりが得られる。 即ち第２図において、ビットＱＳＯ＝１のときはＥＵＯ
Ｉが命令キュー０６から１命令取出すことを示し、ＱＳ
Ｉ ＝１．ＱＳＯ冨ＯのときはＥＵＯＩがジャンプ命令
またはコール命令を実行することにより、先読みした命
令キューの内容を廃棄（クリア）することを示す。第１
図のデコーダ６はこのキューステータス８ （ＱＳＯ，
ＱＳｌ ）をデコードするもので、前記のようにビット
ＱＳＯ＝１のとき１命令実行信号６ａを後述するカウン
タ５に与えてこのカウンタ５をカウントダウンさせ、ま
たビットＱＳＩ ＝１．ＱＳＯ＝Ｏのときキュークリア
信号６ｂを出力して前記カウンタ５をクリアする。 ところで前記のキューステータス８（ビットＱＳＯ，Ｑ
ＳＩ ）で得られるのはＥＵＯＩの命令キュー０６から
の読出し情報のみである。そこでＢＩＵＯ２がＲＯＭ２
から命令コードを読出し命令キュー０６に格納する情報
を得る必要がある。これはキューステータス８と同様に
ＣＰ Ｕｌからその動作状態を示す信号として与えられ
る第３図のようなバスステータス９（ビットＳＯ，Ｓ１
．Ｓ２ ）を利用することで解決できる。即ち第３図に
示されるバス・ステータスのうちＳｏ ＝３１ ＝０．
３２ ＝１の状態のときにＢＩＵＯ２による命令フェッ
チ動作が行われ、ＢＩＵＯ２はＲＯＭ２から読出したデ
ータ（命令）を命令キュー０６に格納する。第１図のデ
コーダ７はこのバスステータス９ （Ｓｏ、ＳＬ、Ｓ２
）をデコードするもので、前記のようにビット５Ｏ＝Ｓ
１ ＝０．Ｓ２ ＝１のとき命令フェッチ信号７ａをＡ
ＮＤゲート１３を介してカウンタ５に与える。 さて以上の動作で命令キュー０６内の格納命令数の増減
にのみ注目すると、ＥＵＯＩが命令コードを実行するこ
とによる命令キュー０６内の命令数の減少と、ＢＩＵＯ
２がＲＯＭ２から命令コードを読込み、命令キュー０６
に格納することによる命令キュー〇６内の格納命令数の
増加に集約することができる。第１図のカウンタ５は常
時はＡＮＤゲート１３を介する命令フェッチ信号７ａの
入力でカウントアツプし、他方、１命令実行信号６ａの
入力でカウントダウンすることで命令キュー０６内のこ
の格納命令数を計数している。 ここでＥＵＯＩによる命令の実行と、Ｂ Ｉ ＵＯ２に
よる命令の読込みに伴う命令キュー０６内の状態遷移を
第４図に示す。同図中でＡ−Ｌ及びａ −ｅは命令コー
ドを表わすものとする。この図で示されるように命令キ
ュー０６の内容は基本的にはＥＵＯＩが命令を実行する
毎に減少し、ＢＩＵＯ２が命令コードを読込む毎に増加
するが、この両者が重なった場合は相殺し命令キュー０
６の内容は増減しない。 前記の命令キュー追跡用のカウンタ５はこの動作を確実
に追跡し命令キュー０６内の命令数を計数する。 なお命令キューの・深さＮはこの図ではＮ＝６と仮定し
ているが、カウンタ５はこの値以上にはカウントしない
。即ちこのカウンタ５は０〜Ｎまでのカウンタ値をとり
、またジャンプまたはコール命令の実行時における（キ
ューステータスＱＳＯ＝Ｏ，ＱＳＩ ＝ｉのデコードに
基づ＜）、キュークリア信号６ｂによってのみクリアさ
れる（第４図の命令Ｇの実行時）。以上のようなカウン
タ５をＣＰＵＩ外に設けることにより、命令キュー０６
内の状態の追跡が可能となる。 本発明ではさらに以下の方法にて任意アドレスでのプロ
グラム停止を可能にする。即ち通常ＣＰＵ１は命令コー
ドを読込み解釈し実行する過程において、アドレスバス
１０を介しＲＯＭ２にアドレスを与えて該当アドレスか
ら命令コードを取出すが、このＲＯＭ２に与えるアドレ
スを比較器３にて停止アドレスＳＡＤと常に比較し、一
致条件にて比較器３から出力される一致信号３ａにより
データラッチ４を介しＡＮＤゲー日３に“０″′のアド
レス一致信号を与えて、ＡＮＤゲニト１３を閉ざさせ、
以後、カウンタ５の命令フェッチ信号７ａによるカウン
タアップを停止する。この瞬間の命令キュー０６の最新
の格納データは希望する停止アドレスＳＡＤの命令コー
ドであり、カウンタ５の値がこのときの命令キュー０６
の深さを示す、ＥＵｏｌは命令実行を継続しながら命令
キュー０６内の命令コードを読み続けることでカウンタ
５の値は減少する。そしてカウンタ値が０になったとき
にＥＵＯＩが命令キュー０６から読取った命令コードが
、停止させようとしたプログラムのアドレスＳＡＤの命
令であり、このときにカウンタ５から出力されるアンダ
フロー信号５ａをＣＰＵＩに与えてＣＰＵＩを停止させ
るものである。
本発明によれば、命令先読み形マイクロプロセッサの実
行制御装置を、命令コードの先読みを行うＣＰＵＩを所
望の命令のアドレスとしての停止アドレスＳＡＤで停止
させる装置であって、前記ＣＰＵＩから出力されるキュ
ーステータス８、バスステータス９に基づき、このＣＰ
ＵＩ内の命令キュー０６がクリアされるつどクリアされ
、このＣＰＵＩが外部から命令をフェッチするつとカウ
ントアツプされ、かつこのＣＰＵＩが前記命令キュー０
６から命令コードを取出してその実行を開始するつどカ
ウントダウンされるカウンタ５と、前記ＣＰＵＩが前記
停止アドレスＳＡＤの命令をフェッチしたのちの前記カ
ウンタ５のカウントアツプを阻止する手段としての比較
器３．データラッチ４．ＡＮＤゲート１３と、を備える
と共に、前記阻止ののち前記カウンタ５の計数値が０に
なった時点で前記カウンタ５を介し前記ＣＰＵＩを停止
させるような装置として構成したので、従来能しかった
命令先読み形のＣＰＵの命令の実行状態の追跡および制
御が簡単な装置の使用で可能となった。
行制御装置を、命令コードの先読みを行うＣＰＵＩを所
望の命令のアドレスとしての停止アドレスＳＡＤで停止
させる装置であって、前記ＣＰＵＩから出力されるキュ
ーステータス８、バスステータス９に基づき、このＣＰ
ＵＩ内の命令キュー０６がクリアされるつどクリアされ
、このＣＰＵＩが外部から命令をフェッチするつとカウ
ントアツプされ、かつこのＣＰＵＩが前記命令キュー０
６から命令コードを取出してその実行を開始するつどカ
ウントダウンされるカウンタ５と、前記ＣＰＵＩが前記
停止アドレスＳＡＤの命令をフェッチしたのちの前記カ
ウンタ５のカウントアツプを阻止する手段としての比較
器３．データラッチ４．ＡＮＤゲート１３と、を備える
と共に、前記阻止ののち前記カウンタ５の計数値が０に
なった時点で前記カウンタ５を介し前記ＣＰＵＩを停止
させるような装置として構成したので、従来能しかった
命令先読み形のＣＰＵの命令の実行状態の追跡および制
御が簡単な装置の使用で可能となった。
第１図は本発明の一実施例としての要部構成を示すブロ
ック図、 第２図はＣＰＵから出力されるキューステータスの説明
図、 第３図はＣＰＵから出力されるバスステータスの説明図
、 第４図は命令キュー内の状態遷移の説明図、第５図は命
令先読み形のＣＰＵの構成例を示す内部ブロック図であ
る。 Ｏｌ：実行ユニット（ＥＵ）、０２：バスインタフェー
スユニット（ＢＩＵ）、０６：命令キュー、０９：デー
タバス、１：ＣＰＵ、２：ＲＯＭ、３：比較器、４：デ
ークラッチ、５：カウンタ、５ａ ニストップリクエス
ト信号、６，７：デコーダ、６ａ ：１命令実行信号、
６ｂ ＝キュークリア信号、７ａ ：命令フェッチ信号
、８：キューステータス、９：バスステータス、１０ニ
アドレスバス、１２ニア８− キュース“テーータス ９− バスステータス ？３図
ック図、 第２図はＣＰＵから出力されるキューステータスの説明
図、 第３図はＣＰＵから出力されるバスステータスの説明図
、 第４図は命令キュー内の状態遷移の説明図、第５図は命
令先読み形のＣＰＵの構成例を示す内部ブロック図であ
る。 Ｏｌ：実行ユニット（ＥＵ）、０２：バスインタフェー
スユニット（ＢＩＵ）、０６：命令キュー、０９：デー
タバス、１：ＣＰＵ、２：ＲＯＭ、３：比較器、４：デ
ークラッチ、５：カウンタ、５ａ ニストップリクエス
ト信号、６，７：デコーダ、６ａ ：１命令実行信号、
６ｂ ＝キュークリア信号、７ａ ：命令フェッチ信号
、８：キューステータス、９：バスステータス、１０ニ
アドレスバス、１２ニア８− キュース“テーータス ９− バスステータス ？３図
Claims (1)
- 【特許請求の範囲】 １）命令コードの先読みを行うマイクロプロセッサを所
望の命令のアドレス（以下停止アドレスという）で停止
させる装置であって、 前記のマイクロプロセッサから出力されるステータス信
号に基づき、このマイクロプロセッサ内の命令キューが
クリアされるつどクリアされ、このマイクロプロセッサ
が外部から命令をフェッチするつどカウントアップされ
、かつこのマイクロプロセッサが前記命令キューから命
令コードを取出してその実行を開始するつどカウントダ
ウンされるカウントと、 前記マイクロプロセッサが前記停止アドレスの命令をフ
ェッチしたのちの前記カウンタのカウントアップを阻止
する手段と、 前記阻止ののち前記カウンタの計数値が０になった時点
で前記マイクロプロセッサを停止させる手段と、を備え
たことを特徴とする命令先読み形マイクロプロセッサの
実行制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128359A JPH02307130A (ja) | 1989-05-22 | 1989-05-22 | 命令先読み形マイクロプロセッサの実行制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128359A JPH02307130A (ja) | 1989-05-22 | 1989-05-22 | 命令先読み形マイクロプロセッサの実行制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02307130A true JPH02307130A (ja) | 1990-12-20 |
Family
ID=14982871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128359A Pending JPH02307130A (ja) | 1989-05-22 | 1989-05-22 | 命令先読み形マイクロプロセッサの実行制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02307130A (ja) |
-
1989
- 1989-05-22 JP JP1128359A patent/JPH02307130A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101625316B1 (ko) | 비-특권 상태로부터 런-타임 계측 설비 동작의 제어 | |
| KR930008686B1 (ko) | 정보 처리장치 | |
| EP0211384B1 (en) | Prefetch monitor | |
| KR101589857B1 (ko) | 런-타임 계측 리포팅 | |
| KR101572404B1 (ko) | 런-타임 계측 지시된 샘플링 | |
| CN104978284B (zh) | 处理器子程序高速缓冲存储器 | |
| JP2000029737A (ja) | デバッグ機能のためのリアルタイム外部命令挿入を有するプロセッサ | |
| CN1078319A (zh) | 具有用于访问空闲模式的运行/停止端的微处理器 | |
| JPH05204709A (ja) | プロセッサ | |
| JP3741870B2 (ja) | 命令及びデータの先読み方法、マイクロコントローラ、疑似命令検出回路 | |
| US7831979B2 (en) | Processor with instruction-based interrupt handling | |
| JPH1049373A (ja) | パイプライン・デジタル・プロセッサにおいて多重で高精度の事象を操作する方法と装置 | |
| JPH02307130A (ja) | 命令先読み形マイクロプロセッサの実行制御装置 | |
| CN101583926B (zh) | 利用缓冲器便于指令执行的方法和系统 | |
| JPH0384632A (ja) | データ処理装置 | |
| JPS6273333A (ja) | エミュレーション制御装置 | |
| JPS61133439A (ja) | 命令先取り制御方式 | |
| JP2532560B2 (ja) | 高機能な例外処理を行うデ―タ処理装置 | |
| JPH10240570A (ja) | マイクロプロセッサ及びその開発支援装置 | |
| SU1124316A1 (ru) | Микро-ЭВМ | |
| CN121326409A (zh) | 处理器系统以及中断响应方法 | |
| CN121560388A (zh) | 中断或异常事件处理方法、处理器和电子设备 | |
| JPH036758A (ja) | マイクロプロセッサ | |
| JPS61211744A (ja) | 命令先取り制御装置 | |
| JPS61118840A (ja) | 電子計算機の制御方式 |