JPH02307372A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPH02307372A JPH02307372A JP1126761A JP12676189A JPH02307372A JP H02307372 A JPH02307372 A JP H02307372A JP 1126761 A JP1126761 A JP 1126761A JP 12676189 A JP12676189 A JP 12676189A JP H02307372 A JPH02307372 A JP H02307372A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- inverter main
- switching element
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体スイッチング素子等をブリッジ接続
してなるインバータ主回路を有し、可変周波数電源装置
や無停電電源装置などに応用可能発刊、「インバータ応
用マニュアル」３９〜５５ページに記載された従来の電
力変換装置を示す回路図であり、図において、１はトラ
ンジスタＴと帰還ダイオードＤにより構成されるスイッ
チング素子、２はこのスイッチング素子１の一対を直列
接続し、これらの接続点から出力を得るようにしたスイ
ッチング素子対、３はこのスイッチング素子対２の出力
を各相出力として、３対分並列接続した主回路としての
インバータ主回路で、ここでは所謂３相ハーフブリッジ
インバータを構成している。４は上記インバータ主回路
３の各スイッチング素子１のオン、オフを制御するスイ
ッチング制御手段としてのスイッチング信号発生回路、
５は上記インバータ主回路３に接続される３相負荷であ
る。
してなるインバータ主回路を有し、可変周波数電源装置
や無停電電源装置などに応用可能発刊、「インバータ応
用マニュアル」３９〜５５ページに記載された従来の電
力変換装置を示す回路図であり、図において、１はトラ
ンジスタＴと帰還ダイオードＤにより構成されるスイッ
チング素子、２はこのスイッチング素子１の一対を直列
接続し、これらの接続点から出力を得るようにしたスイ
ッチング素子対、３はこのスイッチング素子対２の出力
を各相出力として、３対分並列接続した主回路としての
インバータ主回路で、ここでは所謂３相ハーフブリッジ
インバータを構成している。４は上記インバータ主回路
３の各スイッチング素子１のオン、オフを制御するスイ
ッチング制御手段としてのスイッチング信号発生回路、
５は上記インバータ主回路３に接続される３相負荷であ
る。
第４図は上記スイッチング信号発生回路４の内部回路を
示し、図において、４１はパルス幅変調信号生成手段（
以下、ＰＷＭ信号生成手段という）、４２は信号の反転
回路、４３ａ、４３ｂは共に信号の立上りを遅延するオ
ン・ディレィ回路、４４は各スイッチング素子１の駆動
を停止する保護回路、４５はアンドゲートである。
示し、図において、４１はパルス幅変調信号生成手段（
以下、ＰＷＭ信号生成手段という）、４２は信号の反転
回路、４３ａ、４３ｂは共に信号の立上りを遅延するオ
ン・ディレィ回路、４４は各スイッチング素子１の駆動
を停止する保護回路、４５はアンドゲートである。
次に動作について説明する。まず、第４図のＰＷＭ信号
生成手段４１は、インバータ主回路３のＵ、Ｖ、Ｗ各相
の出力電圧に一意に対応する信号Ｘｕ、Ｘｖ、Ｘｗを生
成する。以降は、同一回路が３回路で構成されているた
め、信号Ｘｕについてのみ説明する。この信号Ｘｕは反
転回路４２によってＸｕの反転出力Ｘｕがとられ、これ
らの信号Ｘｕ、Ｘｕは各々オン・ディレィ回路４３ａ。
生成手段４１は、インバータ主回路３のＵ、Ｖ、Ｗ各相
の出力電圧に一意に対応する信号Ｘｕ、Ｘｖ、Ｘｗを生
成する。以降は、同一回路が３回路で構成されているた
め、信号Ｘｕについてのみ説明する。この信号Ｘｕは反
転回路４２によってＸｕの反転出力Ｘｕがとられ、これ
らの信号Ｘｕ、Ｘｕは各々オン・ディレィ回路４３ａ。
４３ｂにより立上りが遅延された信号となる。これらの
信号は、通常時において、Ｕ相のスイッチング素子対２
の動作を制御する駆動信号Ｓｕｐ。
信号は、通常時において、Ｕ相のスイッチング素子対２
の動作を制御する駆動信号Ｓｕｐ。
Ｓｕｎとなり、これらの駆動信号Ｓｕｐ、Ｓｕｎにより
、インバータ主回路３の出力電圧が制御される。
、インバータ主回路３の出力電圧が制御される。
一方、何らかの異常が生じて、インバータ主回路３の動
作を停止する必要がある場合は、保護回路４４がしゃ断
信号正１を発生し、アンドゲート４５によりすべての駆
動信号（Ｓｕｐ＝Ｓｗｎ）を一括してオフとする。
作を停止する必要がある場合は、保護回路４４がしゃ断
信号正１を発生し、アンドゲート４５によりすべての駆
動信号（Ｓｕｐ＝Ｓｗｎ）を一括してオフとする。
ここで、上記スイッチング信号発生回路４の動作と、イ
ンバータ主回路３のスイッチング素子１の動作との関係
について説明を加える。
ンバータ主回路３のスイッチング素子１の動作との関係
について説明を加える。
トランジスタＴと帰還ダイオードＤによって構成される
スイッチング素子１は、第５図（ａ）に示すように、１
個の機械スイッチＳＭと考えることができる。また、ス
イッチング素子対２は第５［（ｂ）に示す２個の機械ス
イッチＳＭによる３点スイッチと考えられる。このスイ
ッチング素子対２においては、２つのスイッチング素子
１の同時オンが存在するが、第３図のインバータ主回路
３の構成では、直流回路の短絡状態を避ける必要がある
ので、同時にオンとしないように、一方がオンの場合に
は他方をオフとするようにする６また、各スイッチング
素子対２における２つのスイッチング素子１の同時オフ
は、負荷５を１相分切り離すこととなり、３相インバー
タの通常動作としては必要ないため、各一対のスイッチ
ング素子１の切り換え時の動作遅れによる短絡防止のた
め。
スイッチング素子１は、第５図（ａ）に示すように、１
個の機械スイッチＳＭと考えることができる。また、ス
イッチング素子対２は第５［（ｂ）に示す２個の機械ス
イッチＳＭによる３点スイッチと考えられる。このスイ
ッチング素子対２においては、２つのスイッチング素子
１の同時オンが存在するが、第３図のインバータ主回路
３の構成では、直流回路の短絡状態を避ける必要がある
ので、同時にオンとしないように、一方がオンの場合に
は他方をオフとするようにする６また、各スイッチング
素子対２における２つのスイッチング素子１の同時オフ
は、負荷５を１相分切り離すこととなり、３相インバー
タの通常動作としては必要ないため、各一対のスイッチ
ング素子１の切り換え時の動作遅れによる短絡防止のた
め。
極めて短時間行うか、または金相オフによる負荷切り離
し時以外には行わない。このようなスイッチング動作は
、上記反転回路４２．オン・ディレィ回路４３ａ、４３
ｂ、アンドゲート４５の構成により実行される。従って
、スイッチング素子対２は、第６図（ａ）に示すように
、１個のトグルスイッチＳＴと置換され、ＰＷＭ信号生
成手段４１からインバータ主回路３を見ると、第６図（
ｂ）に示すスイッチング回路５が形成されていると考え
ることができる。
し時以外には行わない。このようなスイッチング動作は
、上記反転回路４２．オン・ディレィ回路４３ａ、４３
ｂ、アンドゲート４５の構成により実行される。従って
、スイッチング素子対２は、第６図（ａ）に示すように
、１個のトグルスイッチＳＴと置換され、ＰＷＭ信号生
成手段４１からインバータ主回路３を見ると、第６図（
ｂ）に示すスイッチング回路５が形成されていると考え
ることができる。
このことから、例えばＵ相の出力電圧は信号ＸＵに対応
して仮想中性点を基準にした正負電圧となり、信号Ｘｕ
をいかに生成するかなど、ＰＷＭ方式の検討などの際に
は、極めて単純なスイッチング動作として扱うことがで
きる。つまり、本来２個のスイッチとして取り得る４つ
の接続状態、さらには一方をオフさせたまま、他方をオ
ン、オフさせることによって生じる２つのスイッチング
モードの中から、単にトグル動作のみを行うように制限
していると、考えることもできる。
して仮想中性点を基準にした正負電圧となり、信号Ｘｕ
をいかに生成するかなど、ＰＷＭ方式の検討などの際に
は、極めて単純なスイッチング動作として扱うことがで
きる。つまり、本来２個のスイッチとして取り得る４つ
の接続状態、さらには一方をオフさせたまま、他方をオ
ン、オフさせることによって生じる２つのスイッチング
モードの中から、単にトグル動作のみを行うように制限
していると、考えることもできる。
従来の電力変換装置は以上のように構成されているので
、個々のスイッチング素子１をオン、オフの組合せによ
って生じる主回路形態を制限して動作させる必要があり
、この制限によりＰＷＭ信号の生成処理等において動作
を簡素化できるものの、近年、マイクロプロセッサによ
る制御の高度化が進んで、例えば電力変換装置の自己診
断機能の多様化、高度化を図る上で、上記制限が回路形
態の多様化を阻害するなどの課題があった。
、個々のスイッチング素子１をオン、オフの組合せによ
って生じる主回路形態を制限して動作させる必要があり
、この制限によりＰＷＭ信号の生成処理等において動作
を簡素化できるものの、近年、マイクロプロセッサによ
る制御の高度化が進んで、例えば電力変換装置の自己診
断機能の多様化、高度化を図る上で、上記制限が回路形
態の多様化を阻害するなどの課題があった。
この発明は上記のような課題を解決するためになされた
もので、インバータ主回路を構成するスイッチング素子
を任意に選択して、これを部分的に動作させることによ
り、多様な回路形態および動作を実現することができる
電力変換装置を得ることを目的とする。
もので、インバータ主回路を構成するスイッチング素子
を任意に選択して、これを部分的に動作させることによ
り、多様な回路形態および動作を実現することができる
電力変換装置を得ることを目的とする。
この発明にかかる電力変換装置は、インバータ主回路の
ブリッジを構成する各スイッチング素子をオン、オフ制
御するスイッチング制御手段に対し、オン、オフ動作さ
せるスイッチング素子と、オフ状態を保持するスイッチ
ング素子を任意に選択して制御するスイッチング選択制
御手段を付加したものである。
ブリッジを構成する各スイッチング素子をオン、オフ制
御するスイッチング制御手段に対し、オン、オフ動作さ
せるスイッチング素子と、オフ状態を保持するスイッチ
ング素子を任意に選択して制御するスイッチング選択制
御手段を付加したものである。
この発明におけるスイッチング選択制御手段は、各スイ
ッチング素子を選択的に動作させることにより、ブリッ
ジ接続されたインバータ主回路の構成を変更するように
動作し、例えば、多相インバータを各相個別の単相ハー
フブリッジとして動作させたり、または任意の２相を動
作させて単相フルブリッジインバータとして動作させる
などの構成変更を可能にする。
ッチング素子を選択的に動作させることにより、ブリッ
ジ接続されたインバータ主回路の構成を変更するように
動作し、例えば、多相インバータを各相個別の単相ハー
フブリッジとして動作させたり、または任意の２相を動
作させて単相フルブリッジインバータとして動作させる
などの構成変更を可能にする。
以下、この発明の一実施例を図について説明する。第１
図において、１０はスイッチング選択制御手段として新
たに付加されたラッチ回路であり、これが保護回路４４
とアンドゲート４５の一方の入力端子との間に接続され
ている。また、このほかの第４図に示したものと同一の
構成部分および信号には同一符号を付して、その重複す
る説明を省略する。
図において、１０はスイッチング選択制御手段として新
たに付加されたラッチ回路であり、これが保護回路４４
とアンドゲート４５の一方の入力端子との間に接続され
ている。また、このほかの第４図に示したものと同一の
構成部分および信号には同一符号を付して、その重複す
る説明を省略する。
次に動作について説明する。ラッチ回路１０は図示しな
い、例えばマイクロプロセッサなどから出力される素子
選択データをラッチする。ラッチ回路１０の出力ＥｕＰ
”ＥＷｎはアンドゲート４５の一方の入力端子に各々入
力されており、各スイッチング素子１の駆動信号Ｓｕｐ
−ｗｓｗｎをゲートする。従って、ラッチ回路１０の出
力は各々のスイッチング素子１の動作イネーブル信号と
して機能し、ハイレベル信号でスイッチング素子１を駆
動させ、一方、ローレベル信号でオフ保持とし、結局、
上記素子選択データによって動作させる素子を指定する
。
い、例えばマイクロプロセッサなどから出力される素子
選択データをラッチする。ラッチ回路１０の出力ＥｕＰ
”ＥＷｎはアンドゲート４５の一方の入力端子に各々入
力されており、各スイッチング素子１の駆動信号Ｓｕｐ
−ｗｓｗｎをゲートする。従って、ラッチ回路１０の出
力は各々のスイッチング素子１の動作イネーブル信号と
して機能し、ハイレベル信号でスイッチング素子１を駆
動させ、一方、ローレベル信号でオフ保持とし、結局、
上記素子選択データによって動作させる素子を指定する
。
さらに、保護回路４４の出力であるしゃ断信号口は、ラ
ッチ回路１０のリセット入力端子Ｒに入力され、しゃ断
信号ＢＳがローレベルとなった場合に、ラッチ回路１０
をリセットする。これにより、すべての出力が一括して
ローレベルとなり、各スイッチング素子１はすべてオフ
状態となって、素子選択データとは無関係に、インバー
タ主回路の動作は停止する。従って、マイクロプロセッ
サなどから出力する素子選択データの内容により、イン
バータ主回路３は多様な形態および動作をとることが可
能になり、例えば第２図に示すようになる。これによれ
ば、第２図（ａ）、（ｂ）はＵ。
ッチ回路１０のリセット入力端子Ｒに入力され、しゃ断
信号ＢＳがローレベルとなった場合に、ラッチ回路１０
をリセットする。これにより、すべての出力が一括して
ローレベルとなり、各スイッチング素子１はすべてオフ
状態となって、素子選択データとは無関係に、インバー
タ主回路の動作は停止する。従って、マイクロプロセッ
サなどから出力する素子選択データの内容により、イン
バータ主回路３は多様な形態および動作をとることが可
能になり、例えば第２図に示すようになる。これによれ
ば、第２図（ａ）、（ｂ）はＵ。
ｖ、ｗ各相のうちＵ相側の１つおよび２つのスイッチン
グ素子１を、第２図（Ｑ）はｕ、ｖ各相の各１のスイッ
チング素子１を、第２図（ｄ）はＵ。
グ素子１を、第２図（Ｑ）はｕ、ｖ各相の各１のスイッ
チング素子１を、第２図（ｄ）はＵ。
■各相のスイッチング素子１を、それぞれ上記のような
トグルスイッチとして動作させることができ、可変周波
数電源装置や無停電電源装置、その他のシステムへの応
用を拡大できる。
トグルスイッチとして動作させることができ、可変周波
数電源装置や無停電電源装置、その他のシステムへの応
用を拡大できる。
なお、上記実施例では３相トランジスタインバータを制
御するためのスイッチング選択制御手段４を示したが、
このスイッチング選択制御４により制御するインバータ
主回路３のスイッチング素子は、上記トランジスタなど
に限定されるものではないのは明らかである。
御するためのスイッチング選択制御手段４を示したが、
このスイッチング選択制御４により制御するインバータ
主回路３のスイッチング素子は、上記トランジスタなど
に限定されるものではないのは明らかである。
また、従来の電力変換装置はその通常動作において、不
要なスイッチング状態を取り得るようには構成されてお
らず、スイッチング素子１の各状態に制限を有している
のに対し、この発明ではこの制限を除去して、電力変換
装置の構成により。
要なスイッチング状態を取り得るようには構成されてお
らず、スイッチング素子１の各状態に制限を有している
のに対し、この発明ではこの制限を除去して、電力変換
装置の構成により。
制限の内容が上記実施例と異なる場合であっても、広く
他に応用できるという効果が得られる。
他に応用できるという効果が得られる。
以上のように、この発明によれば電力変換装置における
ブリッジ回路を構成するスイッチング素子を、スイッチ
ング選択制御手段を用いて任意に選択して動作させるよ
うに構成したので、インバータ主回路を多様な形態で動
作させることができ、また、このような動作を極めて簡
単な構成により容易に実施できるとともに、かかる動作
を保護動作等に何ら支障を与えないように実施できるも
のが得られる効果がある。
ブリッジ回路を構成するスイッチング素子を、スイッチ
ング選択制御手段を用いて任意に選択して動作させるよ
うに構成したので、インバータ主回路を多様な形態で動
作させることができ、また、このような動作を極めて簡
単な構成により容易に実施できるとともに、かかる動作
を保護動作等に何ら支障を与えないように実施できるも
のが得られる効果がある。
第１図はこの発明の一実施例による電力変換装置を示す
要部の回路図、第２図は第１図の電力変換装置における
インバータ主回路の動作例を示す説明図、第３図は従来
の電力変換装置の基本構成を示す回路図、第４図は第３
図におけるスイッチング制御手段の内部構成を示す回路
図、第５図は第３図におけるスイッチング素子の等価ス
イッチ置換状態を示す説明図、第６図は従来のスイッチ
ング制御手段で制御するインバータ主回路の等価スイッ
チ置換状態を示す説明図である。 ３はインバータ主回路、４はスイッチング制御手段、１
０はスイッチング選択制御手段（ラッチ回路）。 なお、図中、同一符号は同一、又は相当部分を示す。
要部の回路図、第２図は第１図の電力変換装置における
インバータ主回路の動作例を示す説明図、第３図は従来
の電力変換装置の基本構成を示す回路図、第４図は第３
図におけるスイッチング制御手段の内部構成を示す回路
図、第５図は第３図におけるスイッチング素子の等価ス
イッチ置換状態を示す説明図、第６図は従来のスイッチ
ング制御手段で制御するインバータ主回路の等価スイッ
チ置換状態を示す説明図である。 ３はインバータ主回路、４はスイッチング制御手段、１
０はスイッチング選択制御手段（ラッチ回路）。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 複数のスイッチング素子をブリッジ接続したインバータ
主回路と、上記スイッチング素子を選択的にオン、オフ
制御するスイッチング制御手段とを備えた電力変換装置
において、上記スイッチング制御手段に接続されて、上
記スイッチング素子の一部をオン、オフ制御させ、かつ
他部をオフ状態に保持させるスイッチング選択制御手段
を設けたことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126761A JP2520305B2 (ja) | 1989-05-22 | 1989-05-22 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126761A JP2520305B2 (ja) | 1989-05-22 | 1989-05-22 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02307372A true JPH02307372A (ja) | 1990-12-20 |
| JP2520305B2 JP2520305B2 (ja) | 1996-07-31 |
Family
ID=14943271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126761A Expired - Fee Related JP2520305B2 (ja) | 1989-05-22 | 1989-05-22 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520305B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010514385A (ja) * | 2006-12-22 | 2010-04-30 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 制御装置及びパルス幅変調される駆動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02231992A (ja) * | 1989-03-06 | 1990-09-13 | Nippon Densan Corp | 交流モータ用インバータ |
-
1989
- 1989-05-22 JP JP1126761A patent/JP2520305B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02231992A (ja) * | 1989-03-06 | 1990-09-13 | Nippon Densan Corp | 交流モータ用インバータ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010514385A (ja) * | 2006-12-22 | 2010-04-30 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 制御装置及びパルス幅変調される駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2520305B2 (ja) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11855553B1 (en) | Multi-level inverter with mixed device types | |
| EP1821397A2 (en) | Nine device AC-TO-AC converter | |
| EP1411624B1 (en) | Power inverter | |
| CN102195460B (zh) | 功率转换装置 | |
| US11901805B2 (en) | Method for switching off power semiconductor switches in a bridge circuit, bridge circuit, and inverter comprising a bridge circuit | |
| CN103856094A (zh) | 包括SiC JFET的功率逆变器 | |
| JP2004208428A (ja) | ３相パルス幅変調波形発生装置 | |
| JP2018117423A (ja) | 電力変換装置の制御方法 | |
| JP2001061276A (ja) | Ｐｗｍサイクロコンバータおよびその遮断回路と遮断方法 | |
| JP4491718B2 (ja) | ３レベルコンバータ | |
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| JPH02307372A (ja) | 電力変換装置 | |
| JP4622840B2 (ja) | 交流交流直接変換器の制御装置 | |
| JP2004364477A (ja) | 交流−交流直接変換形電力変換装置 | |
| US4247887A (en) | AC--AC Converter device | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JP4688021B2 (ja) | 交流−交流直接変換形電力変換装置 | |
| JPS5914367A (ja) | インバ−タの並列装置 | |
| JP2005218247A (ja) | インバータの駆動方法及びインバータ装置 | |
| JPH06133534A (ja) | 半導体交流スイッチ | |
| JP3251805B2 (ja) | Ｎｐｃインバータ装置及びその制御方法 | |
| JP2018117504A (ja) | 電子回路 | |
| US20210218348A1 (en) | THREE-PHASE FULL SiC INVERTER WITH ZERO-VOLTAGE SWITCHING CAPABILITY | |
| JP2025149235A (ja) | 電力変換装置 | |
| JPH06113559A (ja) | Ｇｔｏインバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |