JPH02307385A

JPH02307385A - Ｐｌｌ速度制御回路

Info

Publication number: JPH02307385A
Application number: JP1129371A
Authority: JP
Inventors: Hiroshi Ishii; 洋石井; Masaaki Ozaki; 正昭尾崎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-05-22
Filing date: 1989-05-22
Publication date: 1990-12-20
Anticipated expiration: 2010-05-15
Also published as: DE69026423D1; EP0399475A3; DE69026423T2; EP0399475B1; EP0399475A2; JPH0744864B2; US5115172A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は２以上の制御対象を所定の速度比で制御するＰ
　Ｌ　Ｌ速度制御回路に関する。

〈従来の技術〉２以上の制御対象を所定の速度比で制御することが必要
な例としては原稿台固定方式の電子写真複写機が掲げら
れる。この種の電子写真複写機は、原稿面から感光体ド
ラムまでの光路長をその走査位置にかかわらず一定にす
る必要があることから、原稿に光を照射する光源等を搭
載した第１ミラーベースと、原稿で反射きれた光を感光
体ドラムに導くための反射ミラーやレンズ等を搭載した
第２ミラーベースとを２対１の速度比で原稿走査方向に
駆動させるようになっている。従来は、ワイヤ・プーリ
機構でもって機械的に２対ｌの速度比で移動規制し、ワ
イヤ・プーリ機構に連結された回転モータを制御するこ
とにより、第１ミラーベースと第２ミラーベースとを駆
動させるようにしていた。だが、このワイヤ・プーリ機
構を用いた方式では、駆動力の伝達系にワイヤという弾
性体が介在しているがために、電子写真複写機の高速化
に対応することができず、この観点から２台のりニアモ
ータを用いた方式のものが開発されるに至った。この方
式を採る電子写真複写機は、第１ミラーベースと第２ミ
ラーベースとを２台のりニアモータでもって独立に駆動
させるとともに２台のりニアモータを２つのＰＬＬ速度
制御回路で夫々制御するようにして、これらを２対１の
速度比で安定して駆動させるようにしていた。

〈発明が解決しようとする課題〉しかしながら、上記従来例による場合には、２台のりニ
アモータの制御系が互いに異なる２つのＰＬＬ速度制御
回路でもって夫々速度制御してし・ることから、次に述
べるような問題が生しる。即ち、個々・のりニアモータ
の速度制御については問題はないが、装置が運転される
過程で、第１ミラーベースと第２ミラーベースとの位置
関係、言い換えると、原稿面から感光体ドラムまでの光
路長が様々な要因でずれても、これが自動的に修正され
ず、結果として複写画像にピントずれが発生する。この
原因は各リニアモータの速度と位相とが個々に管理され
ている他、所謂ロックレンジを外れると引き込み位置に
戻されないからであり、この影響は時間の経過とともに
益々大きくなる。本来、２台のりニアモータを用いた方
式の電子写真複写機は、高速化に非常に適しているので
あるが、この欠点が性能アップを推進する上で非常に大
きな障害となっている。

本発明は上記事情に鑑みて創案されたものであり、第１
の制御対象と第２の制御対象とを所定の速度比で制御す
るとともに同期運転させることができるＰＬＬ速度制御
回路を提供することを目的とする。

〈課題を解決するための手段〉本発明にかかるＰＬＬ速度制御回路は、第１図に示すよ
うに、制御対象１０ａ　、　１０ｂを夫々速度制御する
上での時間基準となるクロックパルスＴを生成するクロ
ックパルス発生部１と、クロックパルス発生部ｌから出
力されたクロックパルスＴを分周して制御対象１０ａ　
、１０ｂの目標速度に応じた基準パルスＴ　ＲＥ　Ｆ　
ｍ、ＴＭＥＦｂを夫々生成する基準パルス発生部２ａ、
　２ｂと、基準パルス発生部２ａ、２ｂから夫々出力さ
れた基準パルスＴＲＥ□、ＴＲＥＦｂを夫々カウントす
るストローク位置命令部３ａ、　３ｂと、制御対象１０
ａ　、ｌＯｂの各相対移動量を夫々検出するリニアエン
コーダ４ａ、　４ｂと、リニアエンコーダ４ａ、４ｂか
ら夫々出力されたエンコーダパルスＸＦＢａ、ＸＦ□を
夫々カウントするストローク位置検出部５ａ、５ｂと、
ストローク位置検出部５ａ、５ｂの各カウントデジタル
値とストローク位置命令部３ａ、３ｂの各カウントデジ
タル値とを夫々減算比較する位置偏差算出部６ａ、　６
ｂと、基準パルスＴＲＥＦａ、Ｔ１１ＥＦｂとエンコー
ダパルスＸ□ａ　、ＸＦＢｂ　との各位相差を夫々算出
する位相差算出部７ａ、７ｂと、位置偏差算出部６ａ、
６ｂにて夫々算出された各位置偏差デジタル値をＸＩＥ
Ｒ５ＸＺＥＲとする一方、位相差算出部７ａ、７ｂにて
夫々算出された各位相差をＰＩＥｌ、Ｐ！［Ｒとすると
き、２πＸＩＥＲ＋ＰＩＥＲ，２πＸ　ｚｔａ　＋Ｐ　
ＨＥＲを夫々演算する位相差補正部８ａ、８ｂと、位相
差補正部８ａ、８ｂの各演算結果に基づいて制御対象１
０ａ　、１０ｂの各制御量を夫々調節する調節部９ａ、
　９ｂとを具備している。

〈作用〉第１図はＰＬＬ速度制御回路のブロック構成図であって
、この図を参照して制御対象１０ａを速度制御する回路
（第１制御対象制御部Ａ）について説明する。クロック
パルス発生部１にて出力されたクロックパルスＴは、基
準パルス発生部２ａにて制御対象１０の目標速度に応じ
た分周比で分周される。分周された基準パルス’ＩＴ’
　ＲＥＦｍはストローク位置命令部３ａにてカウントさ
れる。このカウントデジタル値は制御対象１０ａのスト
ローク位置の目標値を与えるデータとなる。

一方、制御対象１０ａの相対移動量はリニアエンコーダ
４ａにて検出されており、リニアエンコーダ４ａから出
力されたエンコーダパルスＸ　Ｆｉｌｍはストローク位
置検出部５ａにてカウントされる。このカウントデジタ
ル値は制御対象１０ａの現在のストローク位置を与える
データとなる。これらのデータは位置偏差算出部６ａに
て減算比較され、減算結果である位置偏差デジタル値Ｘ
ＩＥＩは、制御対象１０の位置偏差を与えるデータとな
る。

また、基準パルスＴ　Ｉ　Ｅ　Ｆ　ｍとエンコーダパル
スＸ、□とは位相差算出部７ａに導かれて、ここで両パ
ルスの位相差が求められる。この位相差はクロックパル
スＴの数として出力され、このデータがＰＩＥＲであり
、位相差補正部８ａに導かれ、位相差補正部８ａでは、
２πＸ＋ｔｍ　＋　ＰＩＥＲ（＝ＰＥＲ−）の演算が行
われる。

ところで、第２図は位置偏差デジタル値ＸＩＥＲが０、
ｌ、−１であるときのＴＲＥ□、ＸＦＢ、、ＰＥＲａの
タイミングチャートを示している。なお、第２図中に併
せて示す括弧書は、基準パルスＴ、ｌＥｒつとエンコー
ダパルスＸ　ＦＢｍとの位相のずれ具合を表すために便
宜的に付されたものである。また、基準パルスＴ　ＲＥ
　Ｆ　ａのパルス時間幅をＬとする。

第２図（ａ）は基準パルスＴ、ｌＥＦ、を基準としてエ
ンコーダパルスＸＦＩ１ｍが１未満進んでいる状態を示
している。この場合には、位置偏差デジタル値Ｘ＋ＥＲ
が０であるので、Ｐ、□＝２π・Ｏ＋ＰＩＥＲとなる。

第２図（ｂ）は基準パルスＴ　ＲＥ　Ｆ　ｓを基準とし
てエンコーダパルスＸＦＢａがｔ以上２を未満進んでい
る状態を示している。この場合には、位置偏差デジタル
値ＸＩＥＲが１であるので、ＰＥＲ−−２π・１＋ＰＩ
ＥＲとなり、ＰＩＥＲに２πを上乗せされたものがＰ　
ＥＲａとなる。

第２図（Ｃ）は基準パルスＴ　Ｍ　Ｅ　Ｆ　ａを基準と
してエンコーダパルスＸＦＢａがｔ以上２Ｌ未満遅れて
いる状態を示している。この場合には、位置偏差デジタ
ル値Ｘ　ＩＥＲが−１であるので、Ｐ、□＝２π・（１
）＋ＰＩＥｌｌとなり、Ｐ　ＩＥＩＩに一２πを上乗さ
れたものがＰＥＲａ　となる。

即ち、位置偏差デジタル値Ｘ１□が整数ｎである時には
、Ｐ　ＥＲａは２πｎ＋Ｐ＋ｔＲとなる。

このＰ□１は基準パルスＴＲ１□とエンコーダパルスＸ
ＦＢｍ　との絶対的な位相差の大きさを与えるデータで
あり、このデータが制御対象１０ａの制御量を調節する
調節部９ａにフィードバック量として与えられるので、
基準パルスＴＩＩｆ□とエンコーダパルスＸＦ１１．と
の絶対的な位相差の大きさが零に戻されることになる。

一方、制御対象１０ｂを速度制御する回路（第２制御対
象制御部Ｂ）については、第１図に示すように、上記と
全く同様であるので説明は省略する。

ただ、クロック発生部１については共通にされているの
で、基準パルスＴＩＥ□と基準パルスＴＲＥＦ＋＋との
時間関係にずれが生じないことになり、これで制御対象
１０ａと制御対象１０ｂとが所定の速度比で同期運転さ
れることになる。

〈実施例〉以下、本発明にがかるＰＬＬ速度制御回路を原稿台固定
方式の電子写真複写機に適用した例について詳しく説明
する。

まず、第３図を参照して、電子写真複写機の内部に装備
される第１ミラーベース１４、第２ミラーベース１５を
原稿走査方向（図中矢印方向）に夫々駆動させるリニア
モータ１０ａ（第１の制御対象）、リニアモータ１０ｂ
（第２の制御対象）について説明する。なお、図中示さ
れた部品番号、信号番号等に付せられたａ、ｂの添字は
原則としてリニアモータ１０ａ　、リニアモータ１０ｂ
に関連した部であることを夫々示している。

リニアモータ１０ａは三相ブラシレスＤＣリニアモータ
であって、第１ミラーベース１４の両側に夫々配置され
た可動子１１ａ　、ｌｌｂと、可動子１１ａ、ｕｂに対
して所定のギャップを設けて垂直に夫々配置された固定
子１２．１２から構成されており、ガイド部材１３によ
って可動子１１ａ　、　ｌｌｂを摺動規制して、第１ミ
ラーベース１４を自由自在に駆動させるような基本構成
となっている。一方、リニアモータ１０ｂについては、
固定子１２．１２、ガイド部材５０を夫々共通にする他
は、リニアモータ１０ａと全く同様で、第２ミラーベー
ス１５を自由自在に駆動させるようになっている。なお
、リニアモータ１０ａ　、　１０ｂには、第１ミラーベ
ース１４、第２ミラーベース１５の各ストローク位置を
夫々検出するためのリニアエンコーダ４ａ、４ｂが夫々
設けられている（図中４１は固定子１２の近傍に貼り付
けられた固定子スケールである）。

次に、第４図を参照して第１ミラーベース１４、第２ミ
ラーベース１５の各概略構成について説明する。

第１ミラーヘース１４は、ハロゲンランプ１４２、反射
ミラー１４３等がベース本体１４１に夫々取り付けられ
た構造となっている一方、第２ミラーベース１５は、反
射ミラー１５２．１５３がベース本体１５１に夫々取り
付けられた構造となっている。また、第１ミラーヘース
１４、第２ミラーベース１５が夫々接触し得ない位置に
は、ズームレンズ１６、反射ミラー１７が夫々設けられ
ている。即ち、原稿面１９にて反射されたハロゲンラン
プ１４２から発せられた光は、反射ミラー１４１、反射
ミラー１５２．１５３、ズームレンズ１６、反射ミラー
１７を順次的に介して感光体ドラム１））に照射される
ようになっており、第１ミラーヘース１４と第２ミラー
ベース１５との速度比が２対１に保たれることにより、
原稿面１９から感光体ドラム１８までの光路長がその走
査位置に関わらず一定にされるようになっている。

なお、第５図は、第１ミラーベース１４の速度（リニア
モータ１０ａの速度）と第２ミラーヘース１５の速度（
リニアモータｔｏｂの速度）における各速度パターンが
示されており、第１ミラーへ−ス１４、第２ミラーベー
ス１５は、初期位置の待機状態αから、加速状態β、定
速状態Ｔ、リターン加速状態εへと移って再び元の初期
位置に夫々戻されるようになっている。

次に、リニアモータ１０ａ　、ｆｏｂを速度制御するり
ニアモータ制御回路について第６図を参照して説明する
。

図示されているリニアモータ制御回路は所謂ソフトウェ
アサーボと称せられる１チツプマイクロコンピユータＣ
を主構成とした回路であって、リニアモータ１０ａ　、
１０ｂを、待機状態αから加速状態β、定速状態γ、リ
ターン加速状態εに至るまで一貫して独立して速度制御
するようｋこ予めプログラムされている。なお、本発明
にがかるＰＬＬ速度制御回路としての機能は定速状態Ｔ
において発揮されるようになっている。

まず、■チップマイクロコンピュータＣの周辺回路につ
いて説明する。１チツプマイクロコンピユータＣに内蔵
のＩ１０ポート１０３ａ、　１０３ｂには、三相ドライ
バ９ａ、９ｂ　（調節部に相当する）を介してリニアモ
ータ１０ａ　、　１０ｂが夫々接続されている。

Ｉ１０ボート１０３ａ、　１０３ｂから出力されるＰＷ
Ｍ信号、Ｆ／Ｒ信号、ＢＲＫ信号は、リニアモータｌｏ
ａ、１０ｂに発生する推進力の大きさ、駆動方向切換、
制動力の大きさを夫々制御する信号となっている。

このリニアモータ１０ａ　、　１０ｂの相対速度を夫々
検出するリニアエンコーダ４ａ、４ｂは、何れも分解能
が４００μｍのもので、近似正弦波であるａ相、ｂ相信
号（第７図参照）、及び原点出しのためのＺ信号を夫々
出力している。これらの各信号は波形成形器４０ａ　、
４０ｂに夫々導かれている。

波形成形器４０ａについて第７図を参照して説明する。

波形成形器４０ａでは近似正弦波であるａ相信号を波形
処理してＵ□倍信号同じくｂ相信号を波形処理してＤ−
信号を夫々生成している他に、Ｕ　ｐａ倍信号Ｄ　ｎａ
倍信号加算したＵ。、信号（エンコーダパルスＸＦＩｌ
ａに相当する）も生成している。

更にその上で、ａ相、ｂ相信号を用いて疑伯ノコギリ波
のアナログ位置信号Ｘ、を生成するとともに、ａ相、ｂ
相信号を微分処理した後にこれらを合成することでアナ
ログ速度信号■、を生成している。アナログ位置信号ｘ
ａ、アナログ速度信号Ｖ、　、ＵＤａ信号は、何れも１
チツプマイクロコンピユータＣに内蔵されたストローク
位置カウンタ５ａ、　Ａ／Ｄコンバータ１０４ａ、カウ
ンタ７０ａに夫々導かれている。

一方の波形成形器４０ｂついては上記と全く同様である
ので説明は省略する。なお、原則として１、信号名、デ
ータ名に付けられたアルファベットが大文字であるとき
にはリニアエンコーダ４ａ、４ｂの分解能である４００
μｍのピッチで量子化されたデジタルデータを指し、そ
れが小文字であるときにはアナログデータ又は４００μ
硝より更に細かいピッチで量子化されたデジタルデータ
を指すものとする。

次に、１チツプマイクロコンピユータＣに内蔵されたス
トローク位置カウンタ５ａ、カウンタ７０ａ、Ａ／Ｄコ
ンバータ１０４ａについて説明する。ストローク位置カ
ウンタ５ａは（ストローク位置検出部に相当する）、Ｕ
□倍信号Ｄ　ｎａ倍信号よってカウントアンプ、カウン
トダウンするとともに７３信号（リニアエンコーダ４ａ
のＺ信号を単に波形成形した信号である）によってクリ
アするようになっている。このストローク位置カウンタ
５ａが示すデータは、リニアモータ１０ａ（第１ミラー
ベース１４）のストローク位置を与えるデジタル位置デ
ータＸ０１となる。また、カウンタ７０ａはＵＤａ信号
の立ち上がりエツジでトリガーをかけてクロックパルス
発生部１から導かれたクロックパルスＴ　（６ＭＩＩｚ
）を計数するようになっている。このカウンタ７０ａの
カウントデータはｔＪＤａ信号のパルス間隔の時間を示
しており、リニアモータｌｏａの速度を与えるデジタル
速度データ■。１となる。

ところで、リニアエンコーダ４ａ、　４ｂの１ピッチ分
に相当する目標移動時間をクロックパルスＴの数で表し
たデータをＴＣにとする。すると、デジタル目標速度デ
ータＶ、、＝ＴＣＫとなり、このデータＴ（、には基準
パルスＴ　ＲＥ　Ｆ　ａを発生させるためのタイマー設
定データを兼ねる。

更にその上で、カウンタ７０ａはＵ。信号と後述するタ
イマ部１０１からの基準パルスＴ　ＲＥ　Ｆ　ｍとの位
相差を求め、クロックパルスＴのカウント数として出力
するようになっている（位相差データＰＩＥＲ）。なお
、カウンタ７０ａのこの機能は第１図における位相差算
出部に相当する。

また、Ａ／Ｄコンバータ１０４ａはアナログ位置信号Ｘ
、を逐次Ａ／Ｄ変換（変換データはアナログ位置データ
Ｘ（ＩＩである）するとともに、アナログ速度信号Ｖ、
を逐次Ａ／Ｄ変換（変換データはアナログ速度データＶ
ＯＩである）するようになっている。

一方、１チツプマイクロコンピユータＣに内蔵されたス
トローク位置カウンタ５ｂ、カウンタ７０ｂ、Ａ／ロコ
ンバータ１０４ｂについても上記のものと全く同様であ
るので説明は省略する。また、データや信号についても
同様である。

次に、ソフトウェアによる機能であるが、第６図に示さ
れている速度テーブル部２０ａ、ストローク位置命令部
２ａについて説明する。速度テーブル２０ａは、第５図
で示すリニアモータ１０ａの速度パターンを予め格納し
たＲＯＭテーブルである。速度テーブル２０ａに格納さ
れたデータは、基準パルスＴ、ｌＥＦｍに基づいて適宜
読み出されるようになっており、読み出されたデータは
、リニアモータ１０ａのデジタル目標速度を与えるデジ
タル目標速度データＶｉｌ、デジタル目標速度を与える
Ｗｉ３パルスＴ　、１Ｅｖａ発生のためのタイマ設定デ
ータとして夫々扱われるようになっている。なお、速度
テーブル２０ａのかかる機能は第１図における基準パル
ス発生部に相当する。

このデジタル目標速度データＶ　ｉ　ｌはレジスタカウ
ンタ等であるストローク位置命令部２ａでもってデジタ
ル位置命令データＸｉｌに変換されるようになっている
。アナログ位置命令データＸｉ１、デジタル位置命令デ
ータＸ　ｉ　Ｉはリニアモータ１０ａのストローク位置
の命令値を夫々与える。

また、速度テーブル部２０ｂ、ストローク位置命令部２
ｂについては上記と全く同様であるので説明は省略する
が、賛同部１０４の働きでもって、第２ミラーベース１
５の速度を第１ミラーベース１４の半分の値に設定する
べく、基準パルスＴ１□を１／２分周し、基準パルスＴ
ｌ１ＥＦｂを得ている。なお、■チップマイクロコンピ
ュータＣには、タイマ部１０１やＡＬＵ１０２等が内蔵
されている。

次に、１チツプマイクロコンピユータＣの動作説明を行
うが、待機状態α、加速状態β、定速状態Ｔ、リターン
加速状態εに分けて順次説明する。

（１）待機状態α リニアモータ１０ａ　、１０ｂが待機状態αにあるとき
は、第８図に示す待機状態の処理ルーチンが進められる
。まず、図外のスイッチがキーインされると、コピー操
作スイッチによるスタート信号がアクティブとなるまで
、Ａ／Ｄコンバータ１０４ａ、　１０４ｂにおける各Ａ
Ｄ完了割り込みによって、割込みルーチン■、割込みル
ーチンＪが適宜進められるようになっている。

即ち、スタート信号が未だアクティブでない状態で（Ｓ
ｌ）、Ａ／Ｄコンバータ１０４ａによる割り込みがかか
ると、割込みルーチンｆに移行する。この割込みルーチ
ンＩでは、まず、デジタル位置データＸ６１がＯである
か否かを判定する。デジタル位置データＸ０．が１以上
であれば（Ｓ２）、更に、これが４以上であるか否かを
判定する。この判定の結果、デジタル位置データＸＯＩ
が４以下であるならば、このデータを基にアナログ目標
速度データｖ＝＋を求め（Ｓ３）、デジタル位置データ
ｘ０．が４以上であるならば、所定のリミットをかけた
アナログ目標速度データＶｉｌを求める（Ｓ４）。その
後、アナログ目標速度データＶｉｌとアナログ速度デー
タ■。Ｉとを減算して、アナログ速度偏差データＶＩＥ
Ｒを求める（Ｓ５）　、そしてアナログ速度偏差データ
ＶＩＥＲを基にＣＮ　１”　Ｌデータを求める。

一方、デジタル位置データＸＯＩが０であるならば、Ｘ
ｃ　（リニアモータ１０ａ　、１０ｂが各初期位置に位
置するときのアナログ位置データＸＯＩ、ｘｏｚに相当
する）とアナログ位置データＸ。Ｉとを減算して、アナ
ログ位置偏差データＸ　ＩＥＩＩを求める（Ｓ８）。そ
してアナログ位置偏差データＸＩＥＲと名ナログ速度デ
ータＶ。ｌを基にＣＮＴＬデータを求める（Ｓ９）。

上記のような過程を経てＣＮ几データが求められると、
このデータの大きさ、符号に各部じたＰＷＭ信号、Ｆ／
Ｒ信号を夫々出力して（Ｓ９）　、この割込みルーチン
Ｉを終了する。

一方、Ａ／Ｄコンバータ１０４ｂによる割り込みがかか
ると、今度は、割込みルーチンＩ］に移行するが、これ
については上記と全く同様であるので説明は省略する。

この待機状態の処理ルーチンでは、時間遅れが比較的大
きいデジタル速度データ■。１及びデジタル位置データ
Ｘ。Ｉを用いるデジタル速度フィードバック制御ではな
（、アナログ速度フィードバック制御により原点位置決
めが行われているので、原点位置決め精度が非常に高い
というメリットがある。但し、Ｇ、−Ｇ、は任意のサー
ボゲインである。

そして、待機状態の処理ルーチンが逐次進められている
過程で、スタート信号がアクティブになると、第９図に
示す加速状態の処理ルーチンが進められる（Ｓｌｌ）。

なお、デジタル位置命令データＸ　ｉｌｓ　ｘ＝ｚが夫
々ｎを示ずときのリニア速度テーブル２０ａ　、　２０
ｂの各続出データの内容を夫々ＴＢＬｌ（ｎ　）　、Ｔ
　Ｂ　Ｌ２（ｎ　）であるとして以下説明する。

（２）加速状態β 加速状態の処理ルーチンの移行すると、初期設定として
、ＴＢＬＩ（１）の値でもってタイマ部１０１が起動さ
れ、次のタイマ動作に備えてＴＢＬＩ（２）の値がプリ
セットされる。そしてリニアモータ１０ａ　、１０ｂを
最大推進力でフィード方向に各駆動させるべく、ＰＷＭ
信号、Ｆ／Ｒ信号を夫々出力する（Ｓ１２）。その後、
デジタル位置命令データＸ　＋　ｌがＸＰ　　（リニア
モータ１０ａが第５図中に示すＤ点に位置しているとき
のデジタル位置データＸ　０＋に対応している）に−敗
するまで、タイマ割込みルーチン八、割込みルーチンＡ
、割込みルーチンＢが適宜進められる。この過程を詳し
く説明する。タイマ部１０１がＴＢＬＩ（１）の値を計
数し終わると、タイマ割込みルーチンＡに移行する。

このタイマ割込みルーチンＡでは、まず、デジタル位置
命令データＸ、を１カウントアツプする。

そして、デジタル位置命令データＸＬ１が偶数か否かを
判定して、偶数であるときだけ、デジタル位置命令デー
タＸ　ｉ　２を１カウントアツプする。これが終了する
と、１カウントアツプされたデジタル位置命令データＸ
１に基づいて速度テーブル２０ａからＴ　Ｂ　Ｌｌ（Ｘ
ｉｌ＋　１　）のデータを読み出し、このデータに基づ
いてタイマ部１０１を起動させて、以後は、デジタル位
置命令データＸ　ｉ　ＩがＸ、に一致するまで繰り返し
続けられる。

割込みルーチンＡについて詳しく説明する。デジタル位
置データＸ　０１が更新されて、割込みルーチンＡに移
行すると、速度テーブル２０ａからＴＢＬｌ（Ｘｉ＋）
のデータを読み出して、これをデジタル目標速度データ
Ｖ　ｉ　ｌとする（Ｓ１４）　、そしてデジタル位置デ
ータＸＯＩがデジタル位置命令データＸ、１に一致して
いるか否かを判定する。一致していなければ、デジタル
位置命令データＸｉｌとデジタル位置データＸＯＩとを
減算して、デジタル位置偏差データＸＩＥＩＩを求める
（Ｓ１５）。そしてデジタル位置偏差データＸＩＥＲと
デジタル目標速度データＶ　ｉ　ｌとを基に補正デジタ
ル速度データ■８．゛を求め、この補正デジタル速度デ
ータ■、１′　とデジタル速度データ■。１とを減算し
て、デジタル速度偏差データＶＩＥＲを求め、このデジ
タル速度偏差データＶＩＥＩＩを基にＣＮＴＬデータ求
める（Ｓ１６）。

一方、デジタル位置デー７ｘ、、とデジタル位置命令デ
ータＸｉｌとが一致していれば、デジタル目標速度デー
タＶ　ｉ　ｌとデジタル速度データ■。１とを減算して
、デジタル速度偏差データＶ　ＩＥＲを求め、このデジ
タル速度偏差データＶｌｌ！Ｒを基にＣＮＴＬデータ求
める（Ｓ１？）。

上記のような過程を経てＣＮＴＬデータが求められると
、このデータの大きさ、符号に各部したＰＷＭ信号、Ｆ
／Ｒ信号を夫々出力して（８１８）、この割込みルーチ
ン八を終了する。

一方、デジタル位置データＸＯ２が更新される度に割り
込みがかかる割込みルーチンＢについては、上記と全く
同様であるので説明は省略する。

この加速状態の処理ルーチンでは、加速状態βににおけ
るリニアモータ１０ａ　、１０ｂの位置偏差が±２００
μｍより小さいときには、通常の速度フィードバック制
御が行われるが、位置偏差が±２００μｍより大きいと
きには、この速度エラーを速く収束させるために、補正
デジタル速度データ■。

１’　、ＶｉＺ′　でもって補正した速度偏差データ■
ＩＥＲ、Ｖｅｉｌを用いて速度フィードバック制御が行
われている。それ故、２対ｌの速度比で制御されるリニ
アモータ１０ａ　、１０ｂを高速駆動できるというメリ
ットがある。但し、Ｇ、−Ｇ、は任意のサーボゲインで
ある。

そして加速状態の処理ルーチンが逐次進められる過程で
、デジタル位置命令データＸ　ｉ　ＩがＸＰに一致する
と、第１０図に示す定速状態の処理ルーチンに移行する
（Ｓ１９）。

（３）定速状態γ この定速状態の処理ルーチンに移行すると、まず、初期
設定として、速度テーブル部２０ａから定速状態γにお
けるデジタル目標速度データＶｉｌを読み出すとともに
、このデータでもってその後はタイマ部１０１をインタ
ーバルタイマーとして起動させる。そしてデジタル位置
命令データＸＡ１がＸ、（リニアモータ１０ａが第５図
中に示すＥ点に位置しているときのデジタル位置命令デ
ータＸＯＩに対応している）に一致するまで、タイマ割
込みルーチン８１割込みルーチン９１割込みルーチンＦ
が適宜進められる。この過程を詳しく説明する。

タイマ部１０１がデジタル目標速度データＶ　Ｈ１のデ
ータを計数し終わる度に、タイマ割込みルーチンＢに移
行する。このタイマ割込みルーチンＢでは、まず、デジ
タル位置命令データＸ　ｉ　ｌを１カウントアツプし、
次に、デジタル位置命令データＸｌ＋が偶数か否かを判
定して、偶数であるときだけ、デジタル位置命令データ
ＸＬｚを１カウントアツプする。それ以後は、デジタル
位置命令データＸ　ｉ　ＩがＸＥに一致するまで繰り返
し続けられる。

割込みルーチンＥについて説明する。デジタル位置デー
タＸＯＩが更新されて、割込みルーチンＥに移行すると
、デジタル位置データＸ。Ｉがデジタル位置命令デニタ
Ｘｉｌに一致しているが否かを判定する。一致していな
ければ、デジタル位置命令データＸｉＩとデジタル位置
データＸＯ＋とを減算して、デジタル位置偏差データＸ
　ＩＥＲを求める（Ｓ２０）。そしてデジタル位置偏差
データＸＩＥＲに応じて目標速度データＶ　ｉ　Ｉを補
正し、補正された補正デジタル目標速度データＶ　ｉｌ
’　　とデジタル速度データ■。１とを減算してデジタ
ル速度偏差データ■ＩＥＲを求め、この速度偏差データ
ＶＩＥＲを基にＣＮＴＬデータを求める（Ｓ２１）。

一方、デジタル位置データＸＯＩがデジタル位置命令デ
ータＸｉ＋に一致していれば、位相差データＰ１□にオ
フセットを与えるべく、これに−ＴＣＫ／２を加算して
、補正位相差データＰＥａｍを求める（このＰ□１を求
めるための機能は第１図の位相差補正部に相当する）　
　（ｓ２２）。そして補正位相差データＰ　Ｅｌｍを基
にデジタル目標速度データＶ　ｉ　１を補正し、補正さ
れた補正デジタル目標速度データ■ム１パとデジタル速
度データ■。１とを減算してデジタル速度偏差データ■
１−を求め、このデジタル速度偏差データＶｌｔｌｌを
基にＣＮＴＬデータを求める（Ｓ２３）。

上記のような過程を経てＣＮ几データが求められると、
このデータの大きさ、符号に各部したＰＷＭ信号：　Ｆ
／Ｒ信号を夫々出力して、この割込みルーチンＥを終了
する。なお、デジタル位置データＸＯ２が更新される度
に割り込みがかかる割込みルーチンＦについては、上記
と全く同様であるので説明は省略する。

この定速状態の処理ルーチンでは、定速状態Ｔにおける
リニアモータ１０ａ　、１０ｂの位置偏差が±２００μ
鴎より小さいときにはＰＬＬ速度制御が行れ、プログラ
ムの簡略化の観点から、位置偏差が±２００μｌより大
きいときには速度制御が行われるようになっている。な
お、位置偏差が±２００μｍより大きい時にもＰＬＬ速
度制御を行うようにするには、・第１０図中に示す点線
で囲ったプログラムによれば良い。

従って、リニアモータ１０ａ　、　１０ｂが２対ｌの速
度比で安定して定速度制御されるとともに、両者の位置
関係もずれず、ここに優れた制御特性が得られる。言い
換えると、光路長がその走査位置に関係なく一定に保た
れることになり、ピントずれのない複写画像が得られる
というメリットがある。

但し、Ｇ、〜Ｇ８は任意のサーボゲインである。

そして定速状態の処理ルーチンが逐次進められている過
程で、デジタル位置命令データＸｉｌがＸｔに一致する
と、第１１図に示すリターン加速状態の処理ルーチンに
移行する（Ｓ２４）。なお、デジタル位置命令データＸ
　ｉ　ｌ　％　Ｘ　ＯＺが夫々ｎを示すときのリニア速
度テーブル２０ａ　、２０ｂの各読出データの内容をＴ
ＢＬ３（ｎ）　、ＴＢＬ４（ｎ）であるとして以下説明
する。

（４）リターン加速状態ε リターン加速状態の処理ルーチンに移行すると、リニア
モータ１０ａ　、　１０ｂを最大推進力でリターン方向
に各駆動させるべく、ＰＷＭ信号、Ｆ／Ｒ信号を夫々出
力する。そして、デジタル位置データＸ　１１１ＳＸ　
ｏｘの何れかが４に一敗するまで、割込みルーチンＧ、
割込みルーチンＨが適宜進められるようになっている。

割込みルーチンＧについて詳しく説明する。デジタル位
置データＸ　ｉ　ｌが更新されて、割込みルーチンＧに
移行すると、速度テーブル２０ａからＴＢＬ３（Ｘｏ＋
）のデータを読み出して、これをデジタル目標速度デー
タＶｉｌとする。そしてデジタル目標速度データ■、−
とデジタル速度データ■。１とを減算して、デジタル速
度偏差データＶＩＥＲを求め、このデジタル速度偏差デ
ータＶＩＥＩＩを基にＣＮ几データ求める。その後、Ｃ
ＮＴＬデータの大きさ、符号に応じたＰＷＭ信号、Ｆ／
Ｒ信号を夫々出力して、この割込みルーチンＧを終了す
る。

一方、デジタル位置データＸム２が更新される度に割り
込みがかかる割込みルーチンＩＩについては、上記と全
く同様であるので説明は省略する。

そしてリターン加速状態の処理ルーチンが進められる過
程で、デジタル位置データＸＯＩ、ＸＧ２が４に一致す
ると、前に説明した待機状態の処理ルーチンが進められ
ることになる。

従って、リニアモータ１０ａ　、　１０ｂが各初期位置
に戻される直前で（初期位置からの距離はリニアエンコ
ーダ４ａ、　４ｂの４ピッチ分に相当する）、デジタル
の速度制御からアナログの速度制御に切り換えられるこ
とから、リニアモータ１０ａ　、　１０ｂが高速で原点
に戻されるとともに、原点位置決めの精度も悪くならな
いというメリットがある。但し、Ｇ、、Ｇ、は任意のサ
ーボゲインである。

従って、本案のＰＬＬ速度制御回路を用いた電子写真複
写機は、複写の高速化と高画像化とを共に推進すること
ができ、非常に高性能な装置を提供することかできる。

なお、本発明にがかるＰＬＬ速度制御回路は上記実施例
に限定されず、例えば２以上の制御対象を同期運転させ
る必要がある例えばＸ−Ｙテーブルにも適用可能である
。また、ソフト構成とするのではなく、純然たるハード
構成とすることも可能であることは勿論である。

〈発明の効果〉以上、本発明にがかるＰＬＬ速度制御回路による場合に
は、第１、第２の制御対象の目標速度となり位相基準と
もなる第１、第２の基準パルスがクロツタパルス発生部
のクロックパルスに基づいて生成される他、第１、第２
の基準パルスと第１、第２のエンコーダパルスとの各位
相差の大きさが如何な葛ものであっても、負帰還の過程
でこれらが零とされるような構成となっているので、第
１．２の制御対象を所定の速度比で制御するとともに同
期運転させることができる。それ故、回路性能を高める
ことができる他、回路の適用範囲を拡げることができる
というメリットがある。

【図面の簡単な説明】

第１図は本発明にがかるＰＬＬ速度制御回路のブロック
構成図、第２図はＰＬＬ速度制御回路の動作原理を説明
するための主要データ、主要信号を示すタイミングチャ
ートである。第３図から第１１図にかけては本発明にが
かるＰＬＬ速度制御回路を電子写真複写機に適用した実
施例を説明するための図である。第３図はりニアモータ
を説明するための斜視図、第４図は第１ミラーベース、
第２ミラーベースを説明するための側面図、第５図は両
リニアモータの速度パターン特性を示すグラフ、第６図
は電子写真複写機の回路構成図、第７図は主要信号を示
すタイミングチャート、第８図は待機状態の処理ルーチ
ンのフローチャート、第９図は加速状態の処理ルーチン
のフローチャート、第１０図は定速状態の処理ルーチン
のフローチャート、第１１図はリターン加速状態の処理
ルーチンのフローチャートである。１・・・クロックパルス発生部２ａ　、　２ｂ・・・基準パルス発生部３ａ、３ｂ・・
・ストローク位置命令部４ａ　、　４ｂ・・・リニアエ
ンコーダ５ａ　、５ｂ・・・ストローク位置検出部６ａ
　、６ｂ・・・位置偏差算出部？ａ　、７ｂ・・・位相差算出部８ａ　　・８ｂ・・・位相差補正部９ａ　、９ｂ・・・調節部

Claims

【特許請求の範囲】

（１）第１、第２の制御対象を所定の速度比で制御する
ＰＬＬ速度制御回路であって、第１、第２の制御対象を
夫々速度制御する上での時間基準となるクロックパルス
を生成するクロックパルス発生部と、クロックパルス発
生部から出力されたクロックパルスを分周して第１、第
２の制御対象の目標速度に応じた第１、第２の基準パル
スを夫々生成する第１、第２の基準パルス発生部と、第
１、第２の基準パルス発生部から夫々出力された第１、
第２の基準パルスを夫々カウントする第１、第２のスト
ローク位置命令部と、第１、第２の制御対象の各相対移
動量を夫々検出する第１、第２のリニアエンコーダと、
第１、第２のリニアエンコーダから夫々出力された第１
、第２のエンコーダパルスを夫々カウントする第１、第
２のストローク位置検出部と、第１、第２のストローク
位置検出部の各カウントデジタル値と第１、第２のスト
ローク位置命令部の各カウントデジタル値とを夫々減算
比較する第１、第２の位置偏差算出部と、第１、第２の
基準パルスと第１、第２のエンコーダパルスとの各位相
差を夫々算出する第１、第２の位相差算出部と、第１、
第２の位置偏差算出部にて夫々算出された各位置偏差デ
ジタル値をＸ＿１＿Ｅ＿Ｒ、Ｘ＿２＿Ｅ＿Ｒとする一方
、第１、第２の位相差算出部にて夫々算出された各位相
差をＰ＿１＿Ｅ＿Ｒ、Ｐ＿２＿Ｅ＿Ｒとするとき、２π
Ｘ＿１＿Ｅ＿Ｒ＋Ｐ＿１＿Ｅ＿Ｒ、２πＸ＿２＿Ｅ＿Ｒ
＋Ｐ＿２＿Ｅ＿Ｒを夫々演算する第１、第２の位相差補
正演算部と、第１、第２の位相差補正演算部の各演算結
果に基づいて第１、第２の制御対象の各制御量を夫々調
節する第１、第２の調節部とを具備していることを特徴
とするＰＬＬ速度制御回路。