JPH02308320A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH02308320A JPH02308320A JP1128987A JP12898789A JPH02308320A JP H02308320 A JPH02308320 A JP H02308320A JP 1128987 A JP1128987 A JP 1128987A JP 12898789 A JP12898789 A JP 12898789A JP H02308320 A JPH02308320 A JP H02308320A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- video signal
- video
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 14
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 10
- 230000005764 inhibitory process Effects 0.000 abstract 2
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ビットマツプ方式の表示制御装置の出力する
ビデオデータをサンプリングして表示画面のハードコピ
ーを行う印刷装置や、読み取ったビデオデータを元に各
種の装飾を付加して画面表現を拡張する拡張表示制御装
置等において、これらの拡張装置の制御プログラムやデ
ータを変更するためのデータ転送方式に関する。
ビデオデータをサンプリングして表示画面のハードコピ
ーを行う印刷装置や、読み取ったビデオデータを元に各
種の装飾を付加して画面表現を拡張する拡張表示制御装
置等において、これらの拡張装置の制御プログラムやデ
ータを変更するためのデータ転送方式に関する。
［従来の技術］
これらの装置に、それ自身の制御卸プログラムや動作パ
ラメータ等を転送したり変更したりする場合、従来では
次の方式が取られている。すなわち、専用のＩ ／ Ｏ
（Ｉｎｐｕｔｌｏｕｔｐｕｔ）ボートを用意して双方の
装置を制御し、データ通信により転送する方式と、フロ
ッピィディスクやＲＯＭ （Ｒｅａｄ ＯｎｌｙＭｅｍ
ｏｒｙ）等の外部記憶媒体を介して変更する方式と、ス
イッチ設定等の人為的操作による方式とがある。
ラメータ等を転送したり変更したりする場合、従来では
次の方式が取られている。すなわち、専用のＩ ／ Ｏ
（Ｉｎｐｕｔｌｏｕｔｐｕｔ）ボートを用意して双方の
装置を制御し、データ通信により転送する方式と、フロ
ッピィディスクやＲＯＭ （Ｒｅａｄ ＯｎｌｙＭｅｍ
ｏｒｙ）等の外部記憶媒体を介して変更する方式と、ス
イッチ設定等の人為的操作による方式とがある。
上述した方式で制御プログラムや各種データを転送する
場合、専用のＩ１０ボートや外部記憶媒体を必要とする
。また、人為的操作も必要とする欠点がある。
場合、専用のＩ１０ボートや外部記憶媒体を必要とする
。また、人為的操作も必要とする欠点がある。
本発明の目的は、このような欠点を除去し、制御プログ
ラムや各種データをプログラマブルに転送できるデータ
転送方式を提供することにある。
ラムや各種データをプログラマブルに転送できるデータ
転送方式を提供することにある。
本発明は、ビットマツプ方式による表示システムの表示
制御装置から表示装置に出力されるビデオ信号の経路に
分岐接続される拡張装置への、表示制御装置からのデー
タを転送するデータ転送方式において、 前記拡張装置は、 前記表示制御装置からのビデオ信号及びデータをサンプ
リングして記憶するビデオＲＡＭと、前記表示制御装置
からの表示同期信号に同期して前記ビデオＲＡＭのリフ
レッシュアドレスを発生するリフレッシュ制御回路と、 前記リフレッシュ制御回路からのリフレッシュアドレス
と前記拡張装置のシステムバスのアドレスのいずれかを
選択し、前記ビデオＲＡＭにアドレスを出力するアドレ
ス選択器と、 前記表示制御装置からのビデオ信号を前記表示装置に出
力することを禁止するビデオ信号出力ゲートと、 前記ビデオ信号出力ゲートを制御する表示禁止制御レジ
スタとを有することを特徴としている。
制御装置から表示装置に出力されるビデオ信号の経路に
分岐接続される拡張装置への、表示制御装置からのデー
タを転送するデータ転送方式において、 前記拡張装置は、 前記表示制御装置からのビデオ信号及びデータをサンプ
リングして記憶するビデオＲＡＭと、前記表示制御装置
からの表示同期信号に同期して前記ビデオＲＡＭのリフ
レッシュアドレスを発生するリフレッシュ制御回路と、 前記リフレッシュ制御回路からのリフレッシュアドレス
と前記拡張装置のシステムバスのアドレスのいずれかを
選択し、前記ビデオＲＡＭにアドレスを出力するアドレ
ス選択器と、 前記表示制御装置からのビデオ信号を前記表示装置に出
力することを禁止するビデオ信号出力ゲートと、 前記ビデオ信号出力ゲートを制御する表示禁止制御レジ
スタとを有することを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す装置構成図である。
本実施例は、ビットマツプ方式による表示システムにお
いて、表示制御部３から表示装置ｌに出力されるビデオ
信号の経路に分岐接続される拡張制御部２に適応されて
いる。
いて、表示制御部３から表示装置ｌに出力されるビデオ
信号の経路に分岐接続される拡張制御部２に適応されて
いる。
本実施例であるデータ転送方式は、拡張制御部２におい
て、ビデオ信号１０２をサンプリングして記憶するビデ
オＲＡＭ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）５と、表示同期信号１０１に同期しビデオＲＡＭ５
のリフレッシュアドレス１０５を発生するリフレッシュ
制御回路７と、リフレッシュ制御回路７からのリフレッ
シュアドレス１０５と拡張制御部２のシステムバス１０
３のアドレスのいずれかを選択し、ビデオＲＡＭ５にビ
デオＲＡＭアドレス１０４を出力するアドレス選択器６
と、ビデオ信号１０２を表示装置１に出力することを禁
止するビデオ信号出力ゲート４と、ビデオ信号出力ゲー
ト４を制御する表示禁止制御レジスタ８とを備えている
。さらに、拡張制御部２は、バス１０３に接続されてい
る、ＲＯＭ９とＲＡＭｌ０とＣＰ Ｕ （Ｃｅｎｔｒａ
ｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１とＩ１０ボ
ート１２とを備えている。
て、ビデオ信号１０２をサンプリングして記憶するビデ
オＲＡＭ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）５と、表示同期信号１０１に同期しビデオＲＡＭ５
のリフレッシュアドレス１０５を発生するリフレッシュ
制御回路７と、リフレッシュ制御回路７からのリフレッ
シュアドレス１０５と拡張制御部２のシステムバス１０
３のアドレスのいずれかを選択し、ビデオＲＡＭ５にビ
デオＲＡＭアドレス１０４を出力するアドレス選択器６
と、ビデオ信号１０２を表示装置１に出力することを禁
止するビデオ信号出力ゲート４と、ビデオ信号出力ゲー
ト４を制御する表示禁止制御レジスタ８とを備えている
。さらに、拡張制御部２は、バス１０３に接続されてい
る、ＲＯＭ９とＲＡＭｌ０とＣＰ Ｕ （Ｃｅｎｔｒａ
ｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１とＩ１０ボ
ート１２とを備えている。
また、表示制御部３は、バス１０６に接続されている、
ビデオＲＡＭ１．３とＩ１０ポート１５とＣＰＵ１６と
ＲＯＭ１７と、ビデオＲＡＭ１３に接続されている表示
制御回路１４とを備えている。
ビデオＲＡＭ１．３とＩ１０ポート１５とＣＰＵ１６と
ＲＯＭ１７と、ビデオＲＡＭ１３に接続されている表示
制御回路１４とを備えている。
次に、本実施例の動作について説明する。
拡張制御部２は、表示制御部３から表示部１に出力して
いる、ビデオ信号１０２と表示同期信号１０１との経路
に挿入される。通常は、拡張制御部２のビデオ信号出力
ゲート４はイネーブル状態となっている。従って、表示
制御部３からのビデオ信号１０２はそのまま表示部工に
供給され、ビデオＲＡＭ１３のデータを画面に表示して
いる。
いる、ビデオ信号１０２と表示同期信号１０１との経路
に挿入される。通常は、拡張制御部２のビデオ信号出力
ゲート４はイネーブル状態となっている。従って、表示
制御部３からのビデオ信号１０２はそのまま表示部工に
供給され、ビデオＲＡＭ１３のデータを画面に表示して
いる。
このような状態となっているときに、表示制御部３から
拡張制御部２にデータを転送する必要が生じると、表示
制御部３はデータの転送に先立ち、Ｉ１０ポート１５を
介して、表示禁止命令を発行する。拡張制御部２のＣＰ
ＵＩＩは、Ｉ１０ポート１２でこの命令を受は取ると、
表示禁止制御レジスタ８に表示禁止情報を書き込む。表
示禁止制御レジスタ８の出力はビデオ信号出力ゲート４
に入力される。ビデオ信号出力ゲート４は、表示禁止制
御レジスタ８の出力により、表示制御部３からのビデオ
信号１０２をブランキングし、表示装置１の画面を無表
示にする。
拡張制御部２にデータを転送する必要が生じると、表示
制御部３はデータの転送に先立ち、Ｉ１０ポート１５を
介して、表示禁止命令を発行する。拡張制御部２のＣＰ
ＵＩＩは、Ｉ１０ポート１２でこの命令を受は取ると、
表示禁止制御レジスタ８に表示禁止情報を書き込む。表
示禁止制御レジスタ８の出力はビデオ信号出力ゲート４
に入力される。ビデオ信号出力ゲート４は、表示禁止制
御レジスタ８の出力により、表示制御部３からのビデオ
信号１０２をブランキングし、表示装置１の画面を無表
示にする。
一方、リフレッシュ制御回路７は、表示制御部３からの
表示同期信号１０１に同期して、ビデオ信号１０２ヲビ
デオＲＡＭ５に書き込むためのリフレッシュアドレス１
０５を発生する。アドレス選択器６は、リフレッシュ制
御回路７の出力するリフレッシュアドレス１０５を選択
し、リフレッシュアドレス１０５をビデオＲＡＭアドレ
ス１０４ としてビデオＲＡＭ５に出力する。
表示同期信号１０１に同期して、ビデオ信号１０２ヲビ
デオＲＡＭ５に書き込むためのリフレッシュアドレス１
０５を発生する。アドレス選択器６は、リフレッシュ制
御回路７の出力するリフレッシュアドレス１０５を選択
し、リフレッシュアドレス１０５をビデオＲＡＭアドレ
ス１０４ としてビデオＲＡＭ５に出力する。
次に、表示制御部３のＣＰＵ１６は、拡張制御部２に転
送するデータをビデオＲＡＭ１３の表示領域に書き込む
。表示制御部３のビデオＲＡＭ１３からのビデオ信号１
０２は、拡張制御部２のビデオＲＡＭ５に常時、書き込
まれているので、ビデオＲＡＭ５にビデオＲＡＭ１３と
同一のデータが転送される。表示制御部３のＣＰＵ１６
は全ての転送するデータをビデオＲＡＭ１３に書き込む
と、Ｉ１０ボート１５を介して転送終了を拡張制御部２
に通知する。
送するデータをビデオＲＡＭ１３の表示領域に書き込む
。表示制御部３のビデオＲＡＭ１３からのビデオ信号１
０２は、拡張制御部２のビデオＲＡＭ５に常時、書き込
まれているので、ビデオＲＡＭ５にビデオＲＡＭ１３と
同一のデータが転送される。表示制御部３のＣＰＵ１６
は全ての転送するデータをビデオＲＡＭ１３に書き込む
と、Ｉ１０ボート１５を介して転送終了を拡張制御部２
に通知する。
拡張制御部２のＣＰＵＩＩは、Ｉ１０ボート１２を゛経
由してこの通知を受は取ると、アドレス選択器６をシス
テムバス１０３に切り替える。この切り替えにより、ア
ドレス選択器６は、システムパスのアドレスをビデオＲ
ＡＭアドレス１０４としてビデオＲＡＭ５に出力する。
由してこの通知を受は取ると、アドレス選択器６をシス
テムバス１０３に切り替える。この切り替えにより、ア
ドレス選択器６は、システムパスのアドレスをビデオＲ
ＡＭアドレス１０４としてビデオＲＡＭ５に出力する。
そして、ＣＰＵＩＩは、ビデオＲＡＭ５のデータを読み
出してＲＡＭｌ０に転送する。その後、転送が終了する
と表示禁止制御レジスタ８に表示許可を書き込み、表示
制御装置３からのビデオ信号１０２の表示部１への表示
を再開する。
出してＲＡＭｌ０に転送する。その後、転送が終了する
と表示禁止制御レジスタ８に表示許可を書き込み、表示
制御装置３からのビデオ信号１０２の表示部１への表示
を再開する。
このようにして、本実施例により、表示制御部から拡張
制御部へのデータ転送ができる。
制御部へのデータ転送ができる。
なお、本実施例では、データ転送の手順制御にＩ１０ボ
ートを使用したが、この制御信号はビデオ信号の帰線期
間を利用しても良いし、表示画面のある領域を割り当て
ても良く、これに制限されるものでは無い。
ートを使用したが、この制御信号はビデオ信号の帰線期
間を利用しても良いし、表示画面のある領域を割り当て
ても良く、これに制限されるものでは無い。
〔発明の効果］
以上説明したように本発明による七、ビデオ信号に分岐
接続された拡張機器の制御プログラムや各種データを、
主となる表示制御装置からプログラマブルに転送できる
ため、制御プログラムのダイナミックな変更が可能とな
り、拡張装置の機能に汎用性を持たせる効果がある。ま
た、ハードコピー装置等は基本的に表示画面のビデオメ
モリを有しているので、特別なハードウェアの追加を行
わずに本機能を実現できる利点がある。
接続された拡張機器の制御プログラムや各種データを、
主となる表示制御装置からプログラマブルに転送できる
ため、制御プログラムのダイナミックな変更が可能とな
り、拡張装置の機能に汎用性を持たせる効果がある。ま
た、ハードコピー装置等は基本的に表示画面のビデオメ
モリを有しているので、特別なハードウェアの追加を行
わずに本機能を実現できる利点がある。
第１図は、本発明の一実施例を示す装置構成図である。
１・・・・・表示装置
２・・・・・拡張制御部
３・・・・・表示制御部
４・・・・・ビデオ信号出力ゲート
５・・・・・ビデオＲＡＭ
６・・・・・アドレス選択器
７・・・・・リフレッシュ制御回路
８・・・・・表示禁止制御レジスタ
９・・・・・ＲＯＭ
ｌｏ・・・・・ＲＡＭ
１１・・・・・ＣＰＵ
１２・・ ・・ ・Ｉ１０ポート
１３・・・・・ビデオＲＡＭ
１４・・・・・表示制御回路
１５・ ・ ・ ・ ・Ｉ１０ポート
１６・・・・・ＣＰＵ
１７・・・・・ＲＯＭ
Claims (1)
- （１）ビットマップ方式による表示システムの表示制御
装置から表示装置に出力されるビデオ信号の経路に分岐
接続される拡張装置への、表示制御装置からのデータを
転送するデータ転送方式において、 前記拡張装置は、 前記表示制御装置からのビデオ信号及びデータをサンプ
リングして記憶するビデオＲＡＭと、前記表示制御装置
からの表示同期信号に同期して前記ビデオＲＡＭのリフ
レッシュアドレスを発生するリフレッシュ制御回路と、 前記リフレッシュ制御回路からのリフレッシュアドレス
と前記拡張装置のシステムバスのアドレスのいずれかを
選択し、前記ビデオＲＡＭにアドレスを出力するアドレ
ス選択器と、 前記表示制御装置からのビデオ信号を前記表示装置に出
力することを禁止するビデオ信号出力ゲートと、 前記ビデオ信号出力ゲートを制御する表示禁止制御レジ
スタとを有することを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128987A JPH02308320A (ja) | 1989-05-24 | 1989-05-24 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128987A JPH02308320A (ja) | 1989-05-24 | 1989-05-24 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02308320A true JPH02308320A (ja) | 1990-12-21 |
Family
ID=14998323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128987A Pending JPH02308320A (ja) | 1989-05-24 | 1989-05-24 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02308320A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147252A (en) * | 1974-10-18 | 1976-04-22 | Matsushita Electric Industrial Co Ltd | Koatsudengensochi |
| JPS59118926A (ja) * | 1982-12-22 | 1984-07-09 | Ohbayashigumi Ltd | 被圧水圧地盤の改良工法及び該工法に用いる配筋装置 |
-
1989
- 1989-05-24 JP JP1128987A patent/JPH02308320A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147252A (en) * | 1974-10-18 | 1976-04-22 | Matsushita Electric Industrial Co Ltd | Koatsudengensochi |
| JPS59118926A (ja) * | 1982-12-22 | 1984-07-09 | Ohbayashigumi Ltd | 被圧水圧地盤の改良工法及び該工法に用いる配筋装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| JPH02308320A (ja) | データ転送方式 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP2776125B2 (ja) | 画像再生装置 | |
| JPS6353588A (ja) | 表示装置 | |
| JPS59167899A (ja) | ダイナミツク・ランダム・アクセス・メモリのリフレツシユ方法 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPH05210616A (ja) | コンピュータ装置 | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPH04146483A (ja) | ディスプレイ制御装置 | |
| JPS61276049A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
| JPH064653A (ja) | 静止画再生装置 | |
| JPH064067A (ja) | 静止画再生装置 | |
| JPH0561950A (ja) | 情報処理装置 | |
| JPH022587A (ja) | 画像表示装置 | |
| JPS62217482A (ja) | メモリ制御方式 | |
| JPH0314145A (ja) | メモリアクセス回路 | |
| JPS63100534A (ja) | マルチジヨブにおける画面切換システム | |
| JPS6073675A (ja) | メモリ制御装置 | |
| JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH07281917A (ja) | Ｃｐｕ切替回路 | |
| JPS6325717A (ja) | デ−タ転送回路 | |
| JPH02121043A (ja) | データ処理装置 | |
| JPH07295946A (ja) | 情報処理装置及びそのデータ転送方法 |