JPH02308607A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH02308607A JPH02308607A JP13053289A JP13053289A JPH02308607A JP H02308607 A JPH02308607 A JP H02308607A JP 13053289 A JP13053289 A JP 13053289A JP 13053289 A JP13053289 A JP 13053289A JP H02308607 A JPH02308607 A JP H02308607A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- source
- gate
- capacitor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 230000005669 field effect Effects 0.000 claims description 14
- 230000000694 effects Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は増幅回路に関し、特に電界効果トランジスタ（
ＦＥＴ）を用いた利得制御（ＡＣ）Ｃ）増幅回路に関す
る。
ＦＥＴ）を用いた利得制御（ＡＣ）Ｃ）増幅回路に関す
る。
従来のＡＧＣ増幅回路としては、第３図に示す差動型の
回路がある。直列に接続された２個のＦＥＴ３１，３２
、あるいはデュアルゲートＦ’ＥＴを２組用い、これ等
２組のＦ’ＥＴ３２のンースを互いに接続し、かつ電流
源として働くＦＥＴ３３のドレイン端子と接続し、直列
に接続したにＥＴ３１．３２のドレイン端に負荷抵抗１
１が接続され、この接続部を出力端子ＯＵＴとした増幅
器で、直列に接続されたＦＥＴ３１，３２の内、電流源
側のＦＥＴ３２のゲートを利得制御（ＶＡＧＣ端子）と
する構成である。
回路がある。直列に接続された２個のＦＥＴ３１，３２
、あるいはデュアルゲートＦ’ＥＴを２組用い、これ等
２組のＦ’ＥＴ３２のンースを互いに接続し、かつ電流
源として働くＦＥＴ３３のドレイン端子と接続し、直列
に接続したにＥＴ３１．３２のドレイン端に負荷抵抗１
１が接続され、この接続部を出力端子ＯＵＴとした増幅
器で、直列に接続されたＦＥＴ３１，３２の内、電流源
側のＦＥＴ３２のゲートを利得制御（ＶＡＧＣ端子）と
する構成である。
前述した従来のＡＧＣ増幅回路は、差動型の回路を採用
するため、素子数が多く、回路配置が複雑になり、この
ため配線容量が増加し、高周波での利得を低下させ、広
帯域化を困難にする欠点がある。
するため、素子数が多く、回路配置が複雑になり、この
ため配線容量が増加し、高周波での利得を低下させ、広
帯域化を困難にする欠点がある。
本発明の目的は、前記欠点が解決され、差動型回路の利
点を残しつつ、簡単な構成で寄生容量を減らし１回路面
積を縮少し、高い利得周波数特性を得ることが出来るよ
うにした増幅器を提供することにある。
点を残しつつ、簡単な構成で寄生容量を減らし１回路面
積を縮少し、高い利得周波数特性を得ることが出来るよ
うにした増幅器を提供することにある。
本発明の増幅回路の構成は、−電源と他電源との間に、
抵抗性負荷、第１．第２．第３の電界効果トランジスタ
の直列体を設け、前記負荷と前記第１の電界効果トラン
ジスタとの接続点を出力となし、前記第１の電界効果ト
ランジスタのゲートを入力となし、前記第２の電界効果
トランジスタのゲートを利得制御入力となし、前記第３
の電界効果トランジスタにコンデンサを並列接続し、前
記第３の電界効果トランジスタのゲートを前記他電源に
接続したことを特徴とする。
抵抗性負荷、第１．第２．第３の電界効果トランジスタ
の直列体を設け、前記負荷と前記第１の電界効果トラン
ジスタとの接続点を出力となし、前記第１の電界効果ト
ランジスタのゲートを入力となし、前記第２の電界効果
トランジスタのゲートを利得制御入力となし、前記第３
の電界効果トランジスタにコンデンサを並列接続し、前
記第３の電界効果トランジスタのゲートを前記他電源に
接続したことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の増幅回路を示す回路図
である。
である。
第１図において、本実施例の増幅器は、ＶＤＤｉ！源と
ＶＳＳ電源との間に、負荷抵抗１１と、第１乃至第３の
ＦＥＴ３１，３２．３３と、凡Ｆショート用キャパシタ
１２を持つ増幅回路で、負荷抵抗１１をＶＤＤ電源端子
と第１のＦＥＴ３１のドレイン端との間に接続し、この
第１のＦＥＴ３１のドレイン端を出力端子１３とし、ゲ
ート端を入力（ＩＮ）端子１４とし、第１のＦＥＴ３１
のソース端と第２のＦＥＴ３２のドレイン端を互いに接
続し、この第２のＦＥＴ３２のゲート端に利得制御電圧
ＶＡＧＣを印加し、この第２のＦ’ＥＴ３２のソース端
とＶＳＳ電源端との間に、ＲＦショートキャパシタ１２
と第３０ＦＥＴ３３を接続し、第３０ＦＥＴ３３のゲー
トとソース端とを接続して、電流源として用いている。
ＶＳＳ電源との間に、負荷抵抗１１と、第１乃至第３の
ＦＥＴ３１，３２．３３と、凡Ｆショート用キャパシタ
１２を持つ増幅回路で、負荷抵抗１１をＶＤＤ電源端子
と第１のＦＥＴ３１のドレイン端との間に接続し、この
第１のＦＥＴ３１のドレイン端を出力端子１３とし、ゲ
ート端を入力（ＩＮ）端子１４とし、第１のＦＥＴ３１
のソース端と第２のＦＥＴ３２のドレイン端を互いに接
続し、この第２のＦＥＴ３２のゲート端に利得制御電圧
ＶＡＧＣを印加し、この第２のＦ’ＥＴ３２のソース端
とＶＳＳ電源端との間に、ＲＦショートキャパシタ１２
と第３０ＦＥＴ３３を接続し、第３０ＦＥＴ３３のゲー
トとソース端とを接続して、電流源として用いている。
本構成を取ることにより、従来の差動型回路とＤＣ電流
及びＤＣ電位は全く同じく保つことが出来、キャパシタ
１２によ、ＱＲＦをショートし、第２のＦＥＴ３２のド
レイン・ノース間抵抗を変化させ、等測的に第１のＦＥ
Ｔ３１のンース抵抗を変化させて利得を可変することが
出来る。また、電流源となる第３のＦＥＴ３３により動
作電流が決定されるため、利得制御を行なった場合にも
増幅機能を持つ第１のＦＥＴ３１の動作電流が一定に保
たれる差動型増幅回路の利点を合せ持っている。
及びＤＣ電位は全く同じく保つことが出来、キャパシタ
１２によ、ＱＲＦをショートし、第２のＦＥＴ３２のド
レイン・ノース間抵抗を変化させ、等測的に第１のＦＥ
Ｔ３１のンース抵抗を変化させて利得を可変することが
出来る。また、電流源となる第３のＦＥＴ３３により動
作電流が決定されるため、利得制御を行なった場合にも
増幅機能を持つ第１のＦＥＴ３１の動作電流が一定に保
たれる差動型増幅回路の利点を合せ持っている。
第１図の抵抗１１は、必ず抵抗体である必要はなく、第
２図で後述するように、抵抗性の負荷となり得るもので
あれば、トランジスタ等の素子でもよい。
２図で後述するように、抵抗性の負荷となり得るもので
あれば、トランジスタ等の素子でもよい。
第２図は本発明の第２の実施例の増幅回路を示す回路図
である。
である。
第２図において、第１乃至第４のｐｇ’ｒ３ｔ。
３２．３３．２１、及びＲＦショートキャパシタ１２を
持ち、第４のＦＥＴ２１をＶｏｎ’［原端と第１のＦＥ
Ｔ３１のドレイン端との間に接続し、第４のＦＥＴ２１
を負荷としたＰＥＴ負荷回路であり、第４のＦＥＴ２１
のゲート電位はＶＤＤ電源端及びＶｓｓ？［原端間を直
列抵抗４０．４１の抵抗分割で与えることが出来る。他
の回路構成は、前記第１の実施例と同様である。ＦＥＴ
負荷とすることにより、第１の実施例に比べＲＦ利得を
大きく取れる利点がある。
持ち、第４のＦＥＴ２１をＶｏｎ’［原端と第１のＦＥ
Ｔ３１のドレイン端との間に接続し、第４のＦＥＴ２１
を負荷としたＰＥＴ負荷回路であり、第４のＦＥＴ２１
のゲート電位はＶＤＤ電源端及びＶｓｓ？［原端間を直
列抵抗４０．４１の抵抗分割で与えることが出来る。他
の回路構成は、前記第１の実施例と同様である。ＦＥＴ
負荷とすることにより、第１の実施例に比べＲＦ利得を
大きく取れる利点がある。
以上説明したように、本発明は、キャパシタを電流源Ｆ
ＥＴに並列に接続し、ｌ（、Ｆを接地することにより、
差動型増幅回路に比べ、簡単な構成で、同等の利得制御
機能を持ち、回路面積を縮小し、かつ寄生容量の減少に
より広帯域な利得周波数特性を得ることが出来るという
効果がある。
ＥＴに並列に接続し、ｌ（、Ｆを接地することにより、
差動型増幅回路に比べ、簡単な構成で、同等の利得制御
機能を持ち、回路面積を縮小し、かつ寄生容量の減少に
より広帯域な利得周波数特性を得ることが出来るという
効果がある。
第１図は本発明の第１の実施例の増幅回路を示す回路図
、第２図は本発明の第２の実施例の増幅回路を示す回路
図、第３図は従来の増幅回路を示す回路図である。
、第２図は本発明の第２の実施例の増幅回路を示す回路
図、第３図は従来の増幅回路を示す回路図である。
Claims (1)
- 一電源と他電源との間に、抵抗性負荷、第１、第２、第
３の電界効果トランジスタの直列体を設け、前記負荷と
前記第１の電界効果トランジスタとの接続点を出力とな
し、前記第１の電界効果トランジスタのゲートを入力と
なし、前記第２の電界効果トランジスタのゲートを利得
制御入力となし、前記第３の電界効果トランジスタにコ
ンデンサを並列接続し、前記第３の電界効果トランジス
タのゲートを前記他電源に接続したことを特徴とする増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13053289A JPH02308607A (ja) | 1989-05-23 | 1989-05-23 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13053289A JPH02308607A (ja) | 1989-05-23 | 1989-05-23 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02308607A true JPH02308607A (ja) | 1990-12-21 |
Family
ID=15036547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13053289A Pending JPH02308607A (ja) | 1989-05-23 | 1989-05-23 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02308607A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548354A (ja) * | 1991-08-19 | 1993-02-26 | Matsushita Electric Ind Co Ltd | 利得制御回路および半導体装置 |
| FR2685578A1 (fr) * | 1991-12-23 | 1993-06-25 | Philips Electronique Lab | Circuit integre comprenant un amplificateur a gain variable. |
-
1989
- 1989-05-23 JP JP13053289A patent/JPH02308607A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548354A (ja) * | 1991-08-19 | 1993-02-26 | Matsushita Electric Ind Co Ltd | 利得制御回路および半導体装置 |
| EP0528413A3 (en) * | 1991-08-19 | 1993-11-18 | Matsushita Electric Industrial Co Ltd | Gain control circuit and semiconductor device |
| US5319318A (en) * | 1991-08-19 | 1994-06-07 | Matsushita Electric Industrial Co., Ltd. | Gain control circuit and semiconductor device |
| FR2685578A1 (fr) * | 1991-12-23 | 1993-06-25 | Philips Electronique Lab | Circuit integre comprenant un amplificateur a gain variable. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463348A (en) | CMOS low-power, wide-linear-range, well-input differential and transconductance amplifiers | |
| US20040056712A1 (en) | Variable gain low noise amplifier | |
| US8138839B2 (en) | Wideband CMOS gain stage | |
| US6304142B1 (en) | Variable transconductance amplifier | |
| JP3043250B2 (ja) | ゲートアレイ用アナログ出力駆動回路 | |
| EP0492374B1 (en) | Unitary-gain final stage particularly for monolithically integratable power amplifiers | |
| JPH02308607A (ja) | 増幅回路 | |
| JPH08213893A (ja) | 半導体集積回路 | |
| US20050140441A1 (en) | Body effect amplifier | |
| JP2004235797A (ja) | カスコード電力増幅器 | |
| JP3885875B2 (ja) | 等価インダクタ回路 | |
| EP1067677A2 (en) | Radio frequency amplifier | |
| JPS631768B2 (ja) | ||
| JP2867432B2 (ja) | 電界効果トランジスタ増幅器 | |
| JPH0766609A (ja) | インピーダンス整合回路 | |
| US20260045917A1 (en) | Amplifier circuit | |
| KR101045541B1 (ko) | 전류 미러링을 이용한 믹서 | |
| JP2004274148A (ja) | 振幅制限回路およびこれを用いた増幅回路 | |
| JP2718378B2 (ja) | 半導体増幅回路 | |
| JPH0145768B2 (ja) | ||
| JPS63185213A (ja) | 入力回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPS58222606A (ja) | 電子回路 | |
| JPH01270403A (ja) | 半導体集積回路装置 | |
| JPH02151109A (ja) | 半導体増幅回路 |