JPH023093A - 表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、表示システムに係り、特に属性の制御に柔軟
性を持たせた表示制御回路に関する。

て従来の技術〕 従来の表示制御回路は、特開昭６２−７１９９１号に記
載のように、アトリビュートデータを読み出し。

特定の７トリビユートデータにより画面データが変換さ
れる。このアトリビュートデータの組合せと変換を示す
対応図に示される様に、属性に規定された属性コードが
固定の構成となっていた。

〔発明が解決しようとする課題〕

上記従来技術は、属性コード変更の点について配慮され
ておらず、属性コードの固定した構成のとなっている。

この為、Ｎ種の属性コードの異なる画面モードを持つ表
示システムにおいて画面モードの切換えにより属性コー
ドの切換えを行う回路構成とした場合、属性コードと属
性データを比較する比較器がＮ個必要となり、論理規模
が大きくなり、回路も複雑になる。

本発明の目的は、属性コードを外部から設定可能にする
ことにより、ソフトウェア互換性を保持し１表示制御回
路の論理規模をへらし、回路を簡単化することである。

〔課題を解決するための手段〕

上記目的は、属性コートを外部から設定可能な手段を表
示制御回路の属性制御回路内に設けることにより達成さ
れる。

〔作用〕

属性コードレジスタは、外部から設定する属性コートを
記憶する。その為、属性コードを自由に設定でき、次に
害き換えるまで属性コードを保持する。

比較器は、レジスタに保持している属性コードと属性デ
ータとを比較し、一致した時に属性コートで規定された
属性を付加して表示データを変換する。

また、比較制御レジスタは、外部から上記属性コードと
属性データの比較をビット単位あるいはビットグループ
単位に指定を行い、上記比較器において比較制御を行う
。

それによって、従来の属性コードが属性コードレジスタ
の出力となるので、属性コードが可変となることにより
、複数の属性コードの異なる画面モードを持つ表示シス
テムの表示制御回路の簡単化の効果がある。

〔実施例〕

以下、本発明の一実施例の構成を第１図により説明する
。第１図は、本発明による複数の属性を持つ表示制御回
路の一実施例を示すブロック図であり、各属性につき外
部から属性コードが設定可能な属性コードレジスタ１．
属性データ２と属性コードレジスタ１出力を比較し、制
御信号３を出力する比較器４．上記比較を制御する比較
制御レジスタ５を持ち、表示データ６に属性を付加しビ
デオ信号７に変換する属性生成回路８から構成される。

以下、上記実施例の動作を信号にそって説明する。属性
メモリから出力する属性データ２は、表示メモリから出
力する表示データ６に対応して出力し、対応する表示デ
ータ６の属性を示す。属性コードレジスタ１の出力は、
外部から設定された属性コードであり、属性データ２と
属性コードの対応するビット単位に比較を行う。

このビット単位の比較信号を比較制御レジスタ５により
、比較する部分について有効の設定を行い、有効の指定
が行われた全てのビットに対して一致した時、属性コー
ドと属性データが一致したと判断して、比較器４から制
御信号３を出力する。

各属性に対応する制御信号３は、属性生成回路８におい
て表示データ６に制御信号が有効を示す属性を付加する
ことによりビデオ信号７を生成する。

第２図は１文字を白、背景を黒として文字データを表示
データ６とする場合、文字を黒、背景を白とする白黒の
反転属性を示す一実施例であり、第１図のブロック図の
比較器４及び属性生成回路８の構成及び動作を説明する
。

比較器４は、属性データ２のビット出力と属性コードレ
ジスタ１のビット出力を入力とするＥＮＯＲ回路２０か
ら構成されており、各ビットを比較し、ビット単位の一
致信号２１を出力する。

上記一致信号２１と比較制御レジスタ５の出力を入力と
するＯＲ回路２２から比較制御レジスタのピント出力が
ｔｒ　ｌ　ｈｐの時、対応するピント単位の一致信号２
１を有効にして、有効一致信号２３とする。有効一致信
号２３と反転属性を有効にする反転属性の有効ビット２
４の出力をＡＮＤ回路２５で入力信号全てＩＩ　Ｉ　１
１の時、制御信号３をパ１″′状態にする。属性生成回
路は、上記制御信号３と表示データ６を入力とするＦＯ
Ｒ２６回路で構成されており、制御信号３が１１０　Ｉ
Ｉの時、入力された表示データ６をビデオ信号７として
出力とし、制御信号３が“１”の時、入力された表示デ
ータ６を反転した状態でビデオ信号７として出力する。

第３図は、第２図の属性コードレジスタ１及び比較制御
レジスタ５の設定例であり、上記実施例による効果を説
明する。

第３図（ａ）は、８ビツトの属性コードレジスタ１に１
６進数で（７０）、８ビツトの比較制御レジスタ５に１
６進数で（７７）を設定したと仮定して動作を説明する
。比較制御レジスタ５により比較するビットが指定され
ているので、設定値がＩＩ　Ｌ　ＩＩであるビットＯか
らビット２とビット４からビット６が有効になり、比較
する属性コードレジスタ１から有効なビットＯからビッ
ト２はＩＩ　ＯＩ＋状態、４から６はＩＩ　Ｉ　Ｉ＋状
態であり属性データ２と比較する属性コードとしては、
外部から見た場合１６進数で（７０）、（７８）、（Ｆ
Ｏ）。

（Ｆ８）になることを示す。

第３図（ｂ）は、上記属性コードケジスタ１に１６進数
で（５０）、比較制御レジスタ５に１６進数で（５Ｆ）
を書き換えた例である。比較制御レジスタ５の設定値に
より、ビットＯからビット５が有効となり比較する属性
コードレジスタ１からビットＯからピノ１−３まで゛′
Ｏ″状態、状態上ビット４ット５はＩＩ　Ｉ　Ｉ＋状態
であり、属性データ２と比較する属性コードとしては、
外部から見た場合、１６進数で（５０）、（９０）、（
Ｄｏ）。

（ＦＯ）になることを示す。

以上、上記実施例は、設定値の一例ではあるがビット単
位に属性コードを設定できる効果がある。

〔発明の効果〕

本発明によれば、属性コードを外部から設定できるので
、数多くのソフトウェア資産を持つ複数の表示システム
に対し、新しい表示システムを考える場合、目的とする
表示システム固有の属性コードを書き込むことにより互
換性の保全の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の比較器及び属性生成回路の一実施例を示す構成
図、第３図は第２図の属性コードレジスタ及び比較制御
レジスタの設定例を示す説明図である。 １・・属性コードレジスタ、 ２・・・属性データ、　　　３・・制御信号、４　・比
較器、　　　　　　５・・・比較制御レジスタ。 ８１図 第　Ｚ　図 、ｑ

Claims (1)

1. 【特許請求の範囲】 １、表示メモリから出力する表示データと表示データの
   属性を規定する属性データを入力とし、属性データと表
   示システムが持つ属性コードが一致した時、出力する制
   御信号により属性コードに規定した属性に対応して表示
   データを変換する属性生成回路を持つ表示制御回路にお
   いて、外部から属性コードが設定可能な属性コードレジ
   スタを設けることにより属性コードを可変にしたことを
   特徴とする表示制御回路。 ２、請求項１に記載の表示制御回路において、属性コー
   ドレジスタの出力と属性データの比較する部分を外部か
   ら設定可能な比較制御レジスタを設けることにより、上
   記比較部分を可変にしたことを特徴とする表示制御回路
   。