JPH02310647A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は情報処理装置に関し、特に情報処理装置のアド
レス変換制御に関する。

従来技術 従来、情報処理装置においては、オペランドのアドレス
生成を制御するマイクロプログラムの制御により論理ア
ドレス生成回路で生成されたオペランドの論理アドレス
と、各々レジスタに保持された第１および第２のセグメ
ントベース値のうち識別子によって指定されるセグメン
トベース値とによりアドレス変換装置でアドレス変換が
行われている。

ここで、識別子の値は命令の演算実行の制御を行うマイ
クロプログラムの指示により更新可能となっている。

このような従来の情報処理装置では、アドレス変換装置
に送出されるセグメントベース値の切換えが、命令の演
算実行の制御を行うマイクロプログラムの指示による識
別子の値の更新によって制御されているので、第１のセ
グメントベース値を用いてアドレス変換すべきオペラン
ドと、第２のセグメントベース値を用いてアドレス変換
すべきオペランドとの間でメモリ転送を行う命令を実行
する場合、命令の演算実行の制御を行うマイクロプログ
ラムが識別子の値を切換える制御を行いながら、メモリ
転送を行うような制御を行わなくてはならない。

しかしながら、該マイクロプログラムは識別子の値を切
換えるという処理を除けば、同一のセグメントベース値
を用いてアドレス変換すべきオペランド間でメモリ転送
を行う命令を実行する場合のマイクロプログラムと同じ
処理形式でよいにもかかわらず、これらのマイクロプロ
グラムを別々に必要とし、命令の演算実行の制御を行う
マイクロプログラムのステップ数が多くなるという欠点
がある。

また、命令の演算実行の制御を行うマイクロプログラム
が識別子の値を切換える制御を行う前に、識別子の状態
を認識しておき、第１のセグメントベース値を用いてア
ドレス変換すべきオペランドと、第２のセグメントベー
ス値を用いてアドレス変換すべきオペランドとの間でメ
モリ転送を行う命令を実行した後に、識別子の状態を該
命令が実行される以前の状態に復元しなければならない
ため、その命令の処理速度が低下するという欠点がある
。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、マイクロプログラムのステップ数を削減
することができ、処理速度を高速化することができる情
報処理装置の提供を目的とする。

発明の構成 本発明による情報処理装置は、第１のセグメントベース
値と第２のセグメントベース値とのうちいずれを用いる
かを示す識別子に応じて選択されたセグメントベース値
と、制御記憶内から読出されたマイクロプログラムによ
って生成された論理アドレスとによりアドレス変換を行
う情報処理装置であって、前記マイクロプログラムに付
加されて前記識別子の有効無効を示す識別子有効情報と
、前記マイクロプログラムに付加されて前記アドレス変
換にいずれのセグメントベース値を用いるかを示す識別
情報と、前記識別子有効情報と前記識別情報とにより前
記第１および第２のセグメントベース値のうち一方を選
択する選択手段を設け、前記選択手段により選択された
セグメントベース値と、該マイクロプログラムによって
生成された論理アドレスとによりアドレス変換を行うよ
うにしたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、レジスタ１には３１ビツトからなる第
１のセグメントベース値が保持され、レジスタ２には３
１ビツトからなる第２のセグメントベース値が保持され
ている。

また、識別子４にはオペランドのアドレス変換に対して
レジスタ１．２に保持された第１および第２のセグメン
トベース値のうちいずれを用いるかを示す情報が保持さ
れている。

識別子４に論理“０”が保持されている場合にはオペラ
ンドのアドレス変換に第１のセグメントベース値が用い
られ、論理“１″が保持されている場合にはオペランド
のアドレス変換に第２のセグメントベース値が用いられ
る。

制御記憶装置５はアドレス生成を制御するマイクロプロ
グラムを保持する制御記憶（図示せず）と、その制御記
憶を制御するｎｉ制御回路（図示せず）とからなる。

論理アドレス生成回路６は制御記憶装置５内に保持され
たマイクロプログラムにより制御され、３１ビツトから
なるオペランドの論理アドレスを生成する。

論理アドレス生成回路６で生成された論理アドレスはレ
ジスタ３に一時保持された後に、レジスタ３からアドレ
ス変換装置９に送出される。

選択器制御回路７には識別子４に保持された情報と、制
御記憶装置５内に保持されたマイクロプログラムに付加
されてオペランドのアドレス変換に対してレジスタ１．
２に保持された第１および第２のセグメントベース値の
うちいずれを用いるかを示す情報（以下Ｓビットとする
）と、Ｓビットが識別子４からの情報よりも優先するか
否かを示す情報（以下Ｖビットとする）とが人力され、
これらの情報に基づいて選択器８への制御信号を生成す
る。

■ビットが論理“１°の場合にはＳビットが識別子４か
らの情報よりも優先することを示し、このときＳビット
は識別子４からの情報と同じ意味を持つ。また、■ビッ
トが論理ｍＯ″の場合にはＳビットが識別子４からの情
報より優先しないことを示している。

選択器８は選択器制御回路７からの制御信号に応じて、
レジスタ１に保持された第１のセグメントベース値とレ
ジスタ２に保持された第２のセグメントベース値とのう
ちいずれか一方を選択し、選択したセグメントベース値
をアドレス変換装置９に送出する。

アドレス変換装置９はレジスタ３から送られてくる論理
アドレスと選択器８から送られてくるセグメントベース
値とを用いてアドレス変換を行う。

第２図は第１図の選択器制御回路７の制御論理を示す図
である。図において、選択器制御回路７は制御記憶装置
５から送られてくるｖビットが論理“０°の場合、Ｓビ
ットが識別子４からの情報より優先しないので、Ｓビッ
トが論理“０”または論理“１゛のいずれであっても、
選択器８に出力する制御信号は識別子４の値と同じであ
る。すなわち、識別子４の値が論理“０“であれば制御
信号も論理“０°であり、また識別子４の値が論理“１
“であれば制御信号も論理“１″である。

Ｖビットが論理“１“の場合にはＳビットが識別子４か
らの情報よりも優先するので、識別子４の値が論理“０
”または論理“１”のいずれであっても、選択器８に出
力する制御信号はＳビットと同じになる。すなわち、Ｓ
ビットが論理“０”であれば制御信号も論理“０”とな
り、またＳビットが論理“１”であれば制御信号も論理
“１゜となる。

これら第１図および第２図を用いて本発明の一実施例の
動作について説明する。尚、識別子４には論理“０”が
保持されているものとする。

第１のセグメントベース値を用いてアドレス変換すべき
オペランド１から第２のセグメントベース値を用いてア
ドレス変換すべきオペランド２にメモリ転送を行う命令
を実行する場合、論理アドレス生成回路６は信号線１０
２を介して制御記憶装置５から送られてきたマイクロプ
ログラムの制御によりオペランド１の論理アドレスを生
成する。

論理アドレス生成回路６で生成されたオペランド１の論
理アドレスは信号線１０３を介してレジスタ３に送出さ
れ、レジスタ３に一時保持される。

このとき、制御記憶装置５から論理アドレス生成回路６
に信号線１０２を介して送られたマイクロプログラムは
オペランド１が第１のベースセグメント値を用いてアド
レス変換する必要があるため、Ｖビットに論理“１°を
、Ｓビットに論理“０″を夫々信号線１０Ｂを介して選
択器制御回路７に出力する。

また、選択器制御回路７には識別子４から信号線１０５
を介して論理″０”が出力されている。

よって、選択器制御回路７はこれらの情報により選択器
８への制御信号として論理“０“を信号１１１０７を介
して出力する。

これにより、選択器８では信号線１００を介してレジス
タ１から送られてきた第１のセグメントベース値を選択
し、該セグメントベース値を信号線１０ｇを介してアド
レス変換装置９に送出する。

アドレス変換装置９では信号線１０３を介してレジスタ
３から送られてきた論理アドレスと、信号線１０８を介
して選択器８から送られてきた第１のセグメントベース
値とを用いてオペランド１のアドレス変換が行われる。

次に、論理アドレス生成回路６は信号線１０２を介して
制御記憶装置５から送られてきたマイクロプログラムの
制御によりオペランド２の論理アドレスを生成する。

論理アドレス生成回路６で生成されたオペランド２の論
理アドレスは信号線１０３を介してレジスタ３に送出さ
れ、レジスタ３に一時保持される。

このとき、制御記憶装置５から論理アドレス生成回路６
に信号線１０２を介して送られたマイクロプログラムは
オペランド２が第２のベースセグメント値を用いてアド
レス変換する必要があるため、Ｖビットに論理ａｌ＋＋
を、Ｓビットに論理“１″を夫々信号線１０６を介して
選択器制御回路７に出力する。

また、選択器制御回路７には識別子４から信号線１０５
を介して論理“０″が出力されている。

よって、選択器制御回路７はこれらの情報により選択器
８への制御信号として論理“１°を信号線１０７を介し
て出力する。

これにより、選択器８では信号線１０１を介してレジス
タ２から送られてきた第２のセグメントベース値を選択
し、該セグメントベース値を信号線１０８を介してアド
レス変換装置９に送出する。

アドレス変換装置９では信号線１０３を介してレジスタ
３から送られてきた論理アドレスと、信号線ｌＯ８を介
して選択器８から送られてきた第２のセグメントベース
値とを用いてオペランド２のアドレス変換が行われる。

上述のように、第１のセグメントベース値を用いてアド
レス変換すべきオペランド１から第２のセグメントベー
ス値を用いてアドレス変換すべきオペランド２にメモリ
転送を行う命令を実行する場合、アドレス変換装置９で
は＄−１１ａｌｌｌ　、？ｃ！憶装置５内のマイクロプ
ログラムにより示されたセグメントベース値を用いてオ
ペランド１．２のアドレス変換が行われる。

また、同一のセグメントベース値を用いてアドレス変換
すべきオペランド３，４間でメモリ転送を行う命令を実
行する場合、論理アドレス生成回路６は信号線１０２を
介して制御記憶装置５がら送られてきたマイクロプログ
ラムの制御によりオペランド３の論理アドレスを生成す
る。

論理アドレス生成回路６で生成されたオペランド３の論
理アドレスは信号線１０３を介してレジスタ３に送出さ
れ、レジスタ３に一時保持される。

このとき、制御記憶装置５から論理アドレス生成回路６
に信号線１０２を介して送られたマイクロプログラムは
オペランド３，４が同一のベースセグメント値を用いて
アドレス変換する必要があるため、Ｖビットに論理“０
”を、Ｓビットに論理“０”を夫々信号線１０６を介し
て選択器制御回路７に出力する。

また、選択器制御回路７には識別子４から信号線１０５
を介して論理“０”が出力されている。

よって、選択器制御回路７はこれらの情報により選択器
８への制御信号として論理“Ｏ”を信号線１０７を介し
て出力する。

これにより、選択器８では信号線１００を介してレジス
タ１から送られてきた第１のセグメントベース値を選択
し、該セグメントベース値を信号線１０８を介してアド
レス変換装置９に送出する。

アドレス変換装置９では信号線１（１８を介してレジス
タ３から送られてきた論理アドレスと、信号線１０８を
介して選択器８から送られてきた第１のセグメントベー
ス値とを用いてオペランド３のアドレス変換が行われる
。

次に、上述の処理と同様にして、アドレス変換装置９で
は信号線向３を介してレジスタ３がら送られてきた論理
アドレスと、信号線１０８を介して選択器８から送られ
てきた第１のセグメントベース値とを用いてオペランド
４のアドレス変換が行われる。

上述のように、同一のセグメントベース値を用いてアド
レス変換すべきオペランド３．４間でメモリ転送を行う
命令を実行する場合、アドレス変換装置９では識別子４
の値により示されたセグメントベース値を用いてオペラ
ンド３，４のアドレス変換が行われる。

このように、制御記憶装置５内のマイクロプログラムに
ＶビットおよびＳビットを付加し、これらＶビットおよ
びＳビットによりオペランドのアドレス変換に対してレ
ジスタ１．２に保持された第１および第２のセグメント
ベース値のうちいずれを用いるかを示すようにすること
によって、制御記憶装置５内のマイクロプログラムがオ
ペランドのアドレス変換に対して第１および第２のセグ
メントベース値のうちいずれを用いるかを制御すること
ができる。

よって、命令の演算実行の制御を行うマイクロプログラ
ムが識別子４の値の切換え動作を行う必要がなくなると
ともに、第１のセグメントベース値を用いてアドレス変
換すべきオペランド１と、第２のセグメントベース値を
用いてアドレス変換すべきオペランド２との間でメモリ
転送を行う命令を実行する前に識別子４の状態を認識し
ておき、該命令を実行した後に識別子４の状態を以前の
状態に復元するという動作も必要なくなる。

したがって、該命令のマイクロプログラムは同一のセグ
メントベース値を用いてアドレス変換すべきオペランド
３．４間でメモリ転送を行う命令を実行する場合のマイ
クロプログラムと処理を共通化することができるので、
マイクロプログラムのステップ数を削減することができ
、その命令の処理速度を高速化することができる。

発明の詳細 な説明したように本発明によれば、第１のセグメントベ
ース値と第２のセグメントベース値とのうちいずれを用
いるかを示す識別子の有効無効を示す識別子有効情報と
、アドレス変換にいずれのセグメントベース値を用いる
かを示す識別情報とをマイクロプログラムに付加し、こ
れら識別子有効情報と識別情報とにより選択されたセグ
メントベース値と、該マイクロプログラムによって生成
された論理アドレスとによりアドレス変換を行うように
することによって、マイクロプログラムのステップ数を
削減することができ、処理速度を高速化することができ
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の選択器制御回路の制御論理を示す図であ
る。 主要部分の符号の説明 １〜３・・・・・・レジスタ ４・・・・・・識別子 ５・・・・・・制御記憶装置 ６・・・・・・論理アドレス生成回路 ７・・・・・・選択器制御回路 ８・・・・・・選択器

Claims (1)

【特許請求の範囲】
1. （１）第１のセグメントベース値と第２のセグメントベ
   ース値とのうちいずれを用いるかを示す識別子に応じて
   選択されたセグメントベース値と、制御記憶内から読出
   されたマイクロプログラムによって生成された論理アド
   レスとによりアドレス変換を行う情報処理装置であって
   、前記マイクロプログラムに付加されて前記識別子の有
   効無効を示す識別子有効情報と、前記マイクロプログラ
   ムに付加されて前記アドレス変換にいずれのセグメント
   ベース値を用いるかを示す識別情報と、前記識別子有効
   情報と前記識別情報とにより前記第１および第２のセグ
   メントベース値のうち一方を選択する選択手段を設け、
   前記選択手段により選択されたセグメントベース値と、
   該マイクロプログラムによって生成された論理アドレス
   とによりアドレス変換を行うようにしたことを特徴とす
   る情報処理装置。