JPH0231248A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 文逝立１ 本発明はデータ処理装置に関し、特にデータ処理装置の
命令処理性能を測定する回路に関する。

疋米弦韮 従来、データ処理装置においては、プ１ニアセス毎に命
令の処理に要した時間を測定するためにタイマ（カウン
タ）が設けられており、またプロセス毎に処理した命令
の実行回数をカウントするカウンタが設けられているも
のも実現されている。これらのカウンタではプロセスの
処理のために命令が実行されている間、常にカウントが
行われている。

このような従来のデータ処理装置では、命令の処理に要
した時間を測定するためのカウンタと処理した命令の実
行回数をカウントするためのカウンタとにおいてプロセ
スの処理のために命令か実行されている間、常にカウン
トが行われているので、指定された任意の期間における
命令の実行時間および実行回数を測定することができな
いという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、指定された範囲内において実行された命
令の処理性能を容易に測定することができるデータ処理
装置の提供を目的とする。

魚朋ノ１１威 本発明によるデータ処理装置は、命令の実行時間を計数
する第１の計数手段と、前記命令の実行回数を計数する
第２の計数手段と、予め設定された所定値を保持する保
持手段と、１ｉｉｒ記命令の命令アドレスの予め定めら
れた所定長の値と、前記保持手段に保持された前記所定
値との一致を検出する検出手段と、前記検出手段により
一致が検出されている間、前記第１および前記第２の計
数手段の計数動作を有効とする手段とを有することを特
徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示ずブロック図であ
る。図において、本発明の一実施例によるデータ処理装
置は、命令処理回路１と、レジスタ２−ａ〜２−ｄと、
比較回路３−ａ〜３−ｄと、オア回１％　１１と、アン
ド回路５，６と、カウンタ７．８と、診断プロセッサ９
とを含んで構成されている。

命令処理回路１はコンピュータなどにおいて命令アドレ
スにより指定された命令を逐次処理する回路であり、−
命令実行毎に出力信号１０１を“１″とする。また、こ
のとき実行された命令を示す命令アドレスの予め定めら
れた一部分（−厄には命令アドレスのセグメント部分）
を出力信号１０２として出力する。

レジスタ２−ａ〜２−ｄには命令アドレスの予め定めら
れた一部分に相当する長さのアドレスが予め設定されて
保持されており、それらのアドレスは診断１０セ／す９
からのアドレス設定信号１１２により設定される。

比較回路３−ａ〜３−ｄはレジスタ２−ａ〜２−ｄから
の出力信号１０３ａ〜１０３ｄと、命令処理回路１から
の出力信号１０２とを比較し、その比較により一致が検
出されると、各々出力信号１０４ａ〜１０４ｄとして１
″を出力する。

オア回路４は比較回路３−ａ〜３−ｄ夫々からの出力信
号１０４ａ〜１０４ｄの論理和演算を行い、その演算結
果を出力信号１０５としてアンド回路５．６に出力する
。すなわち、オア回路４からは比較回路３−ａ〜３−ｄ
のうちの一つで一致が検出されたときに出力信号１０５
として“１”が出力される。

アンド回路５はオア回路４からの出力信号１０５と１μ
８周期のパルス信号１０６との論理積演算を行い、その
演算結果をカウントパルス信号１０７としてカウンタ７
に出力する。すなわち、アンド回路５からは比較回路３
−ａ〜３−ｄのうちの一つで一致か検出されたとき、パ
ルス信号１０６の人力により１１３毎にカウントパルス
信号１０７として“１”がカウンタ７に出力される。

アンド回路６は命令処理回路１からの出力信号１０１と
オア回路４からの出力信号１０５との論理積演算を行い
、その演算結果をカウントパルス信号１０８としてカウ
ンタ８に出力する。ずなわち、アンド回路６からは比較
回路３−ａ〜３−ｄのうちの一つで一致か検出されたと
き、命令処理回路１にお番−）る−命令実行毎にカウン
トパルス１２号１０８として“１”がカウンタ８に出力
される。

カウンタ７はアンド回路５からのカウントパルス信号１
０７によりオア回路４からの出力は号１０５が“１′の
ＩｆｆＪの時間をカウントし、１　＆Ｉｓ毎にカウント
アツプされる。

カウンタ８はアンド回路６からのカウントパルス信号１
０８によりオア回路４からの出力信号１０５が“１″の
間、命令処理回路１で実行される命令の数をカウントす
る。

診断プロセッサ９はアドレス設定信号１１２によりレジ
スタ２−ａ〜２−ｄにアドレスを設定し、制御信号１１
１によりカウンタ７，８夫々にデータを設定するととも
に、制御信号１１１によりカウンタ７８夫）ｌからカウ
ント値ｔａ号１０９，１１０の読出しなどを行う。

これにより、命令処理図！／８１で実行される命令処理
動産とは独立に、診断プロセッサ９からレジスタ２−ａ
〜２−ｄへのアドレスの設定やカウンタ７゜８夫々のデ
ータの設定およびカウント値信号１０９１１０の読出し
などを制御することかできるので、命令処理回路１であ
るジョブを処理しながら、その処理に影響を与えること
なく、任意に措定された範囲内での命令実行時間と命令
実行回数とを測定することができる。この測定結果によ
り単位時間当りの命令大行回数、すなわち命令の処理性
能を求めることができる。

第２図は命令アドレスの形式の一例を示す図である０図
において、本発明の一実施例で用いられる命令アドレス
は、８ピントのセグメント番号（Ｏ〜７）と２４ビツト
のセグメント内アドレス（８〜３１）とにより構成され
ている。

第３図は本発明の一実施例で処理される命令列とその命
令アドレスとを示す図で、りる０図において、この命令
列は命令アドレス’　１２３４００００’の命６　ａｌ
から命令アドレス’　１３００１００８°の命令ｂ６で
構成され、これらは命令処理回路１でｊ；ｎ次実行され
ていく。ここで、命令アドレスは１６進数で表示されて
いる。

第・１図は第１図のレジスタ２ａ〜２ｄに夫々設定され
た値を示す図である。図において、レジスタ２ａ〜２ｄ
にはアドレスのセグメント番号と同じピット長（命令ア
ドレスの上位８ビツト）のアドレスが設定されており、
レジスタ２ａには“１２′が、レジスタ２ｂには２７゛
が、レジスタ２ｃには２８′が、レジスタ２ｄには“２
９が夫々設定されている。ここで、レジスタ２ａ〜２ｄ
に・設定された値は１６進数で表示されている。

これら第１図〜第４図を用いて本発明の一実施例の動作
について説明する。

診断プロセッサ９によりレジスタ２ａ〜２ｄに夫々’１
２°＋　　’２７’、２８°　　“２９゛が設定されて
いるときに（第４図参照）、命令処理回路１で第３図に
示すような命令列が実行されると、この命令列において
命令ａ１〜ａ１１が実行されたときには、命令処理回路
１からの出力１３号１０２として１２′が出力されるた
め、比較回路３ａにおいて一致が検出され、オア回路４
の出力信号１０５か°“１″となる。

したがって、カウンタ７では命令ａ１〜ａ１１か実行さ
れたときにパルス信号１０６が“１”となった数だけカ
ウントアツプされ、カウンタ８では命令ａ１〜ａ１１が
命令処理回路１で実行される毎にカウントアツプされる
。

また、この命令列において命令ｂ１〜ｂ６が実行された
ときには、命令処理回路ｌからの出力信号１０２として
１３′が出力されるため、比較回路３ａ〜３ｄにおいて
は不一致が検出され、オア回路Ｌ１の出力信号１０５は
“Ｏｎとなり、カウンタ７．８では大々カランｌルアラ
グが行われない。

さらに、この命令列において命令（：１〜ｃ４および命
令ｄ１〜ｄ８が実行されたときには、命令処理回路１か
らの出力１９′３１０２として火々“２７゜および２８
°が出力されるため、比較回路３ｂ。

３（において一致か検出され、オア回路４の出カイ８号
１０５が″１′”となる。

したかって、カウンタ７では命令（１〜ｃ４および命令
ｄ１〜ｄ８か実行されたときにパルス信号１０６が“１
”となった数たけ力ｒ’７ントアツプされ、カウンタ８
では命令ｃ１〜ｃ４および命令ｄ１〜ｄ８が命令処理回
路１で実行される毎にカウントアツプされる。

これにより、カウンタ７は命＜ｒ　ａ　１〜ａ１１と命
令ｃ１〜ｃ４と命令ｄ１〜ｄ８とが実行されたときにパ
ルス信号１０６か“１“となった数だけカウントアンプ
され、レジスタ２ａ〜２ｄに設定された値により指定さ
れた範囲内での命令実行時間を測定することができる。

また、カウンタ８は命令ａ１〜ａ１１と命令ｃ１〜ｃ４
と命令ｄ１〜ｄ８とが命令処理回路１で実行される毎に
カウントアツプされて「２３」を示し、レジスタ２ａ〜
２ｄに設定された値により指定された範囲内での命令実
行回数を測定することかできる。

このように、命令処理回路１で実行された１１′１１令
ａ１〜ａｌｌ、　ｂｌ　〜ｂ６　、　ｃ　１〜ｃ４　、
　ｄｌ−（１８の命令アドレスの上位８ビツトがレジス
タ２ａ〜２ｄに設定された値のうちの一つと一致したと
きに、カウンタ７．８により命令ａ１〜ａ１１．ｂ１〜
ｂ６　、ｃ１〜ｃ４　、ｄｌ　〜ｄ８の実行時間と実行
回数とを計数するように制御することによって、レジス
タ２ａ〜２ｄに設定された範囲内において実行された命
令の処理性能を容易に測定することができる。

沌曹Ｆと汲里 以上説明したように本発明によれば、命令の命令アドレ
スの予め定められた所定長の値と、予め設定された所定
値との一致が検出されている間、命令の実行時間および
実行回数を計数するようにすることによって、指定され
た範囲内において実行された命令の処理性能を容易に測
定することかできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は命令アドレスの形式の一例を示１図、第３図は本
発明の一実施例で処理される命令列とその命令アドレス
とを示す図、第４図は第１図のレジスタに設定された値
を示す図である。 主要部分の符号の説明 ■・・・・・・命令処理回路 ２ａ〜２ｄ・・・・・・レジスタ ３ａ〜３ｄ・・・・・・比較回路 ４・・・・・・オア回路 ５．６・・・・・・アンド回路 ７．８・・・・・・カウンタ ９・・・・・・診断プロセッサ

Claims (1)

【特許請求の範囲】
1. （１）命令の実行時間を計数する第１の計数手段と、前
   記命令の実行回数を計数する第２の計数手段と、予め設
   定された所定値を保持する保持手段と、前記命令の命令
   アドレスの予め定められた所定長の値と、前記保持手段
   に保持された前記所定値との一致を検出する検出手段と
   、前記検出手段により一致が検出されている間、前記第
   １および前記第２の計数手段の計数動作を有効とする手
   段とを有することを特徴とするデータ処理装置。