JPS6031062A - パルス周期測定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はパルス周期測定回路に関し、特にマイクロコン
ピュータを用いて複数種の入力パルス信号に対する周期
測定が行なえるパルス周期測定回路に関するものである
。

背影技術 近年、マイクロコンピュータの急速な発達に伴なって、
各種装置の制御部に、マイクロコンピュータが用いられ
ている。この場合、マイクロコンピュータを用いた装置
に於いては、各種センサから供給されるパルス信号を入
力として各種の制御を実行するわけであるが、人力パル
ス信号はその周期によって回転速度等の各種情報を表わ
している場合が多い。従って、マイクロコンピュータ分
用いて各種の入力パルス信号を扱うに際しては、まずパ
ルス信号の周期を検出する必要がある。

第１図は従来一般に用いられているマイクロコンピュー
タを用いたパルス周期測定回路の一例を示す回路図であ
る。同図に於いて１は図示しない例えば回転センサから
供給される車速をパルス周期として入カバルス信号へを
わずかに遅延して出力するディレィ回路、２はクロック
パルス発振回路３から発生されるクロックパルスＯＰを
計数するカウンタであって、ディレィ回路１の出力信号
Ａ′によってリセットされる。

４はラッチ回路であって、入力パルス信号Ａの供給時に
カウンタ２の計数値を保持する。５はマイクロコンピュ
ータであって、インタラブドボー）　ＩＮＴに入力パル
ス信号Ａが供給された時に割込みモードとなってラッチ
回路４の計数出力信号を入カポ−）ＩＮを介して取シ込
む。

この様に構成されたパルス周期測定回路に於いて、図示
しない回転センサから第１図に示す入カパルス信号人が
供給されると、ディレィ回路１はこの人力パルス１６号
Ｎをわずかに遅延させたノぞルス信号に′全カウンタ２
のリセット入力端に供給してカウンタ２をリセットさせ
る。従って、クロック発振回路３から発生されるクロッ
クパルスＣＰを準次計数するカウンタ２は、パルス信号
Ｎ′が供給される毎にリセットされて人力パルス信号Ｎ
の各周期間に於けるクロックパルスＣＰの発生数を計数
して出力することになる。

一万、ラッチ回路４は入カバルス信号入によってラッチ
制御されるわけであるが、このラッチ回路４のラッチタ
イミングはカウンタ２のリセットタイミングの直前であ
るために、入カッぞルス信号Ａの１周期間に於けるクロ
ックパルスの計数値がラッチ回路４に保持されることに
なる。また、入力パルス信号Ｎはマイクロコンピュータ
５のインタラブドボートＩＮＴに割り込み信号として供
給されることから、このマイクロコンピュータ５が割シ
込みモードとなってラッチ回路４の出力データを入カポ
−）ＩＮを介して取り込む。そして、このマイクロコン
ピュータ５は、取シ込まれたデータに予め定められてい
るクロックパルスＯＰの周期を乗算することによって、
入力パルス信号Ａの周期をめて出力している。この様な
動作金入力信号Ａの供給毎に実行することによって、入
カッ々ルス信号入の周期が順次測定されるわけである。

しかしながら、上記構成によるパルス周期測定回路に於
いては、１種類の入力パルス信号に対する周期測定しか
行なうことが出来ず、２種類の人力パルス信号に対する
周期測定を行なう場合には、上記回路がもう一組必要に
なシ、これに伴なって回路が複雑でかつ高価なものとな
ってしまう。

このような問題を解決するものとしては、第２図（ａ）
　、　（ｂ）に示す２種の入力パルス信号＆、Ｂをアン
ドゲートを介して取シ出した第２図（ｃ）に示すパルス
信号ＡＢを第１図に示すパルス周期測定回路に供給する
ことが考えられる。

しかしながら、ただ単に両人カパルス信号人、Ｂの論理
和をめて供給すると、両人力パルス信号Ａ、Ｂが近接し
ている場合に問題が生ずる。つまシ、第２図（ａ）　、
　（ｂ）に示す２ｗｉの入力パルス信号Ａ、Ｂの論理和
をめた第２図（ｃ）に示すパルス信号へＢを第１図に示
すパルス周期測定回路に供給して各人力パルス信号Ａ、
Ｂの周期を測定する場合には、入力パルス信号Ａ、Ｂの
各立ち上り時点ｔ！〜ｔ６の各時点間に於ける時間を順
次測定し、同一人カノ々ルス信号の立ち上υ時点間の測
定値を加算処理することによって周期をめる必要がある
。これに対して、両人力パルス信号Ａ、Ｂが時点ｉｓ　
、　ｔ６に示す様に近接すると、論理和をめたパルス信
号ＡＢは、第２図（Ｃ）に時点ｔ４と１６間に示す様に
入力パルス信号Ａ、Ｂの”Ｌ″′′勘間ねられた１個の
′Ｌ”信号となってしまう。この結果、時点ｔ５部分に
於ける立ち上りが消されるために、ラッチ回路４は時点
ｔ５に於けるラッチ処理が行なわれずに時点ｔ６に於い
てラッチされる不部分が生ずる。

また、カウンタ２は時点１５時点に於けるリセット処理
を受けなくなるために、時点ｔ４〜ｔ６間のクロックパ
ルスＣＰを計数し、この誤った計数値が時点ｔ６に於い
てラッチ回路４に保持されてしまう。この様に、内入力
信号＆ｊＢが近接された場会には、ラッチ回ｗ６４に対
するラッチ制御およびカウンタ２に対するリセット制御
が得られなくなるために、周期測定が不能となってしま
う。

発明の開示 従って、本発明による目的は、簡単な構成でちゃなから
近接して発生される２種の入力パルス信号に対する周期
測定が確実に行なえる入力パルス周期測定回路を提供す
ることである。

この様な目的を達成するために本発明は、２種の入力パ
ルス信号に対する重なシ期間に発生されるクロックパル
スを計数する補助カウンタを設け、この補助カウンタの
計数値を用いて主となるカウンタの計数値を修正するこ
とによシ近接する２棟人カパルス信号の周期を正確に測
定するものである。

従って、この様に構成されたノ々ルス周期測定回路に於
いては、従来のパルス周期測定回路にわずかな部品を加
えるのみで、近接して発生される２種人カッ々ルス信号
の周期を確実に測定することが出来る優れた効果を有す
る。

発明を実施するだめの最良な形態 第３図は本発明によるパルス周期測定回路の一実施例を
示す回路図であって、第１図と同一部分は同記号を用い
て示しである。同図に於いて６は入力パルス信号Ａ、Ｈ
の論理積をめ、その出力信号ＡＢをディレィ回路１、ラ
ッチ回路４およびマイクロコンピュータ５のインタラブ
ドボートＩＮＴに供給するアンドゲート、７は入力パル
ス信号Ａ、Ｈの論理和をめるオアグー）、８はワンショ
ットマルチノ々イブレータ回路であって、トンパータ９
を介して供給されるオアゲート７の出力信号０によって
トリガされる。そして、このワンショットマルチノ々イ
ブレータ回路８のセット出力端Ｑから発生される出力信
号りはマイクロコンピュータ５の入力ボートＰ１ｏに供
給されるとともに、そのパルス幅は入力パルス信号＆、
Ｂの重なυ期間に対して十分に長くなる様に設定されて
いる。１０は入カッ々ルス信号Ａ、Ｂを入力として排他
的論理和をめるエクスクル−ジブオアゲート、１１はエ
クスクル−ジブオアゲート１０から発生される出力信号
Ｅをワンショットマルチノ々イブレータ回路８から発生
される出力信号りとの一致をめるアンドゲート、１２は
クロック発振回路３から発生されるクロックパルスＯＦ
とアンドゲート１１の出力信号Ｆとの一致をめるアンド
ゲート、１３は補助カウンタであって、アンドゲート１
２を介して供給されるクロックパルスを計数し、この計
数値をマイクロコンピュータ５の入力端ＩＮに供給する
とともに、マイクロコンピュータ５の出力ポートＰｉｔ
から発生されるリセット信号Ｒ８によシ計数値がリセッ
トされる。

１４．１５は入力パルス信号Ａ、Ｂをそれぞれ入力とし
て立ち上９部分をわずかに遅延式せる立ち上シデイレイ
回路であって、その出力信号はマイクロコンピュータ５
の入力ポートＰ！Ｇ＋ｐｓｏにそれぞれ供給される。

この様に構成された入力パルス周期測定回路に於いて、
例えば第４図（、）　、　（ｂ）に示す第１．第２人カ
パルス信号Ａ、Ｂが供給されると、この第１．第２人カ
パルス信号Ａ、Ｂはアンドゲート回路６に於いて一致が
められることによシ、第４図（Ｃ）に示す出力信号五Ｂ
が送出される。そして、この出力信号ＡＢは、マイクロ
コンビュ−タ５のインタラブドポートＩＮＴに供給され
るとともに、ラッチ回路４にラッチ制御信号として供給
される。また、この出力信号λＢはディレィ回路１に於
いてわずかに遅延された後に、カウンタ２にリセット信
号として供給される。

ここで、カウンタ２はクロック発振回路３から発生され
るクロックパルスＯＰを計数シており、ディレィ回路１
から出力信号が発生される毎にリセ′ットされて新たな
計数を開始する。そして、このカウンタ２のリセットに
わずかに先立って、カウンタ２のリセッ）［前に於ける
計数値Ｑがラッチ回路４に保持されることになる。

そして、カウンタ２は直前の出力信号＆Ｂとの間に於け
るクロックパルスＯＰＯ数を計数しているために、ラッ
チ回路４には出力信号λＢの各パルス間の周期に応じた
値が順次保持されることになる。

一万、オアゲート７は入力パルス信号Ａ、Ｂを入力とす
ることによシ、第４図（ｄ）に示す様に両人力パルス信
号Ａ、Ｈの’Ｌ”期間に於ける重な９部分が出力信号０
として取シ出される。そして、この出力信号Ｃは、イン
ノ々−夕９を介してワンショットマルチノ々イブレータ
回路８をトリガするために、ワンショットマルチノ々イ
ブレータ回路８は出力信号（ｃ）の立ち下り部分に於い
てトリガされることにより、第４図（ｅ）に示す様に予
め定められた時間幅Ｔの出力を発生してマイクロコンピ
ュータ５の入カポ−）　Ｐｌｏに両入力パルス信号Ａ、
Ｂの′Ｌ″期間に重な）が生じていることを示す信号と
して供給される。この揚台、ワンショットマルチノ々イ
ブレータ回路８の設定時間Ｔは、両人力パルス信号＆、
Ｈの“Ｌ″期間対する最大厘なり期間よりも十分に長く
なる様に予め定められている。

次に、エクスクル−ジブオアゲート１０は両入力信号人
、Ｂを入力とすることによシ、不一致部分をＩＩＨＩＩ
とする第４図（ｆ）に示す出力信号Ｅが発生する。そし
て、この出力信号Ｅは、アンドゲート１１に於いてＬ”
期間の重な多発生を示す出力信号りとの一致がめられる
ことによシ、第４図ｔｇｌに示す様に肉入力信号Ａ、Ｈ
の１Ｈ″期間と１Ｌ”期間の重なり部分、つまシ両入カ
ッ七ルス信号＆、Ｂの時間差を示す出力信号Ｆが発生さ
れることになる。従って、この両人力パルス信号Ａ、Ｂ
の“Ｉ−”期間が電なＪ）　＠ｒつだ揚台に於ける時間
差Ｔｘが出力信号Ｆによってめられれば、両人力パルス
信号＆、Ｂの重なシによる測定不能部分を演算処理によ
ってめられることになる。つまシ、アンドゲート１１の
出力信号Ｆは、アンドゲート１２に於いてクロックパル
スＣＰとの一致がめられ、その出力が補助カウンタ１３
のクロック入力端ＯＫに供給される。従って、補助カウ
ンタ１３は肉入力信号Ｎ、Ｂの＠Ｈ″期間と“Ｌ＃期間
の重な夛期間Ｔｘに発生されるクロックパルスＯＰを計
数し、そのｔｔ　数値Ｑｘをマイクロコンピュータ５の
入力端子ＩＮＦ供給され、マイクロコンピュータ５に取
シ込まれると出力ポートＦ’ｔｔから発生されるリセッ
ト制御信号ＦＬＳにより補助カウンタ１３の計数値Ｑｘ
がクリアされる。従って、オアゲート７、ワンショット
マルチノ々イブレータ回路８およびインノ々−夕９は肉
入力信号Ａ、Ｂの“Ｌ″期間重なシ合ったことを検出す
る重なシ検出部１６を構成し、エクスクル−ジブオアゲ
ート１０゜アンドゲート１１は肉入力信号Ａ、Ｂの″″
Ｌ＃期間重なり時に於ける入力信号Ａ、Ｂ間の時間差を
める時間差検出部１７を構成していることになる。そし
て、この時間差検出部１７の出力信号Ｆの発生期間にク
ロック発振回路３から発生されるクロックパルスＣＰが
補助カウンタ１３に計数されることになる。

一万、立ち上シディレイ回路１４．１５は、入力パルス
信号Ａ、Ｂを多少遅延させた後に出力信号ｐ、／　、　
Ｂ／としてマイクロコンピュータ５の入カポ−）　Ｐ２
Ｏ＋　Ｐａｏに供給される。

ここで、アンドゲート６の出力信号ＡＢは、マイクロコ
ンピュータ５のインタラシトポートＩＮＴに供給されて
いることから、入力パルス信号ん、Ｂのいずれかあるい
は両方が１Ｌ＃になるとマイクロコンピュータ５は割シ
込み制御が加えられて割シ込みモードとなる。そして、
このマイクロコンピュータ５が割シ込みモードになると
、入カポ−）　Ｐｚｏ　＋　Ｐｓｏの状態を判別するこ
とによって、つまシ″″Ｌ”状態の入カポ−）Ｐ１０＋
Ｐ３ｏを判別することによって割シ込みが加えられた入
力パルス信号の種別を判別する。この様にして入力パル
ス信号の種別が判別されたならば、この人力パルス信号
の種別を入力番号Ｎ１　ラッチ回路４の出力信号が表わ
す計数値をＱとして内部のメモリに例えば第５図に示す
様に順次書き込まれる。つまシ、メモリは２ノ々イトを
１組として片方に入力種別、他方に計数値Ｑが記憶され
る。そして、このメモリは番地ＯＯにデータが書き込ま
れる毎に番地がシフトされて最も古いデータがオード−
フローされることによ択最も新しいデータを基準として
予め定められた数のデータが常に保持されることになる
。例えば第６図（、）　（ｂ）に示す入力パルス信号Ａ
、Ｂが供給された場合には、第６図（ｃ）に示す出力信
号ＡＢの各パルス間に於けるクロックパルスＣＰの計数
値が保持されるラッチ回路４の出力値Ｑが入力種別（Ａ
またはＢ）とともに第７図に示す様にメモリに保持され
ることになる。

このようにしてメモリに保持された各種データは、番地
の新しい側から隣接する同一人力種別の計数値Ｑを２個
取り出し、その間に於ける計数値Ｑの総和をめてクロッ
クツ七ルスＣＰの周期を乗算することによって周期がめ
られる。

例えば第６図（ａ）に示す入力パルス信号Ａの周期Ｔｏ
をめる場合には、番地０１と０２に保持されている計数
値Ｑｌ、Ｑ２の加算値にクロックツ七ルスＣＰの周期を
乗算することによってめられることになυ、マイクロコ
ンピュータ５はこの様な処理を順次実行しながら各人カ
ッＲルス信号入、Ｂの周期を測定して出力する。

ここで、上記説明は入力パルス信号Ａ、Ｂの１Ｌ”期間
が互いに菫なり曾わない場合であるが。

菫なシ什う場合には第４図（、）に示す入カパルス信号
入の立ち上多部分がアンドゲート６によって消されてし
まうために、第４図（ａ）にＴｘで示す入力、ｏルス信
号Ａ、Ｂ間の周期測定が行なえなくなる。このために、
かかる条件の場合には周期の算出に特殊な処理が加えら
れる。以下、第８図に示すフローチャートを用いて説明
する。

マイクロコンピュータ５は、割シ込みモードになると第
８図に示すステップＳ１に移行してます入カポ−）ＰＩ
Ｏの状態を判別する。ここで、入カポ−）　ｐｔｏに供
給されるワンショットマルチノ々イブレータ８の出力信
号りが″Ｈ＃であれば入力パルス信号入、Ｂの”Ｌ１期
間が互いに重なシ什っていることを示している。そして
、このステップ８１に於ける判別がＮＯであった場合に
は、ステップＳ２に移行して入カポ−）　Ｐｒｏの状態
を判別する。ここで、割り込みがかけられる条件は入カ
ッぞルス信号Ａ、Ｂのいずれか、あるいは両方が同時に
入力された場合である。従って、ステップＳ２に於ける
判断がＮＯであった場合には、入力、ｕルス信号Ｂが入
力されたことにな）、ステップＳ３に於いて入力種別と
してＢがＮｏに取シ込まれる。また、ステップ８３に於
ける判別がＹＥＳであった場合には、ステップ８４に於
いて入力種別としてＡがＮＯに取シ込まれる。

次に、ステップ８５に於いては割シ込み状態を判別して
おシ、割シ込みが解かれるとステップＳ６に移行する。

ステップＳ６に於いては、ラッチ回路４の出力信号りを
計数値Ｑｏとして記憶した後にリターンされることによ
り、通常の重なシが生じない状態に於ける各種データの
メモリへの取多込み処理が完了する。

次に、入力パルス信号Ａ、Ｈの＃Ｌ”期間が重なシ什っ
た場合には、ステップＳ１に於ける判断がＹＥＳとなっ
てステップＳフに移行する。ステップＳ７に於いては入
カポ−）　ｐｒｏの状態を判別し、判別結果がＮＯであ
る場合には入力パルス信号Ｂが先行していることを表わ
すために、ステップＳＳに於いてＮｏ＝Ｂ、Ｎ、＝人を
セットする。

また、ステップＳ７に於ける判別がＹＦ３であった場合
には、ステップＳ９に移行して入力ポートｐｅａの状態
を判別する。そして、このステップＳ９に於ける判別結
果がＹＥＳであった場合には、ステップＳ７に戻す処理
を繰り返させて入力ポートＰ２ＧおよびＰＳＯのいずれ
かが“Ｈ”となるのを待ち、ステップ８・の判断がＮｏ
になるステップ８１０に移行してＮｏ−＆、Ｎ１＝Ｂ　
をセットする。次にステップ８１１に於いては割シ込み
モードの解除を判別しておシ、このステップＳｔｔの判
別がＮｏになるとステップＳｌ鵞に移行する。ステップ
Ｓｌ鵞に於いては、Ｑｏに補助カウンタ１３の計数値Ｑ
ｘをセットしｂ　ＱｌにＬ　−Ｑｘをセットする。つま
ｊ’、Ｑｘには第４図１ａｌにＴｘで示す入カパルス信
号＆、Ｂ間に発生されるクロックパルスＯＰの発生数カ
Ｌ　−Ｑｘとしてめられて記憶されることになる。

この様にして取シ込まれた各入力種別と計数値は、隣接
する同一人力種別の計数値に対する総和がめられ、これ
を基にしてクロックパルスＣＰの予め定められた周期と
の関係に於いて各人力パルス信号Ａ、Ｈの周期がそれぞ
れめられる。そしてこの場合、近年に於いては２個のカ
ウンタ、ラッチ回路、クロック発振回路およびディレィ
回路をも内蔵するマイクロコンピュータが作られておシ
、この様なワンチップマイクロコンピュータを用いた場
合には、わずかな回路部品を附加するのみで良いことに
なシ、よシ簡略化されたものとなる。

以上説明した様に、本発明によるパルス周期゛測定回路
に於いては、簡単な構成でありながら、互いにその一部
が重なり合う状態で供給される２種の人力パルス信号に
対しても、その各周期を確実に測定することが出来る優
れた効果を有する。

【図面の簡単な説明】

第１図は従来のパルス周期測定回路の一例を示す回路図
、第２図（ａ）〜（ｃ）は２種の人力パルス信号に対す
る周期測定の従来例を説明するだめの波形図、第３図は
本発明によるパルス周期測定回路の一実施例を示す回路
図、第４図（ａ）〜（ｇ）、第６図（、）〜（ｃ）は第
３図に示す回路の動作を説明するための各部動作波形図
、第５図、第７図は第３図に示すマイクロコンピュータ
のデータ保持状態を示す図、第８図は第３図に示す回路
の動作を示すフローチャートである。 １・・・ディレィ回路、２・・・カウンタ、３・・・ク
ロック発振回路、４・・・ランチ回路、５・・・マイク
ロコンピュータ、６，１１．１２・・・アンドゲート、
７・・・オアゲート、８・・・ワンショットマルチノ々
イブレータ回路、９・・・インノ々−タ、１０・・・エ
クスクル−ジブオアゲート、１３・・・補助カウンタ、
１４．１５・・・立ち上シディレイ回路、１６・・・重
なシ検出部、１７・・・時間差検出回路。 第５図 第６図 第７図

Claims (1)

【特許請求の範囲】
1. （１）複数種の被測定人力パルス信号に対する論理和を
   める第１ゲート回路と、クロックパルスを計数するとと
   もに前記第１ゲート回路の出力信号をわずかに遅延した
   信号によってリセットされる主カウンタと、仁の主カウ
   ンタの計数値をそのリセット直前に於いて保持するラッ
   チ回路と、前記被測定人力パルス信号の重な多発生を検
   出して出力を発生する重なシ検出部と、この重な）検出
   部の出力発生時にのみ被測定人力パルス信号の時間差に
   応じたパルスを発生する時間差検出部と、この時間差検
   出部の出力発生期間に於ける前記クロックパルスの発生
   数を計数する補助カウンタと、前記第１ゲート回路の出
   力信号を割シ込み制御信号として前記ラッチ回路の出力
   値および補助カウンタの計数値を取シ込むマイクロコン
   ピュータとを備え、前記マイクロコンピュータは割り込
   みモード時に於ける被測定人力パルス信号を監視するこ
   とによって入力パルス信号の種別を判別してこの判別さ
   れた種別と前記ラッチ回路の出力信号とを組として順次
   記憶し、前記型なり検出部の出力発生時にはラッチ回路
   の出力値から補助カウンタの計数値を減算した値と入力
   パルス信号の種別とを組とし、更に補助カウンタの計数
   値と入力パルス信号の種別とを組として記憶し、記憶さ
   れたデータの中から隣接する最も新しい同一種別間の計
   数値総和とクロックパルス周期から各入カッ々ルス信号
   の周期を演算して出力することを特徴とするパルス周期
   測定回路。