JPH023221A - マルチデザインウエハ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は半導体集積回路装置の製造に関するものであっ
て、更に詳細には、プロトタイプの装置少生産操業を構
築することに関連する半導体集積回路装置の製造に関す
るものである。

従来技術 過去において、プロトタイプの装置を製造する場合又は
少生産操業を行なう場合において、例えば単に１０個の
複製物（コピー）が必要とされるにもかかわらず、ウェ
ハ全体を使用して特定の装置の多数の複製物を生産して
いた。半導体技術において、「装置（デバイス）」とい
う用語は、集積回路区域（エリア）を構成する装置（デ
バイス）のことを言及するためにしばしば使用される。

例えば、典型的な集積回路装置（デバイス）はトランジ
スタである。本明細書において「装置（デバイス）」と
いう用語が使用される場合には、例えば、演算論理装置
（ＡＬＵ）やマイクロプロセサなどの相互接続されたト
ランジスタからなる回路のことを意味するものとして使
用される。

上述した如き過去のプラクテイスは、処理装置が完全な
ウェハを製造し且つウエノ１が生産操業中に装置（デフ
５イス）でその全部が埋め尽くされねばならないことを
必要とすることの結果である。

もちろん、例えば６×６ｍｍのダイ区域を必要とする装
置即ちデバイスのプロトタイプを製造する場合に、６イ
ンチ直径のウニ／Ｘを使用すると、４５５個のその様な
装置（デバイス）を発生し、そのことはプロトタイプと
して必要なものが１０ｇの装置（デバイス）であるに過
ぎない場合には不経済的である。単一のウェハを処理す
ることによって幾つかのプロトタイプの需要を同時的に
満足することが可能であるように単一のウェハ上に幾つ
かの異なったデザインを発生させることが可能であるこ
とが望ましい。

この様な要求に対する一つのアプローチは「どの様にし
てＭＯ３ＩＳがＩＣプロトタイプ製造のコストを削減さ
せるか（Ｈｏｗ　　ＭＯ５ＩＳ　　Ｗｉｆｌｌ　　Ｓｌ
　ａｓｈ　　ｔｈｅ　　Ｃｏｓ　ｔ　　ｏｆＩＣＰｒｏ
ｔｏｔｙｐｉｎｇ）Ｊ、エレクトロニクス、１９８６年
３月３日、４８頁以下、の文献に例示されており、その
文献の記載内容は引用によって本明細書に導入する。こ
のＭＯ３ＩＳプログラムにおいて使用される手法は、１
個のウェハ上に多様な回路を製造するために投影アライ
ナを使用している。上述した如き問題を解決する上で幾
分有用なものではあるが、当業者にとって公知の如く、
投影アライナはウェハの全区域に渡って正確に装置（デ
バイス）を製造するものではない。

集積回路ウェハ上に装置（デバイス）を製造するだめの
別の方式は、ウェハをレチクルの下側を移動させること
によってウェハの区域乃至はゾーンを順次露光させるた
めにステッパーを使用することであり、該レチクルを介
して通過する光によって表面上にホトレジストを有する
基板上にパターンが発生される。該パターンは、電子ビ
ーム方式を使用して該レチクル上に書込まれる。従来技
術のステッパー生産手順においては、該レチクルが露光
ごとに単一のダイを製造するための１個のパターン又は
露光ごとに同一のダイの同数の複製物を製造するために
幾つかの同一のパターンを包含するものであった。この
ことは、同一の装置（デバイス）の多数の複製物を持っ
たウェハを製造することとなり、前に指摘した如く、そ
のことはプロトタイプを製造する場合や少生産操業のた
めに通常必要とされるものよりもかなり多数の複製物を
製造することとなる。

ウェハ上に装置（デバイス）を製造するために使用され
ていた別のアプローチは、直接書込電子方式と呼ばれる
ものである。この技術においては、レチクルは除去され
、電子ビームがウェハ上に直接的に所望のパターンを書
込む。直接書込電子ビーム方式によってウェハ上に書込
まれるパターンはステッパーを使用して、領域ごとにパ
ターンを書込むものであって、それはウェハを移動させ
ることなしにウェハの全表面に書込を行なうものと対比
される。又、この方式の場合、各領域内には１つの装置
（デバイス）タイプのみが製造されるだけであり、又は
同一の装置（デバイス）タイプの複数個の複製物が製造
されるにすぎない。Ｊａｍｅｓ　　Ａ、　　　５ｃｈｏ
ｅｆｆｅｊ７及びＭ　ｉ　ｃ　ｈａｅｇ　Ｌ、　　　Ｒ
ｉｅｇｅｒ共著の［高速回転ウェハ生産の経済性（Ｅｃ
ｏｎｏｍｉｅｓ　　ｏｆＦａｓｔ−Ｔｕｒｎ　　Ｗａｆ
ｅｒ　　Ｐｒｏｄｕｃｔｉｏｎ）Ｊ、１９８７年２月、
ＶＬＳ　Ｉシステムズデザイン、という文献は、レチク
ルの電子ビーム書込及び直接書込電子ビーム方式に関す
る有用なバックグラウンド情報を提供している。

これまで、従来技術は、ウェハ上に多数の設計乃至は構
成を有する少数の複製物を製造するという問題に対する
解決を与えるものはなく、従って少生産操業を行なうた
めに必要なものよりも一層高い製造コストが発生したり
又ウエノλ面積の浪費が行なわれていた。

目　　的 本発明は、以上の点に鑑みなされたものであって、多く
の異なった設計乃至は構成の比較的少数の物を単一のウ
ニ／％上に経済的に製造する方法を提供し、その際に製
造されるデザイン乃至は構成当たりのコストを低下させ
ることを可能とすることを目的とする。本発明の別の目
的とするところは、アレイ技術タイプの半導体装置を製
造する方法であって、多数の異なったデザイン乃至は構
成の比較的少数のこの様な装置を単一のウエノ１上に製
造することを可能とする方法を提供することである。本
発明の更に別の目的とするところは、多くの異なったデ
ザイン乃至は構成を有する比較的少数の半導体装置を１
個のウエノ１上に製造することである。本発明の更に別
の目的とするところは、アレイ技術タイプの半導体装置
を１個のウニ／Ｘ上に製造するものであり、その際に多
くの異なったデザイン乃至は構成の比較的少数のアレイ
装置を製造することである。

構成 本発明の一側面によれば、半導体装置を製造する方法が
提供され、その方法が、基板を用意し、半導体装置を製
造するためのパターンを受取るために前記基板の表面を
準備し、前記準備した表面のゾーンをパターニングプロ
セスに露呈させて前記ゾーン内に複数個のダイ区域を確
立する上記各ステップを有しており、前記ダイ区域の少
なくとも２つのものが１個の装置を有しており且つ前記
ダイ区域の少なくとも１個のものが前記ゾーン内の他の
ダイ区域内の装置の少なくとも１つの装置と異なった装
置を有することを特徴としている。

本発明の別の側面によれば、上述した如き方法が、少な
くとも１個のレチクルを使用する写真プロセスを使用す
ることによって実施される。

本発明の更に別に側面によれば、上述した如き方法が提
供され、前記パターニングが直接書込電子ビームプロセ
スによって行なわれる。

本発明の更に別の側面によれば、１つのゾーン内のダイ
区域が同一の寸法であり且つ該ゾーン内の少なくとも１
つのダイ区域内の装置が該ゾーン内の他のダイ区域の少
なくとも１つの区域内における装置と異なった寸法であ
るような半導体装置を製造する方法が提供される。

本発明の更に別の側面によれば、アレイ技術タイプの半
導体装置を製造する方法が提供され、該方法が、基板を
用意し、半導体装置を製造するためのパターンを受取る
ために前記基板の表面を準備し、前記準備した表面をパ
ターニングプロセスへ露呈させて前記１！した表面上に
回路を有する複数個のダイ区域を確立する上記各ステッ
プを有しており、前記ダイ区域の少なくとも１つが前記
基板上の他のダイ区域の１つにおける少なくとも１個の
回路と異なった回路を有するものであることを特徴とし
ている。

本発明の更４こ別の側面によれば、すぐ上に記載した如
き方法が提供され、前記準備した表面をパターニングプ
ロセスへ露呈するステップがゾーンごとに行なわれるこ
とを特徴としている。

本発明の更に別の側面によれば、前記アレイ技術型の装
置を製造する方法が提供され、前記準備した表面をパタ
ーニングプロセスへ露呈するステップが直接書込電子ビ
ームプロセスによって行なわれることを特徴とする。

本発明の更に別の側面によれば、最初に記載した側面に
基づいて提供される方法において、１個のゾーン内の少
なくとも１個のダイ区域が同一のゾーン内の少なくとも
１個の他のダイ区域と異なった寸法であることを特徴と
している。

本発明の更に別の側面によれば、前述した如き各側面に
基づく方法に従って製造される半導体装置が提供される
。

本発明の更に別の特徴によれば、複数個の半導体装置を
有する半導体ウェハが提供され、前記ウェハが、ウェハ
本体を用意し、半導体装置を製造するためのパターンを
受取るために前記ウェハ本体の表面を準備し、前記準備
した表面のゾーンをパターニングプロセスへ露呈して前
記ゾーン内に複数個のダイ区域を確立する上記各ステッ
プを有する方法によって準備されるものであり、前記ダ
イ区域の少なくとも２つのものが１個の装置を有してお
り且つ前記ダイ区域の少なくとも１個のものが前記ゾー
ン内の他のダイ区域内の装置の少なくとも１つと異なっ
た装置を有することを特徴としている。

本発明の更に別の側面によれば、アレイ技術型の複数個
の半導体装置を有する半導体ウェハが提供され、前記ウ
ェハは、ウェハ本体を用意し、半導体装置を製造するた
めのパターンを受取るために前記ウェハ本体の表面を準
備し、前記準備した表面をパターニングプロセスへ露呈
して前記準備した表面上に回路を有する複数個のダイ区
域を確立する上記各ステップを有する方法によって準備
されるものであって、前記ダイ区域の少なくとも１個が
前記基板上の他のダイ区域の１個の中における少なくと
も１個の回路と異なった回路を有することを特徴として
いる。

本発明の更に別の側面によれば、半導体装置を製造する
方法が提供され、該方法が、基板を用意し、半導体装置
を製造するためのパターンを受取るために前記基板の表
面を準備し、前記準備した表面のゾーン上にパターニン
グプロセスを実施して前記ゾーン内の少なくとも１個の
ダイ区域が前記ゾーン内の少なくとも１個の他のダイ区
域と異なった寸法であるように前記ゾーン内に複数個の
ダイ区域を確立する上記各ステップを有することを特徴
としている。

本発明の更に別の側面によれば、すぐ上に記載した側面
におけるパターニングのステップを写真プロセスを使用
して行なうことを特徴とする。

本発明の更に別の側面によれば、すぐ２つ前のパラグラ
フに記載した方法において、前記ダイ区域の少なくとも
２つが１個の装置を有しており且つ少なくとも１個のダ
イ区域内の装置が別のダイ区域内の装置と異なった寸法
であることを特徴としている。

本発明の更に別の側面によれば、３つ前のパラグラフに
記載した方法におけるパターニングステップが直接書込
電子ビームプロセスによって行なわれることを特徴とす
る。

本発明の更に別の側面によれば、すぐ前のパラグラフに
おける方法において、前記ダイ区域の少なくとも２つの
各々が１個の装置を有しており且つ少なくとも１個のダ
イ区域内の装置が別のダイ区域内の装置と異なった寸法
であることを特徴としている。

本発明の更に別の側面によれば、半導体装置を製造する
方法が提供され、該方法が、基板を用意し、半導体装置
を製造するためのパターンを受取るために前記基板の表
面を準備し、少なくとも１個のダイ区域が前記表面上の
少なくとも１個の別のダイ区域と異なった寸法であるよ
うに前記準備した表面上に複数個のダイ区域を確立する
ために前記準備した表面を電子ビームで衝撃することを
包含するパターニングプロセスを実施する上記各ステッ
プを有することを特徴としている。

本発明の更に別の側面によれば、すぐ上のパラグラフに
記載した方法において、前記ダイ区域の少なくとも２つ
のものが１個の装置を有しており且つ少なくとも１個の
ダイ区域の装置が別のダイ区域内の装置と異なった寸法
であることを特徴としている。

実施例 本発明は、特に、顧客の要求に応じて集積回路チップを
製造することに関連して１個のウェハが−様な装置を包
含するアレイ技術へ適用可能なものである。ある装置の
完全な生産体制が開始される前に、プロトタイプの生産
が行なわれ、その場合においては比較的少数の集積回路
チップが各顧客に対して製造され、且つ前に指摘した如
く、単一の顧客に対して少数の装置（デバイス）を製造
するためにウェハ全部を使用することは不経済である。

従って、少数の多くの顧客の需要を充足するために単一
のウェハを使用し且つその際に著しくコストを低下させ
ることが可能な方法が提供される。

高品質の集積回路装置（デバイス）は、通常、ステッパ
ーを使用して製造され、その場合に、露光されるべき基
板が移動され且つウェハ表面のゾーンが順次露光されて
該ウェハを可及的に多くの装置（デバイス）で埋め尽く
す。通常、このことは、レチクルを使用して行なわれ、
ウェハ上に形成されるべき各ダイに対するパターンが電
子ビーム（Ｅビーム）システムを使用してレチクル上に
書込まれる。レチクルの準備に続いて、製造されるべき
製品に対する基板として機能するウェハが、ウェハ上に
画定すべきパターンを有するレチクルを介して光を照射
することによって露光させる。

ウェハの表面は、もちろん、当該技術において周知の如
く、ホトレジストで被覆されており、従って露光された
区域はウェハ上に各ダイ区域として所望される装置（デ
バイス）を形成する。

第１図を参照すると、拡大したレチクル１が示されてい
る。レチクル１は、４つの同一の寸法の区域２．　３．
４．　５を有しており、それらの区域上には４つの異な
った装置（デバイス）に対する独特のマスクレイアウト
（不図示）が書込まれている。点線２’　、３’　、４
’　、５’　は、回路レイアウト用に使用されるそれぞ
れのマスク内の区域を表わしている。本発明の場合、レ
チクル１を使用してウェハ上の各ゾーンの露光を行なう
ことにより、所望により、４つの異なった回路を製造す
ることが可能である。レチクル１を介してウェハを露光
することにより、マスクレイアウト２，３゜４．５を介
して光を照射することによって画定されるパターンを持
ったウェハの表面上に４つのダイ区域が形成される。各
マスク区域は独特の回路を構成するので、レチクル１を
使用してウェハの表面を露光することにより、もちろん
、４つの異なった装置（デバイス）の数の４倍のものを
提供し、且つ４つの作業が同時的に行なわれるので、プ
ロトタイプの製造コストを低下させ及び／又は少生産操
業を可能とする。レチクル１の場合、ウェハの表面上に
４Ｘ４ｍｍのダイ区域を形成するために各々が同一の寸
法のマスク２．３．４．　５を使用することが便利であ
ることが判明した。

ダイ用に必要とされる表面区域が減少され、且つ技術の
進歩と共に、ウェハの表面上に同時的に多数の異なった
装置（デバイス）を形成するために多くのマスクを持っ
たレチクルを使用することが実際的である。例えば、第
２図及び第４図を参照すると、レチクル６及び７が示さ
れており、それらのレチクルは、各ゾーンにおいて最大
で対応する数の独特の回路デザイン（構成）を製造する
ためのそれぞれ９個及び２５個のマスクを有している。

第２図において、レチクル６は、マスク８乃至１６内に
おいて独特の回路パターン（不図示）を有しており、且
つ、例えば、点線８′乃至１６′によって示される区域
をカバーする回路を画定することが可能であり、それら
の回路はウェハ上の全ダイ区域を実質的にカバーする。

もちろん理解されることであるが、８乃至１６における
組の中のマスクの幾つかは、所望により、同一のパター
ンを有することが可能であり、従ってウェハ表面に渡っ
て一層共通の回路を製造することも可能である。マスク
８乃至１６に対してレチクル６を使用して露光されるウ
ェハ上の区域は、例えば、８１ｍｍ２をカバーする。

第４図のレチクル７は、参照番号１７乃至４１で示した
区域を製造する２５個の２Ｘ２ｍｍマスクを使用するこ
とによってゾーン当たり２５個の露光されたダイ区域を
形成することが可能な場合を示している。この場合も、
区域１７乃至４１の中にダイ区域の回路の相対的な寸法
を示すための点線が示されている。尚、第４図はこみい
っているので点線に対する参照番号は示していない。

ある場合においては、ウェハの製造全体に渡って共通の
ダイ寸法を使用することが望ましい場合もあるが、ある
区域内に形成される回路に対しては全ダイ区域よりも少
ない部分を使用する。第３図を参照すると、レチクル４
５はウェハのゾーンの各露光に対して４個の独特の回路
を形成するためのマスク区域４６乃至４９を有している
。レチクル４５を使用する場合、各露光ゾーン内のダイ
区域は同一であるが、各ダイ区域内において４６’　、
４７’　、４８’　、４９’で示される寸法を持った回
路が画定されている。更に、そのようにすることにより
、個々の装置（デバイス）が製造されるようになる場合
に、これらの装置に対する基本的なレイアウトパターン
は変化せず、従ってこれらの装置をそれらの最適なダイ
区域へ適合させることは極めて効果的に行なうことが可
能である。このアプローチを取ることにより、ウェハ上
にある範囲の回路寸法を取らせることが可能でありしか
も共通のダイ区域を使用することが可能である。例えば
、４８′で画定されるパターンによって形成される回路
はｌＸ１ｍｍの活性区域を有し、一方４９′で画定され
るパターンによって形成される回路は５Ｘ５ｍｍの寸法
とさせることが可能である。第３図に示した如きレチク
ル４５を使用することによって、単一のウェハ上に複数
個の寸法を持ったゲートアレイを有するゾーンを形成す
ることが可能である。例えば、４８′によって画定され
るパターンは、１００個のゲートを有するゲート回路を
与え、且つ他方の極端な場合として、４９′で画定され
るパターン（２５ｍｍ２をカバーしている）が２５００
個のゲートを有するゲート回路を与えることが可能であ
る。

共通寸法のダイ区域を使用してウェハ上に種々の異なっ
た寸法の回路を製造するためにレチクル４５を使用する
ことは、エルニスアイ・ロジック・コーポレーションＬ
ＣＡ１００ＯＯコンバクテッドアレイ（Ｃｏｍｐａｃｔ
ｅｄ　　Ａｒｒａｙ）シリーズで製造されるロジック回
路の少生産操業又はプロトタイプの製造を行なう場合に
効果的に実施することが可能である。

第１図乃至第４図に示した実施例において、同一の寸法
のダイ区域を使用している。しかしながら、異なったダ
イ寸法を有する多数の回路を形成することが望まれる場
合があり、且つこの様な場合も本発明によって容易に実
施することが可能である。この点について詳細に説明す
ると、第５図はレチクル５０を示しており、それは電子
ビームで描かれたマスク区域５１乃至６２を有しており
、それらのマスク区域はゾーン露光当たり最大で１２個
の独特の回路を与えることが可能である。この形態のレ
チクル５０の場合、各露光ゾーン上に複数個の寸法の異
なったダイを形成することが可能であり、且つもちろん
、高価なウェハ区域を浪費することなしに１個のウェハ
生産において多様な顧客の需要を充足させることが可能
である。レチクル５０の場合、区域６１及び６２は、例
えば、２５ｍｍ２の区域を持つウェハ上にダイを形成す
るために使用することが可能であり、区域５２及び５３
は各々９ｍｍ２のダイを形成し、区域５８゜５９．６０
は各々が４ｍｍ２のダイを形成し、区域５１は１６ｍｍ
２のダイを形成し、且つ区域５４乃至５７は１ｍｍ２の
ダイ区域を形成する。

第６図において、レチクル６５はマスク区域６６乃至８
３を有しており、それらのマスク区域は各々が露光ゾー
ンを有する１８個の独特の回路を形成することを可能と
する。レチクル６５を使用する特定の実施例においては
、マスク６６．７５゜７６で形成される４９ｍｍ２のダ
イ区域をウェハ上に形成しく該ウェハ上の対応するダイ
の各側部は７ｍｍである）、マスク区域６７は６４ｍｍ
２のダイ区域をウェハ上に形成し、且つマスク６８乃至
８３は各々が１ｍｍ２のダイ区域を形成する。

もちろん理解される如く、前述した説明は本発明におい
て使用することが可能なレチクルの幾つかの形態を持っ
た単に例示的なものであるに過ぎない。もちろん、異な
った寸法のマスク区域の種々のその他の組み合わせを本
発明に基づいて形成することが可能である。

前述した図面の各々はゾーンごとに回路を形成するため
にレチクルを使用する場合について説明したが（ステッ
パーシステムを使用して）、本発明は直接書込電子ビー
ム技術を使用して実施することも可能であり、その場合
には、種々の寸法のダイを形成することが可能であり、
そのダイは生産操業用の所望の回路を製造するために適
宜穴なった回路を有することが可能である。直接書込電
子ビームプロセスは、ステッパープロセスと共に使用す
ることが可能であり、その場合、回路はゾーンごとに画
定されるか、又はウェハの全表面積を連続的なプロセス
によって書込むことが可能である。直接書込電子ビーム
プロセスは、例えば、エルニスアイ・ロジック会コーポ
レーションのＬＣＡｌｏｏＯＯ：Ｉンバクテッドアレイ
（Ｃｏｍｐａｃｔｅｄ　　Ａｒｒａｙ）シリーズの如き
アレイ技術装置（デバイス）と関連して使用する場合に
特に有効である。

本発明は実施上以下の構成の１つ又はそれ以上を取りう
るちのである。

（１）半導体装置の製造方法において、基板を用意し、
半導体装置を製造するためのパターンを受取るために前
記基板の表面を準備し、前記準備した表面のゾーンをパ
ターニングプロセスに露呈させて前記ゾーン内に複数個
のダイ区域を確立し、前記ダイ区域の少なくとも２つが
１個の装置を有しており且つ前記ダイ区域の少なくとも
１個が前記ゾーン内の他のダイ区域における装置の内の
少なくとも１個と異なった装置を有していることを特徴
とする方法。

（２）上記第（１）項において、前記準備した表面のゾ
ーンをパターニングに露呈させるステップを、前記準備
した表面の使用可能な実質的に全ての部分を装置を具備
するダイ区域で埋め尽くすまで繰り返し行なうことを特
徴とする方法。

（３）上記第（１）項又は第（２）項において、前記パ
ターニングが少なくとも１個のレチクルを使用して写真
プロセスを介して達成することを特徴とする方法。

（４）上記第（１）項又は第（２）項において、前記パ
ターニングが直接書込電子ビームプロセスを介して達成
されることを特徴とする方法。

（５）上記第（１）項又は第（２）項において、前記ダ
イ区域が、同一の寸法であり、且つ少なくとも１個のダ
イ区域内の装置が他のダイ区域の少なくとも１個におけ
る装置と異なった寸法であることを特徴とする方法。

（６）上記第（１）項において、前記パターニングが、
少なくとも１個のレチクルを使用して写真プロセスを介
して達成され、前記ゾーン内の前記ダイ区域の各々が同
一の寸法であり且つ少なくとも１個のダイ区域内の装置
が前記ゾーン内の他のダイ区域の少なくとも１個におけ
る装置と異なった寸法であることを特徴とする方法。

（７）上記第（１）項において、前記パターニングが直
接書込電子ビームプロセスを介して達成され、前記ゾー
ン内の前記ダイ区域の各々が同一の寸法であり且つ少な
くとも１個のダイ区域内の装置が前記ゾーン内の他のダ
イ区域の少なくとも１個の中における装置と異なった寸
法であることを特徴とする方法。

（８）アレイ技術タイプの半導体装置を製造する方法に
おいて、基板を用意し、半導体装置を製造するためのパ
ターンを受取るために前記基板の表面を′＃Ａ１１ｉシ
、前記準備した表面をパターニングプロセスへ露呈させ
て前記準備した表面上に回路を有する複数個のダイ区域
を確立し、前記ダイ区域の少なくとも１個が前記基板上
の他のダイ区域の１つにおける少なくとも１個の回路と
異なった回路を有していることを特徴とする方法。

（９）上記第（８）項において、前記準備した表面をパ
ターニングプロセスへ露呈するステップがゾーンごとに
実施されることを特徴とする方法。

（１０）上記第（８）項において、前記準備した表面を
パターニングプロセスへ露呈するステップが直接書込電
子ビームプロセスによって実施されることを特徴とする
方法。

（１１）上記第（９）項において、前記準備した表面を
パターニングプロセスへ露呈するステップが直接書込電
子ビームプロセスによって実施されることを特徴とする
方法。

（１２）上記第（１）項乃至（２）項、第（６）項、又
は第（８）項乃至第（９）項の内の何れか１項において
、パターンを受取るために前記基板の表面を準備する前
記ステップがホトレジストを付与することを包含するこ
とを特徴とする方法。

（１３）上記第（７）項又は第（１０）項乃至第（１１
）項の内の何れか１項において、パターンを受取るため
に前記基板の表面を準備する前記ステップが、電子ビー
ムによる衝撃に対し反抗するレジストを付与することを
包含することを特徴とする方法。

（Ｉ４）上記第（１）項において、ゾーン内の少なくと
も１個のダイ区域が前記同一のゾーン内の少なくとも１
個の他のダイ区域と異なった寸法であることを特徴とす
る方法。

（１５）上記第（１４）項において、少なくとも１個の
ダイ区域内の装置が他のダイ区域の少なくとも１個にお
ける装置と異なった寸法であることを特徴とする方法。

（１６）上記第（１）項乃至第（２）項、第（６）項乃
至第（１１）項、第（１４）項乃至第（１５）項の内の
何れか１項における方法に基づいて製造された半導体装
置。

（１７）上記第（１）項における方法に基づいて製造さ
れた半導体装置において、前記パターニングが少なくと
も１個のレチクルを使用して写真プロセスを介して達成
されることを特徴とする半導体装置。

（１８）上記第（１）項の方法に基づいて製造される半
導体装置において、前記パターニングが直接書込電子ビ
ームプロセスを介して達成されることを特徴とする半導
体装置。

（１９）上記第（１）項の方法に基づいて製造される半
導体装置において、前記ダイ区域が同一の寸法であり且
つ少なくとも１個のダイ区域内の装置が他のダイ区域の
少なくとも１個の中における装置と異なった寸法である
ことを特徴とする半導体装置。

（２０）複数個の半導体装置を包含する半導体ウェハで
あって、前記ウェハが、ウェハ本体を用意し、半導体装
置を製造するためのパターンを受取るために前記ウェハ
本体の表面を準備し、前記準備した表面のゾーンをパタ
ーニングプロセスへ露呈させて前記ゾーン内に複数個の
ダイ区域を確立する上記各ステップを有する方法によっ
て準備されるものであって、前記ダイ区域の少なくとも
２つが１個の装置を有しており且つ前記ダイ区域の少な
くともｌａが前記ゾーン内の他のダイ区域内の装置の少
なくとも１個と異なった装置を有していることを特徴と
する半導体ウェハ。

（２１）上記第（２０）項の方法に基づいて製造された
半導体ウェハにおいて、前記パターニングが少なくとも
１個のレチクルを使用する写真プロセスを介して達成さ
れることを特徴とする半導体ウェハ。

（２２）上記第（２０）項の方法に基づいて製造される
半導体ウェハにおいて、前記パターニングが直接書込電
子ビームプロセスを介して達成されることを特徴とする
半導体ウェハ。

（２３）上記第（２０）項又は第（２１）項の方法に基
づいて製造される半導体ウェハにおいて、前記ダイ区域
が同一の寸法であり且つ少なくとも１個のダイ区域内の
装置が他のダイ区域の少なくとも１個の中における装置
と異なった寸法であることを特徴とする半導体ウェハ。

（２４）上記第（２２）項の方法に基づいて製造される
半導体ウェハにおいて、前記ゾーン内の前記ダイ区域の
各々が同一の寸法であり且つ少なくとも１個のダイ区域
内の装置が前記ゾーン内の他のダイ区域の少なくとも１
個の中における装置と異なった寸法であることを特徴と
する半導体ウェハ （２５）上記第（２ｏ）項乃至第（２２）項の内の何れ
か１項における方法に基づいて製造される半導体ウェハ
において、ゾーン内の少なくとも１個のダイ区域が同一
のゾーン内の少なくとも１個の他のダイ区域と異なった
寸法であることを特徴とする半導体ウェハ。

（２６）上記第（２５）項の方法に基づいて製造される
半導体ウェハにおいて、少なくとも１個のダイ区域内の
装置が他のダイ区域の少なくとも１個の中における装置
と異なった寸法であることを特徴とする半導体ウェハ。

（２７）アレイ技術タイプの複数個の半導体装置を有す
る半導体ウェハであって、前記ウェハが、ウェハ本体を
用意し、半導体装置を製造するためのパターンを受取る
ために前記ウェハ本体の表面を準備し、前記準備した表
面をパターニングプロセスへ露呈させて前記準備した表
面上に回路を有する複数個のダイ区域を確立する上記各
ステップを有する方法によって準備されるものであり、
前記ダイ区域の少なくとも１個が前記基板上の他のダイ
区域の１つにおける少なくとも１個の回路と異なった回
路を有することを特徴とする半導体ウェハ。

（２８）上記第（２７）項の方法に基づいて製造された
半導体ウェハにおいて、前記準備した表面ヲパターニン
グプロセスへ露呈させる前記ステップがゾーンごとに実
施されることを特徴とする半導体ウェハ。

（２９）上記第（２７）項の方法に基づいて製造された
半導体ウェハにおいて、前記準備した表面ヲパターニン
グプロセスへ露呈させる前記ステップが直接書込電子ビ
ームプロセスによって実施されることを特徴とする半導
体ウェハ。

（３０）上記第（２８）項の方法に基づいて製造された
半導体ウェハにおいて、前記準備した表面をパターニン
グプロセスへ露呈する前記ステップが直接書込電子ビー
ムプロセスによって実施されることを特徴とする半導体
ウェハ。

（３１）上記第（２７）項又は第（２８）項の何れか１
項における方法に基づいて製造された半導体ウェハにお
いて、パターンを受取るために前記ウェハ本体の表面を
準備する前記ステップがホトレジストを付与することを
包含することを特徴とする半導体ウェハ。

（３２）上記第（２９）項及び第（３ｏ）項の何れか１
項の方法に基づいて製造された半導体ウェハにおいて、
パターンを受取るために前記ウェハ本体の表面を準備す
る前記ステップが、電子ビームによる衝撃に対し反抗す
るレジストを付与することを包含することを特徴とする
半導体ウェハ。

（３３）半導体装置を製造する方法において、基板を用
意し、半導体装置を製造するためのパターンを受取るた
めに前記基板の表面を用意し、前記準備した表面のゾー
ン上にパターニングプロセスを実施して前記ゾーン内の
少なくとも１個のダイ区域が前記ゾーン内の少なくとも
１個のその他のダイ区域と異なった寸法であるように前
記ゾーン内に複数個のダイ区域を確立させる、上記各ス
テップを有することを特徴とする特許 （３４）上記第（３３）項において、前記パターニング
が写真プロセスを使用して行なわれることを特徴とする
方法。

（３５）上記第（３３）項又は第（３４）項において、
前記ダイ区域の少なくとも２つが１個の装置を有してお
り且つ少なくとも１個のダイ区域内の装置が別のダイ区
域内の装置と異なった寸法であることを特徴とする方法
。

（３６）上記第（３３）項において、前記パターニング
ステップが直接書込電子ビームプロセスを介して行なわ
れることを特徴とする方法。

（３７）上記第（３６）項において、前記ダイ区域の少
なくとも２つの各々が１個の装置を有しており且つ少な
くとも１個のダイ区域内の装置が別の区域内の装置と異
なった寸法であることを特徴とする方法。

（３８）半導体装置を製造する方法において、基板を用
意し、半導体装置を製造するためのパターンを受取るた
めに前記基板の表面を準備し、少なくとも１個のダイ区
域が前記表面上の少なくとも１個の他のダイ区域と異な
った寸法であるように前記準備した表面上に複数個のダ
イ区域を確立するべく前記準備した表面を電子ビームで
衝撃させることを包含するパターニングプロセスを実施
する、上記各ステップを有することを特徴とする方法。

（３９）上記第（３８）項において、前記ダイ区域の少
なくとも２つが１個の装置を有しており且つ少なくとも
１個のダイ区域内の装置が別のダイ区域内の装置と異な
った寸法であることを特徴とする方法。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることはもちろんである。

【図面の簡単な説明】

第１図乃至第４図はダイ区域内に異なった装置（デバイ
ス）を有することが可能な同一の寸法の複数個のダイ区
域を形成するための幾つかのレチクルを示した各概略図
、第５図及び第６図は異なった寸法の複数個のダイ区域
を形成するためのレチクルを示した各概略図、である。 （符号の説明） １．６，７：レチクル ８−１６　　：マスク ４５　　　　ニレチクル ４６−４９：マスク区域 図面の、Ｓ香（内容に変更なし） 特許出願人　　　　エルニスアイ　ロジックコーポレー
ション 日Ｇ、　４ 手続補正９（盆） 平成元年４月１０日

Claims (1)

1. 【特許請求の範囲】 １、半導体装置の製造方法において、基板を用意し、半
   導体装置を製造するためのパターンを受取るために前記
   基板の表面を準備し、前記準備した表面のゾーンをパタ
   ーニングプロセスに露呈させて前記ゾーン内に複数個の
   ダイ区域を確立し、前記ダイ区域の少なくとも２つが１
   個の装置を有しており且つ前記ダイ区域の少なくとも１
   個が前記ゾーン内の他のダイ区域における装置の内の少
   なくとも１個と異なった装置を有していることを特徴と
   する方法。 ２、特許請求の範囲第１項において、前記準備した表面
   のゾーンをパターニングに露呈させるステップを、前記
   準備した表面の使用可能な実質的に全ての部分を装置を
   具備するダイ区域で埋め尽くすまで繰り返し行なうこと
   を特徴とする方法。 ３、特許請求の範囲第１項又は第２項において、前記パ
   ターニングが少なくとも１個のレチクルを使用して写真
   プロセスを介して達成することを特徴とする方法。 ４、特許請求の範囲第１項又は第２項において、前記パ
   ターニングが直接書込電子ビームプロセスを介して達成
   されることを特徴とする方法。 ５、特許請求の範囲第１項又は第２項において、前記ダ
   イ区域が、同一の寸法であり、且つ少なくとも１個のダ
   イ区域内の装置が他のダイ区域の少なくとも１個におけ
   る装置と異なった寸法であることを特徴とする方法。 ６、特許請求の範囲第１項において、前記パターニング
   が、少なくとも１個のレチクルを使用して写真プロセス
   を介して達成され、前記ゾーン内の前記ダイ区域の各々
   が同一の寸法であり且つ少なくとも１個のダイ区域内の
   装置が前記ゾーン内の他のダイ区域の少なくとも１個に
   おける装置と異なった寸法であることを特徴とする方法
   。 ７、特許請求の範囲第１項において、前記パターニング
   が直接書込電子ビームプロセスを介して達成され、前記
   ゾーン内の前記ダイ区域の各々が同一の寸法であり且つ
   少なくとも１個のダイ区域内の装置が前記ゾーン内の他
   のダイ区域の少なくとも１個の中における装置と異なっ
   た寸法であることを特徴とする方法。 ８、アレイ技術タイプの半導体装置を製造する方法にお
   いて、基板を用意し、半導体装置を製造するためのパタ
   ーンを受取るために前記基板の表面を準備し、前記準備
   した表面をパターニングプロセスへ露呈させて前記準備
   した表面上に回路を有する複数個のダイ区域を確立し、
   前記ダイ区域の少なくとも１個が前記基板上の他のダイ
   区域の１つにおける少なくとも１個の回路と異なった回
   路を有していることを特徴とする方法。 ９、特許請求の範囲第８項において、前記準備した表面
   をパターニングプロセスへ露呈するステップがゾーンご
   とに実施されることを特徴とする方法。 １０、特許請求の範囲第８項において、前記準備した表
   面をパターニングプロセスへ露呈するステップが直接書
   込電子ビームプロセスによって実施されることを特徴と
   する方法。 １１、特許請求の範囲第９項において、前記準備した表
   面をパターニングプロセスへ露呈するステップが直接書
   込電子ビームプロセスによって実施されることを特徴と
   する方法。 １２、特許請求の範囲第１項乃至２項、第６項、又は第
   ８項乃至第９項の内の何れか１項において、パターンを
   受取るために前記基板の表面を準備する前記ステップが
   ホトレジストを付与することを包含することを特徴とす
   る方法。 １３、特許請求の範囲第７項又は第１０項乃至第１１項
   の内の何れか１項において、パターンを受取るために前
   記基板の表面を準備する前記ステップが、電子ビームに
   よる衝撃に対し反抗するレジストを付与することを包含
   することを特徴とする方法。 １４、特許請求の範囲第１項において、ゾーン内の少な
   くとも１個のダイ区域が前記同一のゾーン内の少なくと
   も１個の他のダイ区域と異なった寸法であることを特徴
   とする方法。 １５、特許請求の範囲第１４項において、少なくとも１
   個のダイ区域内の装置が他のダイ区域の少なくとも１個
   における装置と異なった寸法であることを特徴とする方
   法。 １６、特許請求の範囲第１項乃至第２項、第６項乃至第
   １１項、第１４項乃至第１５項の内の何れか１項におけ
   る方法に基づいて製造された半導体装置。 １７、特許請求の範囲第１項における方法に基づいて製
   造された半導体装置において、前記パターニングが少な
   くとも１個のレチクルを使用して写真プロセスを介して
   達成されることを特徴とする半導体装置。 １８、特許請求の範囲第１項の方法に基づいて製造され
   る半導体装置において、前記パターニングが直接書込電
   子ビームプロセスを介して達成されることを特徴とする
   半導体装置。 １９、特許請求の範囲第１項の方法に基づいて製造され
   る半導体装置において、前記ダイ区域が同一の寸法であ
   り且つ少なくとも１個のダイ区域内の装置が他のダイ区
   域の少なくとも１個の中における装置と異なった寸法で
   あることを特徴とする半導体装置。 ２０、複数個の半導体装置を包含する半導体ウェハであ
   って、前記ウェハが、ウェハ本体を用意し、半導体装置
   を製造するためのパターンを受取るために前記ウェハ本
   体の表面を準備し、前記準備した表面のゾーンをパター
   ニングプロセスへ露呈させて前記ゾーン内に複数個のダ
   イ区域を確立する上記各ステップを有する方法によって
   準備されるものであって、前記ダイ区域の少なくとも２
   つが１個の装置を有しており且つ前記ダイ区域の少なく
   とも１個が前記ゾーン内の他のダイ区域内の装置の少な
   くとも１個と異なった装置を有していることを特徴とす
   る半導体ウェハ。 ２１、特許請求の範囲第２０項の方法に基づいて製造さ
   れた半導体ウェハにおいて、前記パターニングが少なく
   とも１個のレチクルを使用する写真プロセスを介して達
   成されることを特徴とする半導体ウェハ。 ２２、特許請求の範囲第２０項の方法に基づいて製造さ
   れる半導体ウェハにおいて、前記パターニングが直接書
   込電子ビームプロセスを介して達成されることを特徴と
   する半導体ウェハ。 ２３、特許請求の範囲第２０項又は第２１項の方法に基
   づいて製造される半導体ウェハにおいて、前記ダイ区域
   が同一の寸法であり且つ少なくとも１個のダイ区域内の
   装置が他のダイ区域の少なくとも１個の中における装置
   と異なった寸法であることを特徴とする半導体ウェハ。 ２４、特許請求の範囲第２２項の方法に基づいて製造さ
   れる半導体ウェハにおいて、前記ゾーン内の前記ダイ区
   域の各々が同一の寸法であり且つ少なくとも１個のダイ
   区域内の装置が前記ゾーン内の他のダイ区域の少なくと
   も１個の中における装置と異なった寸法であることを特
   徴とする半導体ウェハ。 ２５、特許請求の範囲第２０項乃至第２２項の内の何れ
   か１項における方法に基づいて製造される半導体ウェハ
   において、ゾーン内の少なくとも１個のダイ区域が同一
   のゾーン内の少なくとも１個の他のダイ区域と異なった
   寸法であることを特徴とする半導体ウェハ。 ２６、特許請求の範囲第２５項の方法に基づいて製造さ
   れる半導体ウェハにおいて、少なくとも１個のダイ区域
   内の装置が他のダイ区域の少なくとも１個の中における
   装置と異なった寸法であることを特徴とする半導体ウェ
   ハ。 ２７、アレイ技術タイプの複数個の半導体装置を有する
   半導体ウェハであって、前記ウェハが、ウェハ本体を用
   意し、半導体装置を製造するためのパターンを受取るた
   めに前記ウェハ本体の表面を準備し、前記準備した表面
   をパターニングプロセスへ露呈させて前記準備した表面
   上に回路を有する複数個のダイ区域を確立する上記各ス
   テップを有する方法によって準備されるものであり、前
   記ダイ区域の少なくとも１個が前記基板上の他のダイ区
   域の１つにおける少なくとも１個の回路と異なった回路
   を有することを特徴とする半導体ウェハ。 ２８、特許請求の範囲第２７項の方法に基づいて製造さ
   れた半導体ウェハにおいて、前記準備した表面をパター
   ニングプロセスへ露呈させる前記ステップがゾーンごと
   に実施されることを特徴とする半導体ウェハ。 ２９、特許請求の範囲第２７項の方法に基づいて製造さ
   れた半導体ウェハにおいて、前記準備した表面をパター
   ニングプロセスへ露呈させる前記ステップが直接書込電
   子ビームプロセスによって実施されることを特徴とする
   半導体ウェハ。 ３０、特許請求の範囲第２８項の方法に基づいて製造さ
   れた半導体ウェハにおいて、前記準備した表面をパター
   ニングプロセスへ露呈する前記ステップが直接書込電子
   ビームプロセスによって実施されることを特徴とする半
   導体ウェハ。 ３１、特許請求の範囲第２７項又は第２８項の何れか１
   項における方法に基づいて製造された半導体ウェハにお
   いて、パターンを受取るために前記ウェハ本体の表面を
   準備する前記ステップがホトレジストを付与することを
   包含することを特徴とする半導体ウェハ。 ３２、特許請求の範囲第２９項及び第３０項の何れか１
   項の方法に基づいて製造された半導体ウェハにおいて、
   パターンを受取るために前記ウェハ本体の表面を準備す
   る前記ステップが、電子ビームによる衝撃に対し反抗す
   るレジストを付与することを包含することを特徴とする
   半導体ウェハ。 ３３、半導体装置を製造する方法において、基板を用意
   し、半導体装置を製造するためのパターンを受取るため
   に前記基板の表面を用意し、前記準備した表面のゾーン
   上にパターニングプロセスを実施して前記ゾーン内の少
   なくとも１個のダイ区域が前記ゾーン内の少なくとも１
   個のその他のダイ区域と異なった寸法であるように前記
   ゾーン内に複数個のダイ区域を確立させる、上記各ステ
   ップを有することを特徴とする方法。 ３４、特許請求の範囲第３３項において、前記パターニ
   ングが写真プロセスを使用して行なわれることを特徴と
   する方法。 ３５、特許請求の範囲第３３項又は第３４項において、
   前記ダイ区域の少なくとも２つが１個の装置を有してお
   り且つ少なくとも１個のダイ区域内の装置が別のダイ区
   域内の装置と異なった寸法であることを特徴とする方法
   。 ３６、特許請求の範囲第３３項において、前記パターニ
   ングステップが直接書込電子ビームプロセスを介して行
   なわれることを特徴とする方法。 ３７、特許請求の範囲第３６項において、前記ダイ区域
   の少なくとも２つの各々が１個の装置を有しており且つ
   少なくとも１個のダイ区域内の装置が別の区域内の装置
   と異なった寸法であることを特徴とする方法。 ３８、半導体装置を製造する方法において、基板を用意
   し、半導体装置を製造するためのパターンを受取るため
   に前記基板の表面を準備し、少なくとも１個のダイ区域
   が前記表面上の少なくとも１個の他のダイ区域と異なっ
   た寸法であるように前記準備した表面上に複数個のダイ
   区域を確立するべく前記準備した表面を電子ビームで衝
   撃させることを包含するパターニングプロセスを実施す
   る、上記各ステップを有することを特徴とする方法。 ３９、特許請求の範囲第３８項において、前記ダイ区域
   の少なくとも２つが１個の装置を有しており且つ少なく
   とも１個のダイ区域内の装置が別のダイ区域内の装置と
   異なった寸法であることを特徴とする方法。