JPH02326A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02326A JPH02326A JP63283997A JP28399788A JPH02326A JP H02326 A JPH02326 A JP H02326A JP 63283997 A JP63283997 A JP 63283997A JP 28399788 A JP28399788 A JP 28399788A JP H02326 A JPH02326 A JP H02326A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- semiconductor layer
- potential
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光センサ等の半導体置に係り、特に半導体層を
介して積層された導電体間の絶縁性の向上に関する。
介して積層された導電体間の絶縁性の向上に関する。
近年、IC,LSI、液晶表示装置、光センサ等の半導
体置として、基板上に複数の薄膜半導体素子’(i−V
成する技術が開発されてきた。このために素子間の配線
に複数の交差部が必要となっている。
体置として、基板上に複数の薄膜半導体素子’(i−V
成する技術が開発されてきた。このために素子間の配線
に複数の交差部が必要となっている。
特に、液晶デイスプレィでは薄膜トランジスタ(TPT
)金1 (LO00個以上、A4読取り用等倍梨ライ
ンセンサでは1簡あたり8個のセンサ要素つまり172
8個の元センサ要素素子と各センサ要素素子に対応した
TFT を同一基板上に形成する必要がある。
)金1 (LO00個以上、A4読取り用等倍梨ライ
ンセンサでは1簡あたり8個のセンサ要素つまり172
8個の元センサ要素素子と各センサ要素素子に対応した
TFT を同一基板上に形成する必要がある。
このために、素子間の配線に更に多くの交差部が必要と
なる。例えばTPTの数を減少させ装置Th小型化する
ためにマトリクス配線を採用する際には、交差部の数は
10000箇所以上となる。
なる。例えばTPTの数を減少させ装置Th小型化する
ためにマトリクス配線を採用する際には、交差部の数は
10000箇所以上となる。
このような多数の交差部を形成するには、プロセスの簡
易化、低コスト化のために、専用の絶縁層金膜けること
なく、素子を構成する°為の半導体層や絶縁層を利用し
て交差部の絶縁を行う構成が好ましく採用される。
易化、低コスト化のために、専用の絶縁層金膜けること
なく、素子を構成する°為の半導体層や絶縁層を利用し
て交差部の絶縁を行う構成が好ましく採用される。
第5図(4)は、半導体置の一例の模式的平面図、第5
図(B)は、そのI−I線模式的断面図であって、説明
の都合上、他の付属部分の1部も示しである。
図(B)は、そのI−I線模式的断面図であって、説明
の都合上、他の付属部分の1部も示しである。
尚本発明は電子をキャリアとして使用している光導電型
のラインセンサを用いた密着型光電変換装置に好適に用
いられる為、第5図に示すような装置の例をもとに説明
する。ここでは信号読出し系にはマ) IJクス配線を
採用している。図示するように、基板l上に共通配M4
およびシールド配線lit形成し、その上に絶縁層5、
真性半導体層(以下、「1層」という。)6およびオー
ミックコンタンクト用のn層7が積層形成されている。
のラインセンサを用いた密着型光電変換装置に好適に用
いられる為、第5図に示すような装置の例をもとに説明
する。ここでは信号読出し系にはマ) IJクス配線を
採用している。図示するように、基板l上に共通配M4
およびシールド配線lit形成し、その上に絶縁層5、
真性半導体層(以下、「1層」という。)6およびオー
ミックコンタンクト用のn層7が積層形成されている。
そして光センサ9からの個別電極配線8を形成し、共通
配1fij4とコンタクトホール10bt″通して接続
金とっている。
配1fij4とコンタクトホール10bt″通して接続
金とっている。
このようなマトリクス配線において、シールド配置ll
には、電源Vaによって正の一定電圧が印Wされている
。これは、共通配線4間の容量結合により生じるクロス
トークを防止するためである。
には、電源Vaによって正の一定電圧が印Wされている
。これは、共通配線4間の容量結合により生じるクロス
トークを防止するためである。
また、共通配線4はオペアンプ等で構成される電流電圧
変換回路(図示せず。)に接続され、光セ/す9からの
光電流は電圧に変換して外部へ出力する。なお、この構
成における共通配線4は接地電位全基準電位としている
。
変換回路(図示せず。)に接続され、光セ/す9からの
光電流は電圧に変換して外部へ出力する。なお、この構
成における共通配線4は接地電位全基準電位としている
。
しかしながら、上記の半導体置は、次のような問題点を
有していることが本発明者らの数多くの実験の結果判明
した。
有していることが本発明者らの数多くの実験の結果判明
した。
第6図は、第5図(4)におけるn−usによる模式的
断面図である。
断面図である。
上述したように、シールド配置llはt源Vaにより正
電圧が供給され、個別電極配IR8は共通配線4に接続
されているために基準電圧はほぼ接地電圧となっている
。すなわち、第6図において、シールド配+!1111
の方が個別電極配線8より高い電位にある。
電圧が供給され、個別電極配IR8は共通配線4に接続
されているために基準電圧はほぼ接地電圧となっている
。すなわち、第6図において、シールド配+!1111
の方が個別電極配線8より高い電位にある。
この状態では、個別電極配+18がシールド配線11よ
り低い電位であるためここから1層7全通して1層6へ
電子を供給でき、電子が3層7および1層6を介して絶
縁層側へ移動する。
り低い電位であるためここから1層7全通して1層6へ
電子を供給でき、電子が3層7および1層6を介して絶
縁層側へ移動する。
このために、絶縁層5が製造プロセスのバラツキ等によ
って欠陥が存在したり局部的に薄くなったりしていると
、その部分の電界が強くなり、動作時に絶縁破壊を起こ
す可能性がある。また、図中の矢印A間の電界も強くな
り、絶縁層5の側面および配置s11の表面に不純物イ
オンや水等が存在すると電気分解によって下層の配置l
lが溶解して断線する可能性が高くなるという問題点を
有していることが判明した。
って欠陥が存在したり局部的に薄くなったりしていると
、その部分の電界が強くなり、動作時に絶縁破壊を起こ
す可能性がある。また、図中の矢印A間の電界も強くな
り、絶縁層5の側面および配置s11の表面に不純物イ
オンや水等が存在すると電気分解によって下層の配置l
lが溶解して断線する可能性が高くなるという問題点を
有していることが判明した。
また、絶縁層5の厚さに依存して絶縁されているために
、製造時のオーバーエツチング19等があると電気的耐
圧低下の原因となり易く、歩留りおよび信頼性の低下金
招来するという問題点も有していた。
、製造時のオーバーエツチング19等があると電気的耐
圧低下の原因となり易く、歩留りおよび信頼性の低下金
招来するという問題点も有していた。
このような問題点は、シールド配線11および個別電極
配線8の交差部だけではなく、電源vbによって正電正
金印加された配!22と接地された配線22′との交差
部22’においても生じる(第5図(4)参照)もので
あった。
配線8の交差部だけではなく、電源vbによって正電正
金印加された配!22と接地された配線22′との交差
部22’においても生じる(第5図(4)参照)もので
あった。
本発明による半導体置は、二つの導電体が絶縁層および
半導体層から成る積層体1挾んで対向し、前記半導体層
に接合した第一の導電体の平均電位に対する前記絶縁層
に接合した第二の導電体の平均電位が、第一の導電体か
ら前記半導体層へ供給しうるキャリアの供給を阻止する
方向であること1に:特徴とする。
半導体層から成る積層体1挾んで対向し、前記半導体層
に接合した第一の導電体の平均電位に対する前記絶縁層
に接合した第二の導電体の平均電位が、第一の導電体か
ら前記半導体層へ供給しうるキャリアの供給を阻止する
方向であること1に:特徴とする。
ま之、本発明による半導体置は、基板上に光電変換上行
う半導体層と光電変換上行う半導体層に電気的に接続さ
れた個別電極を有する充電変換要素の複数と、該充電変
換要素に電気的に接続されたマトリックス配線と、該マ
トリックス配線間に設けられ一定電位に保持された配線
と、全作する半導体置において、 該個別電極と該一定電位に保持された配線との交差する
部分が半導体層と絶縁層全快んで設けられ、 該個別電極の平均電位が該半導体層へ供給しうるキャリ
アの供給全阻止する電位であることを特徴とする。
う半導体層と光電変換上行う半導体層に電気的に接続さ
れた個別電極を有する充電変換要素の複数と、該充電変
換要素に電気的に接続されたマトリックス配線と、該マ
トリックス配線間に設けられ一定電位に保持された配線
と、全作する半導体置において、 該個別電極と該一定電位に保持された配線との交差する
部分が半導体層と絶縁層全快んで設けられ、 該個別電極の平均電位が該半導体層へ供給しうるキャリ
アの供給全阻止する電位であることを特徴とする。
本発明においては、第一および第二の導電体の平均電位
全上述したように設定することで、上記絶縁層と共に半
導体層も絶縁に寄与し絶縁層として働く層を実質的に厚
くすることができる。
全上述したように設定することで、上記絶縁層と共に半
導体層も絶縁に寄与し絶縁層として働く層を実質的に厚
くすることができる。
このために、絶縁層が局所的に薄くなっていても、そこ
に強電界は発生せず、両導電体間の絶縁性および耐久性
は従来より大幅に向上し、信頼性の高い半導体置を提供
することができる。
に強電界は発生せず、両導電体間の絶縁性および耐久性
は従来より大幅に向上し、信頼性の高い半導体置を提供
することができる。
以下、本発明の実施例について図面を用いて詳細に説明
する。
する。
まず、本発明の実施態様について説明する。
本発明の好適な実施態様の1つとしては、絶縁層及び半
導体層からなる積層体を介して接線される2つの配線を
形成する導電層を有し、それぞれ導電層の平均電位が少
なくとも一つの半導体層に対してキャリアの供給を阻止
する方向となるよう構成される半導体置がある。
導体層からなる積層体を介して接線される2つの配線を
形成する導電層を有し、それぞれ導電層の平均電位が少
なくとも一つの半導体層に対してキャリアの供給を阻止
する方向となるよう構成される半導体置がある。
例えば、第1図(4)に示すように導電層としての第1
の配1R1o1.絶縁層102、l型半導体層103、
n 型半導体層104、導電層としての第2の配Ml
10から成る構成全有する半導体置の場合は、第1の
配線1O1t−第2の配線110に対して低い電位とす
る。
の配1R1o1.絶縁層102、l型半導体層103、
n 型半導体層104、導電層としての第2の配Ml
10から成る構成全有する半導体置の場合は、第1の
配線1O1t−第2の配線110に対して低い電位とす
る。
なお、上記半導体層104がP+型の層であれば、第1
の配線101を第2の配線110に対して高い電位にす
れば良い。
の配線101を第2の配線110に対して高い電位にす
れば良い。
第1図(B)に示すように、第1の配! p+1 %絶
縁層p+2、l型半導体層p+3、第2の配線210か
ら成る構成を有し、第2の配線210がAtやCrから
成りi /il p+3に対してシ、ットキーバリア?
形成する半導体置の場合は、第1の配線p+1全第2の
配線210に対して高い電位にすれば良い。
縁層p+2、l型半導体層p+3、第2の配線210か
ら成る構成を有し、第2の配線210がAtやCrから
成りi /il p+3に対してシ、ットキーバリア?
形成する半導体置の場合は、第1の配線p+1全第2の
配線210に対して高い電位にすれば良い。
以上説明したように半導体層の構成、導電型、キャリア
濃度等により導電層の平均電位は適宜選択され得る。
濃度等により導電層の平均電位は適宜選択され得る。
次に、本発明を適用するに最も好ましい1つの実施例を
図面を参照しながら詳細に説明する。
図面を参照しながら詳細に説明する。
第2図(4)は、本発明による半導体置の一実施例の模
式的平面図、第2図(B)は、そのI −ILIS模式
的断面図である。
式的平面図、第2図(B)は、そのI −ILIS模式
的断面図である。
本実施例は密着型光電変換装置であり、電子全キャリア
として使用した光導電型センサを同図(4)における紙
面の上下方向に複数配列したラインセンサ全使用してい
る。ただし、図では簡略化のために2ビット分の構成の
みを示している。
として使用した光導電型センサを同図(4)における紙
面の上下方向に複数配列したラインセンサ全使用してい
る。ただし、図では簡略化のために2ビット分の構成の
みを示している。
〔サンプル1の作成〕
各図に示すように、透光性絶縁基板として洗浄したガラ
ス板1上に真空堆積法によりAA/Cr全0、1μm堆
積し、次にフォトリソグラフィーによりレジストパター
ン全形成しウェットエツチングを行って照明窓3を存す
る遮光層2、遮光層2を接地電位に固定するための配線
22′およびマトリクス個別電極配線23を形成し、そ
の上にプラズマCVD法金用い5IH4がス及びNH,
ガスを成膜用原料としてRFグロー放電により窒化シリ
コンからなる透光性絶縁層5 ’t’ 0.3μm厚に
形成した。
ス板1上に真空堆積法によりAA/Cr全0、1μm堆
積し、次にフォトリソグラフィーによりレジストパター
ン全形成しウェットエツチングを行って照明窓3を存す
る遮光層2、遮光層2を接地電位に固定するための配線
22′およびマトリクス個別電極配線23を形成し、そ
の上にプラズマCVD法金用い5IH4がス及びNH,
ガスを成膜用原料としてRFグロー放電により窒化シリ
コンからなる透光性絶縁層5 ’t’ 0.3μm厚に
形成した。
続けて、5IH4ガス金成膜用原料として光導電層とな
るa −St等の1層6を1μm厚に形成した。
るa −St等の1層6を1μm厚に形成した。
更に5IH4ガス及びPH3ガス金成膜用原料としてオ
ーミックコンタクト用のn 層7 ’k O,1μm積
層した◎そしてフォトリングラフィにより、レジストノ
量ターンを形成シ、CF4ガス金用いたドライエツチン
グとしてリアクティブイオンエツチングを行い、部分的
にn土層7.1層6、絶縁層5を取り除いてコンタクト
ホール10bおよび10e’i形成した。
ーミックコンタクト用のn 層7 ’k O,1μm積
層した◎そしてフォトリングラフィにより、レジストノ
量ターンを形成シ、CF4ガス金用いたドライエツチン
グとしてリアクティブイオンエツチングを行い、部分的
にn土層7.1層6、絶縁層5を取り除いてコンタクト
ホール10bおよび10e’i形成した。
その後、真空堆積法によりAt’k 1.0μm厚に堆
積させ、さらに、フォトリングラフィによりレジス)
ノ4ターンを形成し、ウェットエツチングを行い、部分
的にAti取り除いた。また、ドライエツチングにより
n 層を取り除いて上層側の配線4.11.8.22等
を形成した。更に上記と同様なドライエツチングにより
各素子を独立分離させた。
積させ、さらに、フォトリングラフィによりレジス)
ノ4ターンを形成し、ウェットエツチングを行い、部分
的にAti取り除いた。また、ドライエツチングにより
n 層を取り除いて上層側の配線4.11.8.22等
を形成した。更に上記と同様なドライエツチングにより
各素子を独立分離させた。
そして最後に、ポリイミド及びエポキシ樹脂からなる透
光性の保護膜15を形成して完成させた。
光性の保護膜15を形成して完成させた。
このようにして本発明による光電変換装et作成した。
この光電変換装置は光センサ9の両端子の電極8、電源
vbから正電圧を光センサ9へ供給するための配線22
、マトリクス共通配線4およびシールド配線11を有し
ており、シールド配線11には、クロストーク防止の為
に電源Vaから正電圧が印加されている。
vbから正電圧を光センサ9へ供給するための配線22
、マトリクス共通配線4およびシールド配線11を有し
ており、シールド配線11には、クロストーク防止の為
に電源Vaから正電圧が印加されている。
また、各光センサ9からの個別電極配[23は、コンタ
クトホール10b全通して共通配線4と接続しマトリク
ス配線を形成している。
クトホール10b全通して共通配線4と接続しマトリク
ス配線を形成している。
さらに、共通配lR4およびシールド配線11の各配線
間の絶縁層5.1層6およびn+層7がエツチング除去
されている。
間の絶縁層5.1層6およびn+層7がエツチング除去
されている。
〔サンプル2の作成〕
上述したサンプル1と同様の方法を用いてサンプル2を
作成した。サンプル2は前述シタような第5図に示す光
電変換装置であり、サンプル1とは、マトリックス共通
配線4、シールド配線11と個別1m配線23の配置及
び配線22.22′との配置全上下逆としただけであり
、各層の形成は全てサンプル1と同じ成膜、エツチング
方法により行った。
作成した。サンプル2は前述シタような第5図に示す光
電変換装置であり、サンプル1とは、マトリックス共通
配線4、シールド配線11と個別1m配線23の配置及
び配線22.22′との配置全上下逆としただけであり
、各層の形成は全てサンプル1と同じ成膜、エツチング
方法により行った。
ここで密着型イメージセンサの動作を第2図(B)を参
照しながら簡単に説明する。
照しながら簡単に説明する。
本実施例をローラ16等によって被読取り対象である原
稿17に密着させ、図示されていない光源から照明窓3
全通して元を原稿17へ照射する。
稿17に密着させ、図示されていない光源から照明窓3
全通して元を原稿17へ照射する。
そして、その反射光が光センサ9へ入射することで、光
センサ9の1層6の抵抗値が入射光の強弱に従って変化
し、原稿17の臂報が電気信号に変換される。
センサ9の1層6の抵抗値が入射光の強弱に従って変化
し、原稿17の臂報が電気信号に変換される。
光センサ9の出力信号は門別配線23t−通して共通配
線4へ現われ、図示されていない電流電圧変換回路を通
して外部へ出力される。
線4へ現われ、図示されていない電流電圧変換回路を通
して外部へ出力される。
シールド配線に印加する電圧を一定とし、シールド配線
と個別電極配線の位置が異なる場合の例として、作成し
た複数のサンプル1及び複数のサンプル2について以下
のような実験を行った。
と個別電極配線の位置が異なる場合の例として、作成し
た複数のサンプル1及び複数のサンプル2について以下
のような実験を行った。
まず、環境温度80℃、環境湿度85%のもとてサンプ
ル1、サンプル2のそれぞれのシールド配911に5V
、個別電極間Iw23に3Vの電圧全印加した状態で交
差部23′全顕微鏡で観察しながら、光電変換に光入射
を行いもSamplsかラノ出力信号を観測した。
ル1、サンプル2のそれぞれのシールド配911に5V
、個別電極間Iw23に3Vの電圧全印加した状態で交
差部23′全顕微鏡で観察しながら、光電変換に光入射
を行いもSamplsかラノ出力信号を観測した。
その結果サンプル2では実験開始後150時間経過した
時点でサンプル2の全てに腐食が発生し、出力信号に乱
れが生じた。
時点でサンプル2の全てに腐食が発生し、出力信号に乱
れが生じた。
しかし、サンプル1の中で最初に腐食による出力信号の
乱れが見られたのは500時間経過後であった。
乱れが見られたのは500時間経過後であった。
次にシールド配線と個別電極配置の位置を同一とした場
合の例として作成した複数のサンプル2を用いて別の実
験を行った。
合の例として作成した複数のサンプル2を用いて別の実
験を行った。
まず、環境温度80℃、環境湿度85%のもとて個別電
極間@23に3vの電圧を印加し、シールド配線11に
印加する電圧値i0V、3V。
極間@23に3vの電圧を印加し、シールド配線11に
印加する電圧値i0V、3V。
5v、としたものについて交差部23′を観察しながら
、出力信号を観測した。
、出力信号を観測した。
次光にその結果を示す。
以上のように本発明によるサンプル2−1及びサンプル
2−2は良好な結果が得られた。
2−2は良好な結果が得られた。
更に、作成した複数のサンプル2を用いて別の実験を行
った。個別電極配線23とシールド配線11とに印加さ
れる電圧の向き金変えて耐電圧テスト全行った。
った。個別電極配線23とシールド配線11とに印加さ
れる電圧の向き金変えて耐電圧テスト全行った。
その結果、個別電極間a23の電位がシールド配線11
の電位より大きな時の耐電圧は30Vであった。
の電位より大きな時の耐電圧は30Vであった。
一方、個別電極配線23の電位がシールド配線11の電
位より小さい時の耐電圧は250vであった。
位より小さい時の耐電圧は250vであった。
以上説明した本実施例による密着型光電変換装置は例え
ばファクシミリ装置に好適に用いられる。
ばファクシミリ装置に好適に用いられる。
第3図は、上記実施例による光電変換装置を用いたファ
クシミリ装置の模式的構成図である。
クシミリ装置の模式的構成図である。
同図において、原稿送信時では、光電変換装置としての
密着型イメージセンサ1p+1上に原稿1p+5がプラ
テンローラ12−03によって圧着し、プラテンローラ
1p+3および給送ローラ1p+4によって矢印方向へ
移動する。原稿表面は光源であるキセノンランプ1p+
2によって照明され、その反射光がセンサ1p+1に入
射して原稿の画像情報に対応した電気信号に変換され送
信される。
密着型イメージセンサ1p+1上に原稿1p+5がプラ
テンローラ12−03によって圧着し、プラテンローラ
1p+3および給送ローラ1p+4によって矢印方向へ
移動する。原稿表面は光源であるキセノンランプ1p+
2によって照明され、その反射光がセンサ1p+1に入
射して原稿の画像情報に対応した電気信号に変換され送
信される。
また、受信時には、記録紙1p+6がプラテンローラ1
p+7によって搬送され、サーマルヘッド1p+8によ
って受信信号に対応した画像が再生される。
p+7によって搬送され、サーマルヘッド1p+8によ
って受信信号に対応した画像が再生される。
なお、装置全体はシステムコントロール基板1p+9の
コントローラによって制御され、ま友各壓動系および各
回路には電源121Oから電力が供給される。
コントローラによって制御され、ま友各壓動系および各
回路には電源121Oから電力が供給される。
上述したファクシミリ装置に本発明による光電変換装@
全搭載して画像通信を行った結果、長時間使用した場合
であっても通信画像は良好に保たれていた。
全搭載して画像通信を行った結果、長時間使用した場合
であっても通信画像は良好に保たれていた。
以下、上述した本実施例の留着型光電変換装置において
、本発明に係る動作について説明する。
、本発明に係る動作について説明する。
第4図は、第2図(B)におけるシールド配線110部
分を拡大した模式的断面図である。
分を拡大した模式的断面図である。
本実施例によれば、上述したように、シールド配線11
には@ @ Vaから正電圧が印加されている。また、
個別電極配線23は光センサの出力信号を通す配線であ
るが、その基準電位は接地電位に設定されている。した
がりて、平均電位としては個別電極配線23はシールド
配線11に対して低い電位となっている。
には@ @ Vaから正電圧が印加されている。また、
個別電極配線23は光センサの出力信号を通す配線であ
るが、その基準電位は接地電位に設定されている。した
がりて、平均電位としては個別電極配線23はシールド
配線11に対して低い電位となっている。
このために1層6は電子の空乏状態となり、たとえホー
ルが生じてもn+十層と1層6との間は移動できないの
で、1層6が絶縁体として機能する。すなわち、本実施
例における実質的な絶縁層の厚さは、絶縁層5と1層6
との合計の厚さとなり、絶縁性および耐久性が共に従来
より大幅に向上するのである。つまり例をあげて説明す
るなら製造時に絶縁層5がオーバーエッチされたり、局
部的に薄く形成されたとしても、1層6も絶縁体となっ
ている念めに、そのオーバーエッチ部19による耐圧低
下がなく、−!た薄い部分24に電界が集中することに
よる絶縁破壊等全防止することができる。
ルが生じてもn+十層と1層6との間は移動できないの
で、1層6が絶縁体として機能する。すなわち、本実施
例における実質的な絶縁層の厚さは、絶縁層5と1層6
との合計の厚さとなり、絶縁性および耐久性が共に従来
より大幅に向上するのである。つまり例をあげて説明す
るなら製造時に絶縁層5がオーバーエッチされたり、局
部的に薄く形成されたとしても、1層6も絶縁体となっ
ている念めに、そのオーバーエッチ部19による耐圧低
下がなく、−!た薄い部分24に電界が集中することに
よる絶縁破壊等全防止することができる。
さらに、実質的の絶縁層が厚くなっているために、図中
の矢印8間の電界は従来より弱くなり、その結果、絶縁
層5および1層6の側面等での電気分解の促進が抑止さ
れ、配線23が溶解するという事態を防ぐことができる
。同様に第2図(4)における配線22および22′の
交差部も同様の構成であるために、雨間線間の絶縁性お
よび耐久性の向上が図れる。したがって、このような光
電変換装置のように装置全体に多数の配線交差部が存在
しても、本発明によれば高い信頼性金得ることができる
。
の矢印8間の電界は従来より弱くなり、その結果、絶縁
層5および1層6の側面等での電気分解の促進が抑止さ
れ、配線23が溶解するという事態を防ぐことができる
。同様に第2図(4)における配線22および22′の
交差部も同様の構成であるために、雨間線間の絶縁性お
よび耐久性の向上が図れる。したがって、このような光
電変換装置のように装置全体に多数の配線交差部が存在
しても、本発明によれば高い信頼性金得ることができる
。
なお、本実施例では第2図に示す構成としたが、これに
限定されない。前述したように例えば、第5図に示すシ
ールド配線11および個別電極配線8の交差部の構成で
あっても、回路構成上で電源V&の極性を逆にできる場
合、シールド配[11を個別電極配線8に対して低い平
均電位にすれば、を層6はキャリアである電子が空乏状
態となり、たとえホールが生じてもn+十層と1層6と
の間は移動できないので、1層6が絶縁体として機能し
、本実施例と同等の効果が得られる。
限定されない。前述したように例えば、第5図に示すシ
ールド配線11および個別電極配線8の交差部の構成で
あっても、回路構成上で電源V&の極性を逆にできる場
合、シールド配[11を個別電極配線8に対して低い平
均電位にすれば、を層6はキャリアである電子が空乏状
態となり、たとえホールが生じてもn+十層と1層6と
の間は移動できないので、1層6が絶縁体として機能し
、本実施例と同等の効果が得られる。
さらに他にも前述し念ように、ホールをキャリアとして
使用する光センサ全周い、オーミックコンタクト層7ヲ
p+層で形成した場合は、配線交差部の対向電極との電
位の関係が第5図で示されたシールド配置llおよび個
別電極配線8の関係であるときに、1層6はキャリアで
あるホールが空乏状態となシ、たとえ電子が生じてもp
中層と1層との間は移動できないので1層6が絶縁体と
して機能し、本実施例と同等の効果が得られる。
使用する光センサ全周い、オーミックコンタクト層7ヲ
p+層で形成した場合は、配線交差部の対向電極との電
位の関係が第5図で示されたシールド配置llおよび個
別電極配線8の関係であるときに、1層6はキャリアで
あるホールが空乏状態となシ、たとえ電子が生じてもp
中層と1層との間は移動できないので1層6が絶縁体と
して機能し、本実施例と同等の効果が得られる。
前述した様にさらに、他にも電子又はホールの少なくと
もいずれか一方のキャリアに対して1層6との間にショ
ットキーバリア全形成する材料全電極として使用すれば
n+層やp 層は不要となり、対向電極との間の平均電
位全五層へ供給しうるキャリアの供給全阻止する方向に
設定することで、本実施例と同等の効果が得られる。
もいずれか一方のキャリアに対して1層6との間にショ
ットキーバリア全形成する材料全電極として使用すれば
n+層やp 層は不要となり、対向電極との間の平均電
位全五層へ供給しうるキャリアの供給全阻止する方向に
設定することで、本実施例と同等の効果が得られる。
また、本実施例ではiN金含−む構成としたが、同様に
これに限定されるものではない。以上t−まとめると任
意の半導体層に対して対向電極の平均電位が半導体層の
一部もしくは全部の層に対して供給しうるキャリアの供
給を阻止する方向である構成とすれば、少なくともキャ
リアの供給全阻止された層については絶縁体として機能
し、本実施例と同様の効果が得られ本発明の目的が達成
される。
これに限定されるものではない。以上t−まとめると任
意の半導体層に対して対向電極の平均電位が半導体層の
一部もしくは全部の層に対して供給しうるキャリアの供
給を阻止する方向である構成とすれば、少なくともキャ
リアの供給全阻止された層については絶縁体として機能
し、本実施例と同様の効果が得られ本発明の目的が達成
される。
また、本実施例ではシールド配線11には直流電圧が印
加されているが、これに限定されるものではなく、同様
の積層構造を有し、上層および下層の配線にパルス状電
圧が印加される場合であっても、その平均電位全上記の
如く設定すれば、本実施例と同等の効果が得られる。
加されているが、これに限定されるものではなく、同様
の積層構造を有し、上層および下層の配線にパルス状電
圧が印加される場合であっても、その平均電位全上記の
如く設定すれば、本実施例と同等の効果が得られる。
また、本発明は特に本実施例のような密着型光電変換装
置に好ましく適用できるがこれに限らず、本発明は絶縁
領域上必要とする多層構造の半導体置一般に適用可能で
ある。つまりファクシミリ装置のような情報処理装置に
本発明を適用することで、低コストで歩留りを向上でき
、信頼性の高い情報処理装置を実現することができる。
置に好ましく適用できるがこれに限らず、本発明は絶縁
領域上必要とする多層構造の半導体置一般に適用可能で
ある。つまりファクシミリ装置のような情報処理装置に
本発明を適用することで、低コストで歩留りを向上でき
、信頼性の高い情報処理装置を実現することができる。
以上詳細に説明したように、本発明による半導体置は、
第一および第二の導電体の平均電位を第一の導電体から
半導体層へ供給しうるキャリアの供給を阻止する方向に
設定することで、絶縁層と共に半導体層も絶縁に寄与し
絶縁層の厚さが実質的に厚くなる。
第一および第二の導電体の平均電位を第一の導電体から
半導体層へ供給しうるキャリアの供給を阻止する方向に
設定することで、絶縁層と共に半導体層も絶縁に寄与し
絶縁層の厚さが実質的に厚くなる。
このために絶縁層が局所的に薄くなっていても、そこに
強電界は発生せず、両導電体間の絶縁性および耐久性は
従来より大幅に向上し、装置の信頼性耐久性も高くなる
。
強電界は発生せず、両導電体間の絶縁性および耐久性は
従来より大幅に向上し、装置の信頼性耐久性も高くなる
。
第1図(4)(B)は、本発明の好適な実施態様を示す
模式的断面図である。 第2図(4)は、本発明による半導体置の一実施例の模
式的平面図、第2図(B)は、そのm −mm模式的断
面図である。 第3図は、上記実施例による光電変換装置を用いたファ
クシミリ装置の模式的構成図である。 第4図は、第2図(B)におけるシールド配線11の部
分を拡大した模式的断面図である。 第5図囚は、半導体置の一例の模式的平面図、第5図(
B)は、そのI−1#j模式的断面図である。 第6図は、第5図(4)におけるn−usによる模式的
断面図である。 101.p+1:第1の配線、102.p+2:絶縁層
、103.p+3:i型半導体層、1o4:n十型半導
体層、110.210:第2の配線。
模式的断面図である。 第2図(4)は、本発明による半導体置の一実施例の模
式的平面図、第2図(B)は、そのm −mm模式的断
面図である。 第3図は、上記実施例による光電変換装置を用いたファ
クシミリ装置の模式的構成図である。 第4図は、第2図(B)におけるシールド配線11の部
分を拡大した模式的断面図である。 第5図囚は、半導体置の一例の模式的平面図、第5図(
B)は、そのI−1#j模式的断面図である。 第6図は、第5図(4)におけるn−usによる模式的
断面図である。 101.p+1:第1の配線、102.p+2:絶縁層
、103.p+3:i型半導体層、1o4:n十型半導
体層、110.210:第2の配線。
Claims (11)
- (1)導電体が絶縁層および半導体層から成る積層体を
挟んで対向し、前記半導体層に接合した第一の導電体の
平均電位に対する前記絶縁層に接合した第二の導電体の
平均電位が、第一の導電体から前記半導体層へ供給しう
るキャリアの供給を阻止する方向であることを特徴とす
る半導体装置。 - (2)前記半導体層は、i層とn^+オーミックコンタ
クト層を有し、前記第一の導電体の平均電位が前記第二
の導電体の平均電位より高い請求項1記載の半導体装置
。 - (3)前記半導体層は、i層とp^+オーミックコンタ
クト層を有し、前記第一の導電体の平均電位が前記第二
の導電体の平均電位より低い請求項1記載の半導体置。 - (4)前記第一の導電体は前記半導体層に対してショッ
トキーバリアを形成する請求項1記載の半導体装置。 - (5)前記半導体層は水素化アモルファスシリコンから
なる請求項1記載の半導体装置。 - (6)基板上に光電変換を行う半導体層と光電変換を行
う半導体層に電気的接続された個別電極を有する光電変
換要素の複数と、該充電変換要素に電気的に接続された
マトリックス配線と、該マトリックス配線間に設けられ
一定電位に保持された配線と、を有する半導体装置にお
いて、 該個別電極と該一定電位に保持された配線との交差する
部分が半導体層と絶縁層を挟んで設けられ、 該個別電極の平均電位か該半導体層へ供給しうるキャリ
アの供給を阻止する電位であることを特徴とする半導体
装置。 - (7)該交差する部分は該個別電極と該個別電極上に該
絶縁層を介して設けられた該半導体層と該半導体層上に
n^+層を介して設けられた該配線とを有し、該個別電
極の平均電位は該配線の電位より低い請求項6記載の半
導体装置。 - (8)該交差する部分は、該個別電極と該個別電極上に
該絶縁層を介して設けられた該半導体層と該半導体層上
にp^+層を介して設けられた配線とを有し、該個別電
極の平均電位は該配線の電位より高い請求項6記載の半
導体装置。 - (9)該交差する部分は、該配線と該配線上に該絶縁層
を介して設けられた該半導体層と該半導体層上にn^+
層を介して設けられた該個別電極とを有し、該個別電極
の平均電位は該配線の電位より高い請求項6記載の半導
体装置。 - (10)該交差する部分は、該配線と該配線上に該絶縁
層を介して設けられた該半導体層と該半導体層上にp^
+層を介して設けられた該個別電極とを有し、該個別電
極の平均電位は該配線の電位より低い請求項6記載の半
導体装置。 - (11)前記半導体層は水素化アモルファスシリコンか
ら成る請求項6記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63283997A JP2578954B2 (ja) | 1987-11-14 | 1988-11-11 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28820087 | 1987-11-14 | ||
| JP62-288200 | 1987-11-14 | ||
| JP63283997A JP2578954B2 (ja) | 1987-11-14 | 1988-11-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02326A true JPH02326A (ja) | 1990-01-05 |
| JP2578954B2 JP2578954B2 (ja) | 1997-02-05 |
Family
ID=26555271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63283997A Expired - Fee Related JP2578954B2 (ja) | 1987-11-14 | 1988-11-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578954B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307305B1 (en) | 1999-09-17 | 2001-10-23 | Murata Manufacturing Co., Ltd | Piezoelectric component with leads |
| JP2013074075A (ja) * | 2011-09-27 | 2013-04-22 | Toshiba Corp | 半導体装置 |
| WO2018123905A1 (ja) * | 2016-12-27 | 2018-07-05 | シャープ株式会社 | 撮像パネル及びその製造方法 |
-
1988
- 1988-11-11 JP JP63283997A patent/JP2578954B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307305B1 (en) | 1999-09-17 | 2001-10-23 | Murata Manufacturing Co., Ltd | Piezoelectric component with leads |
| JP2013074075A (ja) * | 2011-09-27 | 2013-04-22 | Toshiba Corp | 半導体装置 |
| WO2018123905A1 (ja) * | 2016-12-27 | 2018-07-05 | シャープ株式会社 | 撮像パネル及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2578954B2 (ja) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166085A (en) | Method of manufacturing a thin film transistor | |
| EP0555907B1 (en) | A method of manufacturing a large area active matrix array | |
| US5055899A (en) | Thin film transistor | |
| KR101389641B1 (ko) | 광센서 어레이 | |
| US6797961B2 (en) | X-ray detector and method of fabricating the same | |
| US20010013577A1 (en) | X-ray image sensor and method for fabricating the same | |
| US5371351A (en) | Imaging device with electrostatic discharge protection | |
| US5017984A (en) | Amorphous silicon thin film transistor array | |
| TW200523619A (en) | Liquid crystal display | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH0734467B2 (ja) | イメージセンサ製造方法 | |
| TWI291762B (en) | Thin film transistor array panel | |
| KR100763137B1 (ko) | 엑스-선 검출소자 및 그의 제조방법 | |
| US5486939A (en) | Thin-film structure with insulating and smoothing layers between crossing conductive lines | |
| JPH04154165A (ja) | 半導体装置 | |
| JPH02326A (ja) | 半導体装置 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| US4808833A (en) | Image sensors using a photo-sensing element array and matrix wires methods of manufacturing same | |
| US4953000A (en) | Semiconductor device | |
| JPS62269358A (ja) | イメ−ジセンサ | |
| US5188974A (en) | Method of manufacturing semiconductor device | |
| JPS63316084A (ja) | 薄膜能動素子アレイの製造方法 | |
| JPH0261618A (ja) | 液晶表示装置の製造方法 | |
| KR100642088B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| JP3279969B2 (ja) | Tftアレイ基板およびその製造方法並びに液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |