JPH023322B2 - - Google Patents
Info
- Publication number
- JPH023322B2 JPH023322B2 JP59005297A JP529784A JPH023322B2 JP H023322 B2 JPH023322 B2 JP H023322B2 JP 59005297 A JP59005297 A JP 59005297A JP 529784 A JP529784 A JP 529784A JP H023322 B2 JPH023322 B2 JP H023322B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- resistance value
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は抵抗値設定回路に係り、特に半導体
集積回路において、抵抗値の拡大に関する。
集積回路において、抵抗値の拡大に関する。
従来、半導体集積回路において、増幅回路や整
流回路の出力電圧を大きくする場合、その回路電
流を大きくするかモノリシツク抵抗の値を大きく
する方法が採られている。
流回路の出力電圧を大きくする場合、その回路電
流を大きくするかモノリシツク抵抗の値を大きく
する方法が採られている。
しかしながら、回路電流を増加させることは、
小さな抵抗で高出力化が可能であるが、電流損失
を無視することができない。また、半導体集積回
路上のモノリシツク抵抗を大きく設定すること
は、半導体集積回路自体の内部抵抗との関係で別
の工程で形成することが必要となるとともに、抵
抗面積の拡大でチツプ面積を増大させる等の欠点
がある。
小さな抵抗で高出力化が可能であるが、電流損失
を無視することができない。また、半導体集積回
路上のモノリシツク抵抗を大きく設定すること
は、半導体集積回路自体の内部抵抗との関係で別
の工程で形成することが必要となるとともに、抵
抗面積の拡大でチツプ面積を増大させる等の欠点
がある。
この発明は、回路手段によつて抵抗値の拡大を
図り、大きな等価抵抗を形成する抵抗値設定回路
の提供を目的とする。
図り、大きな等価抵抗を形成する抵抗値設定回路
の提供を目的とする。
この発明は、トランジスタのエミツタと電流反
転回路の入力部との間に抵抗を接続し、前記トラ
ンジスタのベースに前記電流反転回路の出力部を
接続したことを特徴とする。
転回路の入力部との間に抵抗を接続し、前記トラ
ンジスタのベースに前記電流反転回路の出力部を
接続したことを特徴とする。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第１図はこの発明の抵抗値設定回路の実施例を
示している。図において、トランジスタ２のコレ
クタには電源端子４が形成され、この電源端子４
と共通端子６との間には駆動電圧Vccが加えられ
る。トランジスタ２のエミツタと電流反転回路８
の入力部との間には、基準抵抗１０が接続されて
いる。電流反転回路８は、ベース・コレクタを共
通にしてダイオードとして構成されたトランジス
タ１２をトランジスタ１４のベース・エミツタ間
に順方向に接続したものであり、トランジスタ１
２，１４のエミツタに前記共通端子６が形成され
ている。そして、トランジスタ１４のコレクタに
はトランジスタ２のベースが接続され、出力端子
１６が形成されている。
示している。図において、トランジスタ２のコレ
クタには電源端子４が形成され、この電源端子４
と共通端子６との間には駆動電圧Vccが加えられ
る。トランジスタ２のエミツタと電流反転回路８
の入力部との間には、基準抵抗１０が接続されて
いる。電流反転回路８は、ベース・コレクタを共
通にしてダイオードとして構成されたトランジス
タ１２をトランジスタ１４のベース・エミツタ間
に順方向に接続したものであり、トランジスタ１
２，１４のエミツタに前記共通端子６が形成され
ている。そして、トランジスタ１４のコレクタに
はトランジスタ２のベースが接続され、出力端子
１６が形成されている。
このような構成によれば、抵抗１０の値をRx、
トランジスタ１２，１４のエミツタ面積をQA，
QBとすると、出力端子１６と共通端子６との間
の等価抵抗値Ryは、トランジスタ２のエミツタ
から抵抗１０に流れる電流Ｉとの関係から、 Ry＝Rx（QA／QB） ……(1) となる。即ち、トランジスタ１２のエミツタ面積
QAとトランジスタ１４のエミツタ面積QBとの比
率を任意に設定することにより、等価抵抗値Ry
を所望の値に設定することができる。
トランジスタ１２，１４のエミツタ面積をQA，
QBとすると、出力端子１６と共通端子６との間
の等価抵抗値Ryは、トランジスタ２のエミツタ
から抵抗１０に流れる電流Ｉとの関係から、 Ry＝Rx（QA／QB） ……(1) となる。即ち、トランジスタ１２のエミツタ面積
QAとトランジスタ１４のエミツタ面積QBとの比
率を任意に設定することにより、等価抵抗値Ry
を所望の値に設定することができる。
このような抵抗値設定回路によれば、トランジ
スタ１２，１４のエミツタ面積の比率を変更する
ことにより、任意の高抵抗を実現することがで
き、イオン打込み工程等の特殊な工程を要するこ
と無く、低価格で高抵抗を実現することができ、
半導体集積回路のチツプ面積の経済性を高めるこ
とができる。
スタ１２，１４のエミツタ面積の比率を変更する
ことにより、任意の高抵抗を実現することがで
き、イオン打込み工程等の特殊な工程を要するこ
と無く、低価格で高抵抗を実現することができ、
半導体集積回路のチツプ面積の経済性を高めるこ
とができる。
第２図はこの発明の応用例である整流回路を示
し、第１図に示す実施例と共通部分には同一符号
を付してある。図において、この整流回路には差
動増幅器１８が設定され、この差動増幅器１８に
は、エミツタを共通にした一対のトランジスタ２
０，２２が設置されている。トランジスタ２０の
ベースには入力端子２４が形成され、整流すべき
交流入力が加えられる。トランジスタ２２に形成
されたバイアス入力端子２６には、図示していな
いバイアス回路より一定のバイアスが加えられ
る。差動増幅器１８の動作電流は、定電流源２８
の定電流によつて与えられ、定電流源２８の定電
流は、トランジスタ３０，３２からなる電流反転
回路を介してトランジスタ２０，２２に動作電流
を流すように成つている。
し、第１図に示す実施例と共通部分には同一符号
を付してある。図において、この整流回路には差
動増幅器１８が設定され、この差動増幅器１８に
は、エミツタを共通にした一対のトランジスタ２
０，２２が設置されている。トランジスタ２０の
ベースには入力端子２４が形成され、整流すべき
交流入力が加えられる。トランジスタ２２に形成
されたバイアス入力端子２６には、図示していな
いバイアス回路より一定のバイアスが加えられ
る。差動増幅器１８の動作電流は、定電流源２８
の定電流によつて与えられ、定電流源２８の定電
流は、トランジスタ３０，３２からなる電流反転
回路を介してトランジスタ２０，２２に動作電流
を流すように成つている。
また、トランジスタ２２のコレクタは電源ライ
ンに接続され、トランジスタ２０のコレクタと電
源ラインとの間には、ベース・コレクタを共通に
したトランジスタ３４が接続され、差動増幅器１
８の出力はトランジスタ２０のコレクタから取り
出され、トランジスタ３６のベースに加えられ
る。トランジスタ３６のコレクタはトランジスタ
３０と電流反転回路を構成しているトランジスタ
３８のコレクタに共通に接続され、これらトラン
ジスタ３６，３８は電源ラインと共通ラインとの
間に直列に接続されている。
ンに接続され、トランジスタ２０のコレクタと電
源ラインとの間には、ベース・コレクタを共通に
したトランジスタ３４が接続され、差動増幅器１
８の出力はトランジスタ２０のコレクタから取り
出され、トランジスタ３６のベースに加えられ
る。トランジスタ３６のコレクタはトランジスタ
３０と電流反転回路を構成しているトランジスタ
３８のコレクタに共通に接続され、これらトラン
ジスタ３６，３８は電源ラインと共通ラインとの
間に直列に接続されている。
そして、半波整流出力はトランジスタ３６，３
８のコレクタから取り出され、抵抗値設定回路４
０のトランジスタ２のベースに加えられている。
トランジスタ２のベースには出力トランジスタ４
２のベースが接続され、このトランジスタ４２の
コレクタは電源ラインに接続され、また、そのエ
ミツタにはダイオード４４を介して出力端子４６
が形成されている。この出力端子４６と共通ライ
ンとの間には、平滑回路を構成するコンデンサ４
８及び抵抗５０が接続されている。
８のコレクタから取り出され、抵抗値設定回路４
０のトランジスタ２のベースに加えられている。
トランジスタ２のベースには出力トランジスタ４
２のベースが接続され、このトランジスタ４２の
コレクタは電源ラインに接続され、また、そのエ
ミツタにはダイオード４４を介して出力端子４６
が形成されている。この出力端子４６と共通ライ
ンとの間には、平滑回路を構成するコンデンサ４
８及び抵抗５０が接続されている。
このような抵抗値設定回路４０を負荷抵抗とし
て用いた整流回路において、入力端子２４に加え
られる入力電圧VIN、定電流源２８で与えられる
定電流をＩ、トランジスタ３０，３２のエミツタ
面積の比率を２倍に取り、トランジスタ３２に流
れる動作電流を2I、トランジスタ３８のコレクタ
電流をＩに設定し、入力電圧の変化に対応してト
ランジスタ２０のコレクタ電流をＩ＋ΔI、トラ
ンジスタ２２のコレクタ電流をＩ−ΔIとすると、
トランジスタ３６，３８の電流合成の結果、トラ
ンジスタ２のベース電流はΔIで与えられること
になる。そして、トランジスタ４２のベース・エ
ミツタ間電圧VBE（＝VF）、ダイオード４４の順方
向降下電圧をVFとし、抵抗値設定回路４０で設
定される等価抵抗値をRyとすると、出力端子４
６に発生する整流出力電圧VOは、 VO＝ΔI・Ry−2VF ……(2) この式(2)に前記式(1)を代入すると、 VO＝ΔI・Rx・（QA／QB）−2VF ……(3) となる。但し、VO≫VFとする。
て用いた整流回路において、入力端子２４に加え
られる入力電圧VIN、定電流源２８で与えられる
定電流をＩ、トランジスタ３０，３２のエミツタ
面積の比率を２倍に取り、トランジスタ３２に流
れる動作電流を2I、トランジスタ３８のコレクタ
電流をＩに設定し、入力電圧の変化に対応してト
ランジスタ２０のコレクタ電流をＩ＋ΔI、トラ
ンジスタ２２のコレクタ電流をＩ−ΔIとすると、
トランジスタ３６，３８の電流合成の結果、トラ
ンジスタ２のベース電流はΔIで与えられること
になる。そして、トランジスタ４２のベース・エ
ミツタ間電圧VBE（＝VF）、ダイオード４４の順方
向降下電圧をVFとし、抵抗値設定回路４０で設
定される等価抵抗値をRyとすると、出力端子４
６に発生する整流出力電圧VOは、 VO＝ΔI・Ry−2VF ……(2) この式(2)に前記式(1)を代入すると、 VO＝ΔI・Rx・（QA／QB）−2VF ……(3) となる。但し、VO≫VFとする。
従つて、半導体集積回路上に実際に形成される
抵抗１０はその値が小さく且つその面積も小さい
ものであるが、抵抗値設定回路４０の動作によつ
て、等価抵抗値RyはRxを拡大したものとなるの
で、整流出力VOの高出力化が実現できる。
抵抗１０はその値が小さく且つその面積も小さい
ものであるが、抵抗値設定回路４０の動作によつ
て、等価抵抗値RyはRxを拡大したものとなるの
で、整流出力VOの高出力化が実現できる。
また、このような構成によれば、整流回路の回
路電流は少なく、電流損失を抑制することができ
る。
路電流は少なく、電流損失を抑制することができ
る。
第３図はこの発明の他の応用例を示している。
この実施例は、前記抵抗値設定回路を増幅回路の
出力抵抗に用いたものであり、前記実施例と共通
部分には同一符号を付してある。
この実施例は、前記抵抗値設定回路を増幅回路の
出力抵抗に用いたものであり、前記実施例と共通
部分には同一符号を付してある。
この増幅回路は差動増幅器で構成され、この差
動増幅器にはエミツタを共通にした一対のトラン
ジスタ５２，５４が設置され、そのエミツタと共
通ラインとの間には動作電流を設定する定電流源
５６が設置されている。トランジスタ５２のベー
スに形成された入力端子５８には増幅すべき入力
信号が加えられ、トランジスタ５４のベースに形
成されたバイアス入力端子６０には所定のバイア
スが加えられる。トランジスタ５４のコレクタは
電源ラインに接続され、トランジスタ５２のコレ
クタと電源ラインとの間には、ベース・コレクタ
を共通にしたトランジスタ６２が接続され、トラ
ンジスタ５２のコレクタから取り出された出力は
トランジスタ６４のベースに加えられている。即
ち、トランジスタ６２，６４は電流反転回路を構
成し、トランジスタ６４は、そのエミツタを電源
ラインに接続し、コレクタをトランジスタ２のベ
ースに接続している。
動増幅器にはエミツタを共通にした一対のトラン
ジスタ５２，５４が設置され、そのエミツタと共
通ラインとの間には動作電流を設定する定電流源
５６が設置されている。トランジスタ５２のベー
スに形成された入力端子５８には増幅すべき入力
信号が加えられ、トランジスタ５４のベースに形
成されたバイアス入力端子６０には所定のバイア
スが加えられる。トランジスタ５４のコレクタは
電源ラインに接続され、トランジスタ５２のコレ
クタと電源ラインとの間には、ベース・コレクタ
を共通にしたトランジスタ６２が接続され、トラ
ンジスタ５２のコレクタから取り出された出力は
トランジスタ６４のベースに加えられている。即
ち、トランジスタ６２，６４は電流反転回路を構
成し、トランジスタ６４は、そのエミツタを電源
ラインに接続し、コレクタをトランジスタ２のベ
ースに接続している。
このような構成によれば、出力抵抗６６を設置
する場合に比較し、抵抗１０の値を小さく設定で
き、その面積の縮小を図ることができるととも
に、高出力化が実現できる。
する場合に比較し、抵抗１０の値を小さく設定で
き、その面積の縮小を図ることができるととも
に、高出力化が実現できる。
なお、実施例では抵抗値の拡大設定について説
明したが、この発明は抵抗値の低減にも利用でき
るものである。
明したが、この発明は抵抗値の低減にも利用でき
るものである。
以上説明したようにこの発明によれば、実際の
抵抗値を拡大又は低減して、所望の等価抵抗値を
形成することができ、増幅回路や整流回路等の出
力回路に設置して高出力化が実現できる。
抵抗値を拡大又は低減して、所望の等価抵抗値を
形成することができ、増幅回路や整流回路等の出
力回路に設置して高出力化が実現できる。
第１図はこの発明の抵抗値設定回路の実施例を
示す回路図、第２図はこの発明の抵抗値設定回路
の応用例である整流回路を示す回路図、第３図は
この発明の抵抗値設定回路の他の応用例である増
幅回路を示す回路図である。 ２……トランジスタ、８……電流反転回路、１
０……抵抗。
示す回路図、第２図はこの発明の抵抗値設定回路
の応用例である整流回路を示す回路図、第３図は
この発明の抵抗値設定回路の他の応用例である増
幅回路を示す回路図である。 ２……トランジスタ、８……電流反転回路、１
０……抵抗。
Claims (1)
- １ トランジスタのエミツタと電流反転回路の入
力部との間に抵抗を接続し、前記トランジスタの
ベースに前記電流反転回路の出力部を接続したこ
とを特徴とする抵抗値設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59005297A JPS60149216A (ja) | 1984-01-14 | 1984-01-14 | 抵抗値設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59005297A JPS60149216A (ja) | 1984-01-14 | 1984-01-14 | 抵抗値設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60149216A JPS60149216A (ja) | 1985-08-06 |
| JPH023322B2 true JPH023322B2 (ja) | 1990-01-23 |
Family
ID=11607309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59005297A Granted JPS60149216A (ja) | 1984-01-14 | 1984-01-14 | 抵抗値設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60149216A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310206A (ja) * | 1987-06-11 | 1988-12-19 | Nec Corp | 半導体集積回路における出力駆動回路 |
-
1984
- 1984-01-14 JP JP59005297A patent/JPS60149216A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60149216A (ja) | 1985-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449287B2 (ja) | ||
| JPH0793567B2 (ja) | 電流切換型論理回路の定電流源制御用電源回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH023322B2 (ja) | ||
| US5477171A (en) | Full wave rectifier using current mirror bridge | |
| JPS6223483B2 (ja) | ||
| JPH0480406B2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JPH0145766B2 (ja) | ||
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JPH049617Y2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JPH0138979Y2 (ja) | ||
| JPH0363245B2 (ja) | ||
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPS60153207A (ja) | 差動増幅回路 | |
| JPS6114174Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPS6143295Y2 (ja) | ||
| JP3018486B2 (ja) | バイアス回路 | |
| JPH0349461Y2 (ja) | ||
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH0749722A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |