JPS60153207A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS60153207A JPS60153207A JP59009781A JP978184A JPS60153207A JP S60153207 A JPS60153207 A JP S60153207A JP 59009781 A JP59009781 A JP 59009781A JP 978184 A JP978184 A JP 978184A JP S60153207 A JPS60153207 A JP S60153207A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential amplifier
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は差動増幅回路に係り、特に、レベルメータ回
路等の計測回路に好適な差動増幅の改善に関する。
路等の計測回路に好適な差動増幅の改善に関する。
第１図はレベルメータ回路に用いられている差動増幅回
路を示している。即ち、差動増幅器２はトランジスタ４
．６．８．１０、ダイオード１２及び抵抗１４．１６で
構成され、トランジスタ８で動作電流が設定され、トラ
ンジスタ４のベースには、抵抗１８及びダイオード２０
．２２で一定のバイアスが加えられ、端子２４には一定
電圧が加えられる。またス トランジスタ６のベースに
は抵抗１６を介して入力端子２６が形成され、入力信号
が与えられる。この差動増幅器２において、トランジス
タ１０とダイオード１２で電流反転回路を構成し、差動
出力はトランジスタ６のコレクタから取出され、出力回
路２８に加えられる。
路を示している。即ち、差動増幅器２はトランジスタ４
．６．８．１０、ダイオード１２及び抵抗１４．１６で
構成され、トランジスタ８で動作電流が設定され、トラ
ンジスタ４のベースには、抵抗１８及びダイオード２０
．２２で一定のバイアスが加えられ、端子２４には一定
電圧が加えられる。またス トランジスタ６のベースに
は抵抗１６を介して入力端子２６が形成され、入力信号
が与えられる。この差動増幅器２において、トランジス
タ１０とダイオード１２で電流反転回路を構成し、差動
出力はトランジスタ６のコレクタから取出され、出力回
路２８に加えられる。
出力回路２８は、トランジスタ３０，３２．３４．３６
．３８及び抵抗４０で構成されている。基準電位点端子
４２と電源端子４４との間には、電圧Ｖｃｃの駆動電源
が接続され、出力はトランジスタ３６のコレクタに形成
された出力端子４６から取出される。
．３８及び抵抗４０で構成されている。基準電位点端子
４２と電源端子４４との間には、電圧Ｖｃｃの駆動電源
が接続され、出力はトランジスタ３６のコレクタに形成
された出力端子４６から取出される。
このような差動増幅回路において、差動増幅器２を構成
するトランジスタ４．６の特性の不整合等によって入力
が無い場合にも、僅かに電流が流れ、これが出力回路２
８から発生する。
するトランジスタ４．６の特性の不整合等によって入力
が無い場合にも、僅かに電流が流れ、これが出力回路２
８から発生する。
例えば、入力端子２６に第２図Ａに示す交流信号を与え
、出力端子４６から半波整流出力を取出す場合、本来無
出力となるべき区間の抵抗４０に僅かに電流が流れ、第
２図Ｂに示すようにその積で与えられる電圧降下ＶＬが
発生する。
、出力端子４６から半波整流出力を取出す場合、本来無
出力となるべき区間の抵抗４０に僅かに電流が流れ、第
２図Ｂに示すようにその積で与えられる電圧降下ＶＬが
発生する。
このような誤出力は、レベルメータ回路等の場合では、
メータに僅かの振れや表示素子の点灯を生しさせること
になり、計測精度を低下させる原因になる。
メータに僅かの振れや表示素子の点灯を生しさせること
になり、計測精度を低下させる原因になる。
この発明は、不必要な出力を抑制した差動増幅回路の提
供を目的とする。
供を目的とする。
この発明は、差動増幅器と共通の動作電流が与えられて
電流出力を発生する定電流回路を設置し、この定電流回
路の出力電流で差動増幅器の信号入力側にアイドリング
電流を流すことにより、不必要な出力の発生を防止した
ものである。
電流出力を発生する定電流回路を設置し、この定電流回
路の出力電流で差動増幅器の信号入力側にアイドリング
電流を流すことにより、不必要な出力の発生を防止した
ものである。
以下、この発明を図面を参照して詳細に説明する。
第３図はこの発明の差動増幅回路の実施例を示し、第１
図の回路と同一部分には同一符号を付しである。
図の回路と同一部分には同一符号を付しである。
この差動増幅回路には、差動増幅器２の入力側にアイド
リング電流を流す定電流回路４８が設置されている。こ
の定電流回路４８は差動増幅器２と共通の動作電流が与
えられ、所定の定電流をトランジスタ６のベースに加え
る。即ち、この定電流回路４８は、トランジスタ５０．
５２．５４．５６及び抵抗５８で構成され、トランジス
タ５２のベースにはトランジスタ８のベースと共通にバ
イアス電流が与えられている。トランジスタ５０はトラ
ンジスタ５２と直列に接続され、また、トランジスタ５
４．５６は、電流反転回路を構成しており、トランジス
タ５０のベース電流を反転してトランジスタ６のベース
に加える。 −以上の構成に基づき、その動作を説明す
る。トランジスタ８に流れる電流を■とすると、ｌ・ラ
ンジスタ４．６にはＩ／２の電流が流れるので、トラン
ジスタ５６からトランジスタ６に加えるアイドリング電
流の値は、電流増幅率ｈＦＥを考慮し、１／２ｈＦＥに
設定されている。この電流を設定するため、トランジス
タ５４のエミッタ面積は、トランジスタ５６のそれの２
倍に設定する。
リング電流を流す定電流回路４８が設置されている。こ
の定電流回路４８は差動増幅器２と共通の動作電流が与
えられ、所定の定電流をトランジスタ６のベースに加え
る。即ち、この定電流回路４８は、トランジスタ５０．
５２．５４．５６及び抵抗５８で構成され、トランジス
タ５２のベースにはトランジスタ８のベースと共通にバ
イアス電流が与えられている。トランジスタ５０はトラ
ンジスタ５２と直列に接続され、また、トランジスタ５
４．５６は、電流反転回路を構成しており、トランジス
タ５０のベース電流を反転してトランジスタ６のベース
に加える。 −以上の構成に基づき、その動作を説明す
る。トランジスタ８に流れる電流を■とすると、ｌ・ラ
ンジスタ４．６にはＩ／２の電流が流れるので、トラン
ジスタ５６からトランジスタ６に加えるアイドリング電
流の値は、電流増幅率ｈＦＥを考慮し、１／２ｈＦＥに
設定されている。この電流を設定するため、トランジス
タ５４のエミッタ面積は、トランジスタ５６のそれの２
倍に設定する。
このようにすれば、トランジスタ６のベースには信号入
力の有無に無関係に一定のアイドリング電流ｒ／２ｈｐ
Ｅが与えられ、トランジスタ６のベースバイアスが深く
なるため、入力端子２６に信号が与えられない限り、出
力を生じない。この結果、レベルメータ回路では零点調
整が不要になり、精度の高い計測出力を得ることができ
る。
力の有無に無関係に一定のアイドリング電流ｒ／２ｈｐ
Ｅが与えられ、トランジスタ６のベースバイアスが深く
なるため、入力端子２６に信号が与えられない限り、出
力を生じない。この結果、レベルメータ回路では零点調
整が不要になり、精度の高い計測出力を得ることができ
る。
また、このような差動増幅回路を半導体集積回路で構成
する場合、構成トランジスタの整合性を向上させること
ができるので、量産によって電流増幅率ｈＦＥが相対的
に変動しても回路動作上同等不都合を生じないものであ
る。
する場合、構成トランジスタの整合性を向上させること
ができるので、量産によって電流増幅率ｈＦＥが相対的
に変動しても回路動作上同等不都合を生じないものであ
る。
以上説明したようにこの発明によれば、無人力時の不必
要な出力発生を効果的に除くことができる。
要な出力発生を効果的に除くことができる。
第１図は従来の差動増幅回路を示す回路図、第２図はそ
の動作波形を示す説明図、第３図はこの発明の差動増幅
回路の実施例を示す回路図である。 ２・・・差動増幅器、４８・・・定電流回路。
の動作波形を示す説明図、第３図はこの発明の差動増幅
回路の実施例を示す回路図である。 ２・・・差動増幅器、４８・・・定電流回路。
Claims (1)
- 【特許請求の範囲】 （１１差動増幅器と共通の動作電流が与えられて電流出
力を発生する定電流回路を設置し、この定電流回路によ
って差動増幅器の信号入力側にアイドリング電流を流す
ことを特徴とする差動増幅回路。 （２）前記アイドリング電流は、差動増幅器に流れる動
作電流の１／２の電流を差動増幅器を構成するトランジ
スタの電流増幅率で除した値に設定したことを特徴とす
る特許請求の範囲第１項に記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009781A JP2500261B2 (ja) | 1984-01-22 | 1984-01-22 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009781A JP2500261B2 (ja) | 1984-01-22 | 1984-01-22 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153207A true JPS60153207A (ja) | 1985-08-12 |
| JP2500261B2 JP2500261B2 (ja) | 1996-05-29 |
Family
ID=11729778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009781A Expired - Lifetime JP2500261B2 (ja) | 1984-01-22 | 1984-01-22 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500261B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193908A (ja) * | 1987-10-05 | 1989-04-12 | Rohm Co Ltd | 直結増幅回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261459A (en) * | 1975-11-14 | 1977-05-20 | Shin Shirasuna Electric Corp | Amplifier circuit |
| JPS5623323A (en) * | 1979-08-06 | 1981-03-05 | Toshiba Corp | Press forming method of metal plate material |
| JPS5760710A (en) * | 1980-09-27 | 1982-04-12 | Pioneer Electronic Corp | Adjusting circuit for input bias of amplifier |
| JPS58200610A (ja) * | 1982-05-18 | 1983-11-22 | Sony Corp | 高入力インピーダンス回路 |
-
1984
- 1984-01-22 JP JP59009781A patent/JP2500261B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261459A (en) * | 1975-11-14 | 1977-05-20 | Shin Shirasuna Electric Corp | Amplifier circuit |
| JPS5623323A (en) * | 1979-08-06 | 1981-03-05 | Toshiba Corp | Press forming method of metal plate material |
| JPS5760710A (en) * | 1980-09-27 | 1982-04-12 | Pioneer Electronic Corp | Adjusting circuit for input bias of amplifier |
| JPS58200610A (ja) * | 1982-05-18 | 1983-11-22 | Sony Corp | 高入力インピーダンス回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193908A (ja) * | 1987-10-05 | 1989-04-12 | Rohm Co Ltd | 直結増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2500261B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH075225A (ja) | 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPS60153207A (ja) | 差動増幅回路 | |
| JP3644156B2 (ja) | 電流制限回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JP3680513B2 (ja) | 電流検出回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP3591900B2 (ja) | バイアス電流を発生させるためのデバイス | |
| JPS6131644B2 (ja) | ||
| JPS61118630A (ja) | Ｉｃチツプ温度検出装置 | |
| JPH0151207B2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JPH023322B2 (ja) | ||
| JPH0816267A (ja) | 定電圧回路 | |
| JPH0346574Y2 (ja) | ||
| JPH0124646Y2 (ja) | ||
| JPS6080307A (ja) | 電流反転回路 | |
| JPH03746Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS6347065Y2 (ja) | ||
| JPH06119798A (ja) | 半導体メモリのテスト回路 | |
| JPH04366737A (ja) | 温度センサ回路 | |
| JPS6036022B2 (ja) | 電圧―電流変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |