JPH0236060B2 - - Google Patents
Info
- Publication number
- JPH0236060B2 JPH0236060B2 JP59191672A JP19167284A JPH0236060B2 JP H0236060 B2 JPH0236060 B2 JP H0236060B2 JP 59191672 A JP59191672 A JP 59191672A JP 19167284 A JP19167284 A JP 19167284A JP H0236060 B2 JPH0236060 B2 JP H0236060B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas
- layer
- temperature
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はシリコン（Si）基板又はゲルマニウ
ム（Ge）基板上に砒化ガリウム（GaAs）層をエ
ピタキシヤル成長させる方法に関する。
ム（Ge）基板上に砒化ガリウム（GaAs）層をエ
ピタキシヤル成長させる方法に関する。
（従来の技術）
半導体集積回路技術の急速な進展に伴い、大面
積の基板上に大規模集積回路を形成しようとした
り又は三次元回路を形成しようとする試みが成さ
れている。或いは又ソーラセルの研究も盛んとな
つている。そのためには、例えば、Si基板上に高
品質のGaAs単結晶層を形成することが望まれて
いる。しかしながら、従来はSi基板上にGaAs層
を直接成長させることが困難であつたため、Si基
板上に何等かのバツフア層を一旦成長させ、この
バツフア層上にGaAs層を成長させる試みがなさ
れていた。そして文献（Applied Physics
Letters 38（10）、15May 1981、p779〜781）にも
開示されているように、このバツフアとしてGe
の薄膜を使用する例が多い。
積の基板上に大規模集積回路を形成しようとした
り又は三次元回路を形成しようとする試みが成さ
れている。或いは又ソーラセルの研究も盛んとな
つている。そのためには、例えば、Si基板上に高
品質のGaAs単結晶層を形成することが望まれて
いる。しかしながら、従来はSi基板上にGaAs層
を直接成長させることが困難であつたため、Si基
板上に何等かのバツフア層を一旦成長させ、この
バツフア層上にGaAs層を成長させる試みがなさ
れていた。そして文献（Applied Physics
Letters 38（10）、15May 1981、p779〜781）にも
開示されているように、このバツフアとしてGe
の薄膜を使用する例が多い。
（発明が解決しようとする問題点）
しかしながら、Si基板の（100）面上にGaAs
層を成長させると、Geバツフア層を介したとし
てもGaAs層がアンテイフエイズドメイン
（antiphase domain）構造となつてしまい、その
結果充分な良質な結晶性をもつたGaAs層が得ら
れなくなるという欠点があつた。
層を成長させると、Geバツフア層を介したとし
てもGaAs層がアンテイフエイズドメイン
（antiphase domain）構造となつてしまい、その
結果充分な良質な結晶性をもつたGaAs層が得ら
れなくなるという欠点があつた。
また、GeとGaAsとを同一の成長装置内で連続
的に結晶成長させると、GaAs層中にGeのドーピ
ングがあるという欠点があつた。
的に結晶成長させると、GaAs層中にGeのドーピ
ングがあるという欠点があつた。
この発明の目的は、従来用いていたGeバツフ
ア層を形成せずに、Si又はGe基板上に単一のド
メインから成る高品質のGaAs層を成長させる方
法を提供することにある。
ア層を形成せずに、Si又はGe基板上に単一のド
メインから成る高品質のGaAs層を成長させる方
法を提供することにある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明の方法に
よれば、シリコン（Si）又はゲルマニウム（Ge）
基板の（100）面上に砒化ガリウム（GaAs）層
をエピタキシヤル成長させるに当り、 該シリコン又はゲルマニウム基板を、砒素圧の
下で前記基板の表面酸化膜を除去して清浄な基板
面を得る温度で、熱処理する工程と、 清浄された該基板上に、450℃以下の温度で、
200Å以下の厚さの砒化ガリウムのバツフア層を
成長させる工程と、 該バツフア層上に、通常の砒化ガリウム層の成
長温度で、該砒化ガリウム層を成長させる工程と
を含むことを特徴とする。
よれば、シリコン（Si）又はゲルマニウム（Ge）
基板の（100）面上に砒化ガリウム（GaAs）層
をエピタキシヤル成長させるに当り、 該シリコン又はゲルマニウム基板を、砒素圧の
下で前記基板の表面酸化膜を除去して清浄な基板
面を得る温度で、熱処理する工程と、 清浄された該基板上に、450℃以下の温度で、
200Å以下の厚さの砒化ガリウムのバツフア層を
成長させる工程と、 該バツフア層上に、通常の砒化ガリウム層の成
長温度で、該砒化ガリウム層を成長させる工程と
を含むことを特徴とする。
（作用）
このように、この発明によれば、基板を高温熱
処理して清浄にした後、低温で薄いGaAsバツフ
ア層を成長させ、続いて通常のGaAs層の成長温
度でバツフア層上に目的とするGaAs層を成長さ
せるので、いわゆるオーバルデイフエクトのな
い、単一ドメインの結晶性の良いGaAs層が得ら
れる。
処理して清浄にした後、低温で薄いGaAsバツフ
ア層を成長させ、続いて通常のGaAs層の成長温
度でバツフア層上に目的とするGaAs層を成長さ
せるので、いわゆるオーバルデイフエクトのな
い、単一ドメインの結晶性の良いGaAs層が得ら
れる。
また、この発明の方法によれば、Geのバツフ
ア層を用いる代わりにGaAsの薄いバツフア層を
用い、その上に本来のGaAs層を形成するので、
同一の成長装置内でGaAsバツフア層とGaAs層
とを連続成長させて高品質のGaAs層を得ること
が出来る。
ア層を用いる代わりにGaAsの薄いバツフア層を
用い、その上に本来のGaAs層を形成するので、
同一の成長装置内でGaAsバツフア層とGaAs層
とを連続成長させて高品質のGaAs層を得ること
が出来る。
（実施例）
以下、図面を参照してこの発明の方法の一実施
例につき説明する。尚、この実施例では、基板と
してSi基板を用い及び原料としてトリメチルガリ
ウム（Ga（CH3）3）及びアルシン（AsH3）を用
い、気相成長法特にMOCVD法でSi基板上に
GaAs層を成長させる例につき説明する。
例につき説明する。尚、この実施例では、基板と
してSi基板を用い及び原料としてトリメチルガリ
ウム（Ga（CH3）3）及びアルシン（AsH3）を用
い、気相成長法特にMOCVD法でSi基板上に
GaAs層を成長させる例につき説明する。
第１図は、この発明の化合物半導体の成長方法
を実施する際の、基板を載置するサセプタの温度
変化を示す線図で、以下の説明では温度について
はこのサセプタの温度で説明するが、ガス流量、
ガスの流し方、反応管の形状、サセプタの形状、
サセプタを何度まで加熱しているか等によつて基
板の温度がサセプタの温度よりも100℃程度位ま
で低くなることもある。
を実施する際の、基板を載置するサセプタの温度
変化を示す線図で、以下の説明では温度について
はこのサセプタの温度で説明するが、ガス流量、
ガスの流し方、反応管の形状、サセプタの形状、
サセプタを何度まで加熱しているか等によつて基
板の温度がサセプタの温度よりも100℃程度位ま
で低くなることもある。
先ず、気相成長装置の反応管中のサセプタにSi
基板を載置した後、キヤリアガスとして例えば
H2を流しながらサセプタの温度を室温から昇温
させる（第１図に示す時間区間）。この昇温の
途中で、サセプタの温度が500〜600℃になつた
時、砒素圧下による高温熱処理を行うため、この
場合にはAsH3を流し始める。この時のAsH3の
分圧は少なくとも0.5Torr位となつていれば充分
である。尚、このAsH3は、後述する目的とする
GaAs層を成長させた後サセプタ温度が500℃以
下になるまで、流し続ける。
基板を載置した後、キヤリアガスとして例えば
H2を流しながらサセプタの温度を室温から昇温
させる（第１図に示す時間区間）。この昇温の
途中で、サセプタの温度が500〜600℃になつた
時、砒素圧下による高温熱処理を行うため、この
場合にはAsH3を流し始める。この時のAsH3の
分圧は少なくとも0.5Torr位となつていれば充分
である。尚、このAsH3は、後述する目的とする
GaAs層を成長させた後サセプタ温度が500℃以
下になるまで、流し続ける。
サセプタ温度が砒素圧の下でSi基板の表面酸化
膜を除去して清浄な基板面を得ることが出来る温
度、例えば900℃以上の温度好ましくは900〜950
℃に達したら、昇温をやめて、この温度に保持し
て高温熱処理を行う（第１図に示す時間区間）。
この場合、熱処理をH2とAsH3の雰囲気中で行い
その処理時間は５分程度で充分である。
膜を除去して清浄な基板面を得ることが出来る温
度、例えば900℃以上の温度好ましくは900〜950
℃に達したら、昇温をやめて、この温度に保持し
て高温熱処理を行う（第１図に示す時間区間）。
この場合、熱処理をH2とAsH3の雰囲気中で行い
その処理時間は５分程度で充分である。
この高温熱処理後、温度を下げて（第１図に示
す時間区間）450℃以下の温度好ましくは400〜
450℃の温度に保持し、AsH3にGa（CH3）3を加え
た原料ガスを流し、清浄させたSi基板の（100）
基板面上にGaAsの薄膜をバツフア層として成長
させる（第１図に示した時間区間）。この
GaAsバツフア層の厚みを200Å程度以下とする。
す時間区間）450℃以下の温度好ましくは400〜
450℃の温度に保持し、AsH3にGa（CH3）3を加え
た原料ガスを流し、清浄させたSi基板の（100）
基板面上にGaAsの薄膜をバツフア層として成長
させる（第１図に示した時間区間）。この
GaAsバツフア層の厚みを200Å程度以下とする。
このGaAsバツフア層を成長完了後、再びサセ
プタ温度を昇温させて、本来の目的とるGaAs層
の通常の成長温度である650〜800℃程度にする
（第１図に示す時間区間）。この実施例ではこの
温度を700℃とする。この温度の昇温過程におい
て、GaAsバツフア層はアニールされることとな
り、その結果、このGaAsバツフア層は、その上
に形成されるGaAs層がオーバルデイフエクトの
ない結晶性の良い層となるような、良質なバツフ
ア層となる。
プタ温度を昇温させて、本来の目的とるGaAs層
の通常の成長温度である650〜800℃程度にする
（第１図に示す時間区間）。この実施例ではこの
温度を700℃とする。この温度の昇温過程におい
て、GaAsバツフア層はアニールされることとな
り、その結果、このGaAsバツフア層は、その上
に形成されるGaAs層がオーバルデイフエクトの
ない結晶性の良い層となるような、良質なバツフ
ア層となる。
次に、このサセプタを700℃に保持して、
GaAsバツフア層上にGaAs層を成長させる（第
１図の時間区間）。そのため、再びGa（CH3）3
を成長するのに適当な量のAsH3に加えて目的と
するGaAs層を成長させる。
GaAsバツフア層上にGaAs層を成長させる（第
１図の時間区間）。そのため、再びGa（CH3）3
を成長するのに適当な量のAsH3に加えて目的と
するGaAs層を成長させる。
このGaAs層の成長が終つたら、サセプタ温度
を室温まで下げる（第１図に示す時間区間）。
を室温まで下げる（第１図に示す時間区間）。
このようにして、同一の気相成長装置内で連続
的に上述した各処理を行つて単一ドメインの高品
質のGaAs層をSi基板の（100）面上に成長させ
ることが出来、この一連の処理過程中にウエハ
（この場合、基板はもとより、基板に層が形成さ
れたものを総称してウエハという）を成長装置か
ら出したりすることがない。
的に上述した各処理を行つて単一ドメインの高品
質のGaAs層をSi基板の（100）面上に成長させ
ることが出来、この一連の処理過程中にウエハ
（この場合、基板はもとより、基板に層が形成さ
れたものを総称してウエハという）を成長装置か
ら出したりすることがない。
上述したSi基板の清浄のための高温熱処理は
H2中でも効果があるが、H2のみの雰囲気で行つ
た場合には、ペデスタル上に以前の成長時に折出
した多結晶のGaAsが再蒸発してウエハ上、特に
ウエハの周辺部に細かい粒子として付着し、ウエ
ハの周辺部にはGaAs層が得られなくなる恐れが
あつたり、或いは、ウエハの中央部では再付着の
GaAsがオーバルデイフエクトの核となる恐れが
ある。従つて、この発明では、熱処理に際し、
AsH3をH2と共に流しAsH3が分解して得られた
砒素の圧力により、ペデスタル上に折出した残存
GaAsの再蒸発を抑えることによつてウエハ上に
GaAsの細かい粒子が付着するのを防止してい
る。このため、ウエハ全面にわたつてオーバルデ
イフエクトのない単一のドメインの高品質の
GaAs成長層を得ることが出来る。
H2中でも効果があるが、H2のみの雰囲気で行つ
た場合には、ペデスタル上に以前の成長時に折出
した多結晶のGaAsが再蒸発してウエハ上、特に
ウエハの周辺部に細かい粒子として付着し、ウエ
ハの周辺部にはGaAs層が得られなくなる恐れが
あつたり、或いは、ウエハの中央部では再付着の
GaAsがオーバルデイフエクトの核となる恐れが
ある。従つて、この発明では、熱処理に際し、
AsH3をH2と共に流しAsH3が分解して得られた
砒素の圧力により、ペデスタル上に折出した残存
GaAsの再蒸発を抑えることによつてウエハ上に
GaAsの細かい粒子が付着するのを防止してい
る。このため、ウエハ全面にわたつてオーバルデ
イフエクトのない単一のドメインの高品質の
GaAs成長層を得ることが出来る。
又、低温で成長させるバツフア層であるが、そ
の場合の成長温度は400〜450℃が適当である。こ
れよりも高い温度に対すると高温になるに従つて
バツフア層上に成長した目的とするGaAs層の表
面が荒れて結晶性の悪い層となつてしまう。ま
た、逆にさらに低い温度にすると、成長速度が著
しく遅くなつてしまう。
の場合の成長温度は400〜450℃が適当である。こ
れよりも高い温度に対すると高温になるに従つて
バツフア層上に成長した目的とするGaAs層の表
面が荒れて結晶性の悪い層となつてしまう。ま
た、逆にさらに低い温度にすると、成長速度が著
しく遅くなつてしまう。
さらに、バツフア層の厚みを200Å以下という
薄さにしたが、これより厚くすると、その上に成
長させるGaAs層にオーバルデイフエクトが生じ
たり単一のドメインになりにくくなつたして結晶
性が悪くなる。しかし、薄い方は数原子層程度の
薄さとなつてもよい。
薄さにしたが、これより厚くすると、その上に成
長させるGaAs層にオーバルデイフエクトが生じ
たり単一のドメインになりにくくなつたして結晶
性が悪くなる。しかし、薄い方は数原子層程度の
薄さとなつてもよい。
この発明は上述した実施例にのみ限定されるも
のではない。例えば、上述した実施例はSi基板上
にGaAs層を成長させる例につき説明したがGe基
板上にもSi基板の場合と同様な処理によつて高品
質のGaAs層を成長させることが出来る。その場
合には、基板の高温熱処理時のサセプタ温度を
600℃以上好ましくは700℃前後の温度とすれば充
分である。
のではない。例えば、上述した実施例はSi基板上
にGaAs層を成長させる例につき説明したがGe基
板上にもSi基板の場合と同様な処理によつて高品
質のGaAs層を成長させることが出来る。その場
合には、基板の高温熱処理時のサセプタ温度を
600℃以上好ましくは700℃前後の温度とすれば充
分である。
又、上述した実施例ではMOCVD法を用いて
GaAs層の成長を行つたが他の普通の気相成長法
で成長させることも出来る。その場合、原料とし
て、例えば、三塩化砒素（AsCl3）及びカリウム
（Ga）とか、Ga、アルシン及び塩酸とかを用い
ることが出来る。
GaAs層の成長を行つたが他の普通の気相成長法
で成長させることも出来る。その場合、原料とし
て、例えば、三塩化砒素（AsCl3）及びカリウム
（Ga）とか、Ga、アルシン及び塩酸とかを用い
ることが出来る。
さらに、キヤリアガスとしてH2以外の任意適
切なガスを用いることが出来る。
切なガスを用いることが出来る。
（発明の効果）
上述した説明からも明らかなように、この発明
によれば、高温熱処理でSi又はGeの基板の表面
は清浄にした後、低温で（100）基板面上に200Å
以下という薄膜のGaAsバツフア層を成長させ、
このバツフア層上に目的とするGaAs層を成長さ
せているので、高品質のGaAs層を成長させるこ
とが出来る。
によれば、高温熱処理でSi又はGeの基板の表面
は清浄にした後、低温で（100）基板面上に200Å
以下という薄膜のGaAsバツフア層を成長させ、
このバツフア層上に目的とするGaAs層を成長さ
せているので、高品質のGaAs層を成長させるこ
とが出来る。
又、この発明により得られたGaAs層のエツチ
ピツト密度は104cm-3と少なく、移動度について
も１×1016cm-3の電子密度に対して5200cm2
-1s-1というようにGaAs上に成長させたGaAs層
に近い値が得られているので、充分各種のGaAs
デバイスの製作に使用可能である。
ピツト密度は104cm-3と少なく、移動度について
も１×1016cm-3の電子密度に対して5200cm2
-1s-1というようにGaAs上に成長させたGaAs層
に近い値が得られているので、充分各種のGaAs
デバイスの製作に使用可能である。
さらに、Si又はGe基板はGaAs基板では得られ
ない大面積の基板が得られるので、この基板上に
この発明によりGaAsを成長させて大面積でしか
も高品質のGaAs層を得ることが出来、この
GaAs層に大規模集積回路や或いは三次元回路を
作り込んだり、又、このGaAs層を用いてソーラ
セルを作り上げることが出来る。
ない大面積の基板が得られるので、この基板上に
この発明によりGaAsを成長させて大面積でしか
も高品質のGaAs層を得ることが出来、この
GaAs層に大規模集積回路や或いは三次元回路を
作り込んだり、又、このGaAs層を用いてソーラ
セルを作り上げることが出来る。
上述したように、基板上にGaAs層を成長させ
るための全処理工程を同一の気相成長装置内で、
ウエハの出し入れを行うことはなく、実施出来る
ので、ウエハが汚染されたり損傷したりすること
なく、よつてこの点からも高品質のGaAs層が得
られる。
るための全処理工程を同一の気相成長装置内で、
ウエハの出し入れを行うことはなく、実施出来る
ので、ウエハが汚染されたり損傷したりすること
なく、よつてこの点からも高品質のGaAs層が得
られる。
第１図はこの発明の化合物半導体の製造方法の
説明に供するサセプタの温度変化を示す線図であ
る。
説明に供するサセプタの温度変化を示す線図であ
る。
Claims (1)
- 【特許請求の範囲】 １ シリコン（Si）又はゲルマニウム（Ge）基
板の（100）面上に砒化ガリウム（GaAs）層を
エピタキシヤル成長させるに当り、 該シリコン又はゲルマニウム基板を、砒素圧の
下で前記基板の表面酸化膜を除去して清浄な基板
面を得る温度で、熱処理する工程と、 清浄された該基板上に、450℃以下の温度で、
200Å以下の厚さの砒化ガリウムのバツフア層を
成長させる工程と、 該バツフア層上に、通常の砒化ガリウム層の成
長温度で、砒化ガリウム層を成長させる工程とを
含むことを特徴とする化合物半導体の成長方法。 ２ 各前記工程を同一の成長装置内で連続して行
なうことを特徴とする特許請求の範囲第１項記載
の化合物半導体の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191672A JPS6170715A (ja) | 1984-09-14 | 1984-09-14 | 化合物半導体の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191672A JPS6170715A (ja) | 1984-09-14 | 1984-09-14 | 化合物半導体の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170715A JPS6170715A (ja) | 1986-04-11 |
| JPH0236060B2 true JPH0236060B2 (ja) | 1990-08-15 |
Family
ID=16278536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59191672A Granted JPS6170715A (ja) | 1984-09-14 | 1984-09-14 | 化合物半導体の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170715A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH058961U (ja) * | 1991-07-15 | 1993-02-05 | スタンレー電気株式会社 | 表面実装型ｌｅｄ |
| JPH0579586U (ja) * | 1991-05-28 | 1993-10-29 | エムケー精工株式会社 | 発光ダイオード表示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2676144B2 (ja) * | 1987-07-27 | 1997-11-12 | 日本電信電話株式会社 | 砒化ガリウムの成長方法 |
| DE69318271T2 (de) * | 1992-12-21 | 1998-12-17 | Nippon Steel Corp., Tokio/Tokyo | Verfahren zum Wachstum von Verbundhalbleitern auf einer Siliziumscheibe |
| US5833749A (en) * | 1995-01-19 | 1998-11-10 | Nippon Steel Corporation | Compound semiconductor substrate and process of producing same |
| JP2010225981A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Ltd | 光半導体素子、集積素子、光半導体素子の製造方法 |
| US10096473B2 (en) * | 2016-04-07 | 2018-10-09 | Aixtron Se | Formation of a layer on a semiconductor substrate |
-
1984
- 1984-09-14 JP JP59191672A patent/JPS6170715A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0579586U (ja) * | 1991-05-28 | 1993-10-29 | エムケー精工株式会社 | 発光ダイオード表示装置 |
| JPH058961U (ja) * | 1991-07-15 | 1993-02-05 | スタンレー電気株式会社 | 表面実装型ｌｅｄ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170715A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4177084A (en) | Method for producing a low defect layer of silicon-on-sapphire wafer | |
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0562911A (ja) | 半導体超格子の製造方法 | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JPH0236060B2 (ja) | ||
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH0310595B2 (ja) | ||
| JPH02139918A (ja) | ヘテロ構造体の製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| JP2874262B2 (ja) | 半導体装置の製造方法 | |
| KR100329776B1 (ko) | 실리콘웨이퍼의표면결함제거를위한반도체소자제조방법 | |
| JPS62279625A (ja) | エピタキシヤル成長法 | |
| JPH0222812A (ja) | 化合物半導体層の成長方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2000306915A (ja) | シリコンウエハの製造方法 | |
| JP2985413B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS60236213A (ja) | 半導体基盤の製造方法 | |
| JPH047819A (ja) | ＧａＡｓ薄膜 | |
| EP0312202A1 (en) | Crystal formation method | |
| JPH04124814A (ja) | Ｓｏｉ基板の作製方法 | |
| JPH06188164A (ja) | エピタキシャル成長用基板及びエピタキシャル成長方法 | |
| JPH0613328A (ja) | 化合物半導体薄膜の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |