JPH0738199A - 半導体レーザの端面コーティング膜の形成方法 - Google Patents
半導体レーザの端面コーティング膜の形成方法Info
- Publication number
- JPH0738199A JPH0738199A JP20107393A JP20107393A JPH0738199A JP H0738199 A JPH0738199 A JP H0738199A JP 20107393 A JP20107393 A JP 20107393A JP 20107393 A JP20107393 A JP 20107393A JP H0738199 A JPH0738199 A JP H0738199A
- Authority
- JP
- Japan
- Prior art keywords
- coating film
- semiconductor laser
- bar
- chip
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011248 coating agent Substances 0.000 title claims abstract description 41
- 238000000576 coating method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 238000003776 cleavage reaction Methods 0.000 description 18
- 230000007017 scission Effects 0.000 description 18
- 238000007796 conventional method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レ−ザチップの端面コ−ティング膜の
形成方法において、該コ−ティング膜厚の均一化を図
り、かつ、チップ電極面へのコ−ティング膜付着防止並
びにコ−ティング膜形成作業の向上を図ること。 【構成】 半導体レ−ザチップ11をバ−状に連なったヒ
−トシンク12に各々固着した後、このヒ−トシンクバ−
12を複数個重ねた状態で、チップ端面13にコ−ティング
膜を形成する。 【効果】 本発明によれば、チップ端面13を均一に突出
することが可能となるため、コ−ティング膜厚を均一に
形成することができ、また、ヒ−トシンクバ−12に既に
半導体レ−ザチップ11が固定されているため、取扱いが
容易となり、作業性が向上する。
形成方法において、該コ−ティング膜厚の均一化を図
り、かつ、チップ電極面へのコ−ティング膜付着防止並
びにコ−ティング膜形成作業の向上を図ること。 【構成】 半導体レ−ザチップ11をバ−状に連なったヒ
−トシンク12に各々固着した後、このヒ−トシンクバ−
12を複数個重ねた状態で、チップ端面13にコ−ティング
膜を形成する。 【効果】 本発明によれば、チップ端面13を均一に突出
することが可能となるため、コ−ティング膜厚を均一に
形成することができ、また、ヒ−トシンクバ−12に既に
半導体レ−ザチップ11が固定されているため、取扱いが
容易となり、作業性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レ−ザの端面コ
−ティング膜の形成方法に関し、特性の均一化、作業性
及び歩留りの向上を図る半導体レ−ザの端面コ−ティン
グ膜の形成方法に関する。
−ティング膜の形成方法に関し、特性の均一化、作業性
及び歩留りの向上を図る半導体レ−ザの端面コ−ティン
グ膜の形成方法に関する。
【０００２】
【従来の技術】半導体レ−ザの端面にコ−ティング膜を
形成する従来法について、図５を参照して説明する。
形成する従来法について、図５を参照して説明する。
【０００３】図５は、従来法による作業工程フロ−図で
あって、まず、半導体レ−ザウェ−ハをバ−状態に劈開
し、半導体レ−ザの端面にコ−ティング膜を形成する
(図５の「ウェ−ハ」→「劈開バ−」→「コ−ティング
膜形成」)。次に、各チップに分割し、これをシリコン
ヒ−トシンクにマウントし、製品とする方法が採用され
ている(図５の「チップ」→「シリコンヒ−トシンクに
チップマウント」→「製品」)。
あって、まず、半導体レ−ザウェ−ハをバ−状態に劈開
し、半導体レ−ザの端面にコ−ティング膜を形成する
(図５の「ウェ−ハ」→「劈開バ−」→「コ−ティング
膜形成」)。次に、各チップに分割し、これをシリコン
ヒ−トシンクにマウントし、製品とする方法が採用され
ている(図５の「チップ」→「シリコンヒ−トシンクに
チップマウント」→「製品」)。
【０００４】従来の上記した半導体レ−ザの端面コ−テ
ィング膜の形成方法について、さらに図４を参照して説
明する。図４は、従来のコ−ティング膜を形成するとき
の劈開バ−とシリコンバ−の重ねた状態を示す斜視図で
ある。
ィング膜の形成方法について、さらに図４を参照して説
明する。図４は、従来のコ−ティング膜を形成するとき
の劈開バ−とシリコンバ−の重ねた状態を示す斜視図で
ある。
【０００５】従来法は、まず、半導体レ−ザウェ−ハを
バ−状態に劈開した半導体レ−ザ劈開バ−41を、同様の
シリコンバ−42で挾み込み、この半導体レ−ザ劈開バ−
41の片端面(劈開バ−の端面43)だけを露出させ、これを
治具により固定する。次に、上記劈開バ−41とシリコン
バ−42をスパッタ装置にセッティングし、酸化膜(SiO2)
等のコ−ティング膜を劈開バ−の端面43に形成する。
バ−状態に劈開した半導体レ−ザ劈開バ−41を、同様の
シリコンバ−42で挾み込み、この半導体レ−ザ劈開バ−
41の片端面(劈開バ−の端面43)だけを露出させ、これを
治具により固定する。次に、上記劈開バ−41とシリコン
バ−42をスパッタ装置にセッティングし、酸化膜(SiO2)
等のコ−ティング膜を劈開バ−の端面43に形成する。
【０００６】続いて、劈開バ−の端面43の上下を入換
え、もう一方の片端面にも同様にコ−ティング膜を形成
する。従来法は、このようにして半導体レ−ザ劈開バ−
41の両端面にコ−ティング膜を形成し、その後各チップ
に分割し、これをシリコンヒ−トシンクにマウントして
いる(前記図５の「作業工程フロ−」参照)。
え、もう一方の片端面にも同様にコ−ティング膜を形成
する。従来法は、このようにして半導体レ−ザ劈開バ−
41の両端面にコ−ティング膜を形成し、その後各チップ
に分割し、これをシリコンヒ−トシンクにマウントして
いる(前記図５の「作業工程フロ−」参照)。
【０００７】
【発明が解決しようとする課題】とろで、半導体レ−ザ
のウェ−ハを劈開するとき、予めスクライバ−等により
ウェ−ハの端面に等間隔でキズ入れを行い、このキズに
そって劈開するのが一般的である。
のウェ−ハを劈開するとき、予めスクライバ−等により
ウェ−ハの端面に等間隔でキズ入れを行い、このキズに
そって劈開するのが一般的である。
【０００８】しかし、この劈開方法では、キズの中央か
ら必ずしも劈開されないため、劈開バ−の両端寸法(キ
ャビティ−長)は、±20μｍ程度のばらつきがある。一
方、シリコンバ−は、一般にダイサ−等により形成する
が、この場合も同様に±10μｍ程度のばらつきがある。
ら必ずしも劈開されないため、劈開バ−の両端寸法(キ
ャビティ−長)は、±20μｍ程度のばらつきがある。一
方、シリコンバ−は、一般にダイサ−等により形成する
が、この場合も同様に±10μｍ程度のばらつきがある。
【０００９】従って、劈開バ−とシリコンバ−の高さの
ばらつきにより、シリコンバ−が突出すると劈開バ−の
端面に影ができ、均一な膜厚のコ−ティング膜が形成さ
れないという問題があった。また、劈開バ−の厚さは約
100μｍと薄く、両端寸法も約300μｍと小さいため、取
扱い難く、その結果、作業性が低いという欠点があっ
た。その上、劈開バ−とシリコンバ−との間にすき間が
でき易く、劈開バ−の側面(電極面)にコ−ティング膜が
形成され、チップマウント不着が発生するという問題が
あった。
ばらつきにより、シリコンバ−が突出すると劈開バ−の
端面に影ができ、均一な膜厚のコ−ティング膜が形成さ
れないという問題があった。また、劈開バ−の厚さは約
100μｍと薄く、両端寸法も約300μｍと小さいため、取
扱い難く、その結果、作業性が低いという欠点があっ
た。その上、劈開バ−とシリコンバ−との間にすき間が
でき易く、劈開バ−の側面(電極面)にコ−ティング膜が
形成され、チップマウント不着が発生するという問題が
あった。
【００１０】本発明は、上記問題点、欠点に鑑み成され
たものであって、その目的は、半導体レ−ザチップの端
面にコ−ティング膜を形成する方法において、該コ−テ
ィング膜厚を均一に形成することができ、かつチップ電
極面へのコ−ティング膜付着の防止並びにコ−ティング
膜形成作業の向上を図ることにある。
たものであって、その目的は、半導体レ−ザチップの端
面にコ−ティング膜を形成する方法において、該コ−テ
ィング膜厚を均一に形成することができ、かつチップ電
極面へのコ−ティング膜付着の防止並びにコ−ティング
膜形成作業の向上を図ることにある。
【００１１】
【課題を解決するための手段】そして、本発明は、上記
目的を達成するため、半導体レ−ザチップをバ−状に連
なったヒ−トシンクに各々固着し、このヒ−トシンクバ
−のチップ端面を揃えて複数個重ねた状態でチップ端面
にコ−ティング膜を形成することを特徴とし、その後、
このヒ−トシンクバ−を個々のヒ−トシンクに分割する
ようにしたものである。
目的を達成するため、半導体レ−ザチップをバ−状に連
なったヒ−トシンクに各々固着し、このヒ−トシンクバ
−のチップ端面を揃えて複数個重ねた状態でチップ端面
にコ−ティング膜を形成することを特徴とし、その後、
このヒ−トシンクバ−を個々のヒ−トシンクに分割する
ようにしたものである。
【００１２】即ち、本発明は、「半導体レ−ザチップを
ヒ−トシンクバーに各々固着し、該ヒ−トシンクバ−の
チップ端面を揃えて複数個重ねた状態で該チップ端面に
コ−ティング膜を形成することを特徴とする半導体レ−
ザの端面コ−ティング膜の形成方法。」を要旨とする。
ヒ−トシンクバーに各々固着し、該ヒ−トシンクバ−の
チップ端面を揃えて複数個重ねた状態で該チップ端面に
コ−ティング膜を形成することを特徴とする半導体レ−
ザの端面コ−ティング膜の形成方法。」を要旨とする。
【００１３】本発明の概要を図３に基づいて説明する。
図３は、本発明の作業工程フロ−図であって、まず、ウ
ェ−ハを劈開して劈開バ−を形成した後、個々の半導体
レ−ザチップに分割する(図３の「ウェ−ハ」→「劈開
バ−」→「チップ」)。次に、各半導体レ−ザチップを
シリコンヒ−トシンクバ−にマウントした後、半導体レ
−ザチップの端面にコ−ティング膜を形成し、このヒ−
トシンクを分割し、製品とする(図３の「シリコンヒ−
トシンクバ−にチップマウント」→「コ−ティング膜形
成」→「シリコンヒ−トシンク分割」→「製品」)。
図３は、本発明の作業工程フロ−図であって、まず、ウ
ェ−ハを劈開して劈開バ−を形成した後、個々の半導体
レ−ザチップに分割する(図３の「ウェ−ハ」→「劈開
バ−」→「チップ」)。次に、各半導体レ−ザチップを
シリコンヒ−トシンクバ−にマウントした後、半導体レ
−ザチップの端面にコ−ティング膜を形成し、このヒ−
トシンクを分割し、製品とする(図３の「シリコンヒ−
トシンクバ−にチップマウント」→「コ−ティング膜形
成」→「シリコンヒ−トシンク分割」→「製品」)。
【００１４】
【実施例】次に、本発明について図１及び図２を参照し
て説明する。図１は、本発明の一実施例であるシリコン
ヒ−トシンクバ−に半導体レ−ザチップを固着した斜視
図であり、図２は、図１のヒ−トシンクバ−を重ねた状
態を示す斜視図である。
て説明する。図１は、本発明の一実施例であるシリコン
ヒ−トシンクバ−に半導体レ−ザチップを固着した斜視
図であり、図２は、図１のヒ−トシンクバ−を重ねた状
態を示す斜視図である。
【００１５】本発明では、ウェ−ハを劈開により劈開バ
−を形成し、次に、個々の半導体レ−ザチップ11にペレ
ッタイズし、この半導体レ−ザチップ11をシリコンヒ−
トシンクバ−12に金スズ(AuSn)等のソルダ−でシリコン
端面より10μｍ程度突出するように固着する(図１参
照)。続いて、このチップマウント済のシリコンバ−12
を、その端面をそろえて複数個重ね、固定治具により押
さえ込む(図２参照)。
−を形成し、次に、個々の半導体レ−ザチップ11にペレ
ッタイズし、この半導体レ−ザチップ11をシリコンヒ−
トシンクバ−12に金スズ(AuSn)等のソルダ−でシリコン
端面より10μｍ程度突出するように固着する(図１参
照)。続いて、このチップマウント済のシリコンバ−12
を、その端面をそろえて複数個重ね、固定治具により押
さえ込む(図２参照)。
【００１６】次に、スパッタ装置にセッティングし、半
導体レ−ザチップの端面13にコ−ティング膜を形成す
る。もう一方の端面にもコ−ティング膜を形成する場合
は、シリコンヒ−トシンクバ−12の上下を反対にして、
同様にコ−ティング膜の形成を行う。
導体レ−ザチップの端面13にコ−ティング膜を形成す
る。もう一方の端面にもコ−ティング膜を形成する場合
は、シリコンヒ−トシンクバ−12の上下を反対にして、
同様にコ−ティング膜の形成を行う。
【００１７】本発明において、シリコンヒ−トシンクバ
−12を重ねた後コ−ティング膜を形成する理由は、半導
体レ−ザチップ11の上面(ボンディング電極面)にコ−テ
ィング膜が形成されることを防ぐためであり、該上面の
コ−ティング膜形成による“ボンディングワイヤ−の不
着”を防止するためである。
−12を重ねた後コ−ティング膜を形成する理由は、半導
体レ−ザチップ11の上面(ボンディング電極面)にコ−テ
ィング膜が形成されることを防ぐためであり、該上面の
コ−ティング膜形成による“ボンディングワイヤ−の不
着”を防止するためである。
【００１８】その後、ブレ−キング等によりシリコンヒ
−トシンクバ−12を分割し、パッケ−ジに搭載し、製品
とする(前記図３の「作業工程フロ−」参照)。
−トシンクバ−12を分割し、パッケ−ジに搭載し、製品
とする(前記図３の「作業工程フロ−」参照)。
【００１９】本発明の方法によれば、コ−ティング膜形
成前にシリコンヒ−トシンクに半導体レ−ザチップ11を
マウントするため(図１参照)、また、電極面にコ−ティ
ング膜が付着することがないため、従来法でみられる前
記した“チップマウント不着の発生”という問題点が解
消できる。
成前にシリコンヒ−トシンクに半導体レ−ザチップ11を
マウントするため(図１参照)、また、電極面にコ−ティ
ング膜が付着することがないため、従来法でみられる前
記した“チップマウント不着の発生”という問題点が解
消できる。
【００２０】また、シリコンヒ−トシンク端面より、チ
ップ端面が10μｍ程度突出しているため(図２参照)、端
面に均一にコ−ティング膜を形成することができ、特性
の均一化、歩留りの向上を図ることができる。
ップ端面が10μｍ程度突出しているため(図２参照)、端
面に均一にコ−ティング膜を形成することができ、特性
の均一化、歩留りの向上を図ることができる。
【００２１】
【発明の効果】以上説明したように本発明は、半導体レ
−ザの端面コ−ティング膜を形成する前に、半導体レ−
ザチップをヒ−トシンクバ−にマウントし、次に、この
ヒ−トシンクバ−を複数個重ねてからコ−ティング膜を
形成しているため、マウント及びボンディング不着を防
ぐことができ、かつ均一なコ−ティング膜を形成するこ
とができ、特性の均一化、歩留りの向上を図ることがで
きる効果が生じる。
−ザの端面コ−ティング膜を形成する前に、半導体レ−
ザチップをヒ−トシンクバ−にマウントし、次に、この
ヒ−トシンクバ−を複数個重ねてからコ−ティング膜を
形成しているため、マウント及びボンディング不着を防
ぐことができ、かつ均一なコ−ティング膜を形成するこ
とができ、特性の均一化、歩留りの向上を図ることがで
きる効果が生じる。
【００２２】また、本発明の方法によれば、ヒ−トシン
クバ−を重ねて固定治具にセッティングするとき、半導
体レ−ザチップは既に該バ−に固着されているため、取
り扱いが容易となり、従来法に比して作業性を約４倍
(４Ｈ／ウェ−ハ→１Ｈ／ウェ−ハ)に高めることができ
る効果が生じる。
クバ−を重ねて固定治具にセッティングするとき、半導
体レ−ザチップは既に該バ−に固着されているため、取
り扱いが容易となり、従来法に比して作業性を約４倍
(４Ｈ／ウェ−ハ→１Ｈ／ウェ−ハ)に高めることができ
る効果が生じる。
【図１】シリコンヒ−トシンクバ−に半導体レ−ザチッ
プを固着した斜視図。
プを固着した斜視図。
【図２】図１のシリコンヒ−トシンクバ−を重ねた状態
を示す斜視図。
を示す斜視図。
【図３】本発明の方法による作業工程フロ−図。
【図４】従来のコ−ティング膜を形成するときの劈開バ
−とシリコンバ−の重ねた状態を示す斜視図。
−とシリコンバ−の重ねた状態を示す斜視図。
【図５】従来法による作業工程フロ−図。
１１ 半導体レ−ザチップ １２ シリコンヒ−トシンクバ− １３ 半導体レ−ザチップの端面 ４１ 半導体レ−ザ劈開バ− ４２ シリコンバ− ４３ 劈開バ−の端面
【手続補正書】
【提出日】平成６年６月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】 半導体レ−ザチップをヒ−トシンクバー
に各々固着し、該ヒ−トシンクバ−のチップ端面を揃え
て複数個重ねた状態で該チップ端面にコ−ティング膜を
形成することを特徴とする半導体レ−ザの端面コ−ティ
ング膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20107393A JP2500639B2 (ja) | 1993-07-21 | 1993-07-21 | 半導体レ―ザの端面コ―ティング膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20107393A JP2500639B2 (ja) | 1993-07-21 | 1993-07-21 | 半導体レ―ザの端面コ―ティング膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738199A true JPH0738199A (ja) | 1995-02-07 |
| JP2500639B2 JP2500639B2 (ja) | 1996-05-29 |
Family
ID=16434947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20107393A Expired - Fee Related JP2500639B2 (ja) | 1993-07-21 | 1993-07-21 | 半導体レ―ザの端面コ―ティング膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500639B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290263B1 (ko) * | 1999-03-12 | 2001-05-15 | 권문구 | 반도체 레이저 다이오드의 벽개면 코팅 방법 |
| KR100673561B1 (ko) * | 2001-02-01 | 2007-01-24 | 미쓰비시덴키 가부시키가이샤 | 반도체 레이저장치의 제조방법 및 반도체 레이저장치 |
| WO2020103612A1 (zh) * | 2018-11-21 | 2020-05-28 | 深圳市中光工业技术研究院 | 半导体激光器及其制备方法 |
| JP2021100139A (ja) * | 2019-09-27 | 2021-07-01 | 三菱電機株式会社 | 光半導体装置の製造方法 |
| CN114825033A (zh) * | 2021-01-29 | 2022-07-29 | 潍坊华光光电子有限公司 | 一种低热应力的cos结构及其制备方法 |
-
1993
- 1993-07-21 JP JP20107393A patent/JP2500639B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290263B1 (ko) * | 1999-03-12 | 2001-05-15 | 권문구 | 반도체 레이저 다이오드의 벽개면 코팅 방법 |
| KR100673561B1 (ko) * | 2001-02-01 | 2007-01-24 | 미쓰비시덴키 가부시키가이샤 | 반도체 레이저장치의 제조방법 및 반도체 레이저장치 |
| WO2020103612A1 (zh) * | 2018-11-21 | 2020-05-28 | 深圳市中光工业技术研究院 | 半导体激光器及其制备方法 |
| US12107383B2 (en) | 2018-11-21 | 2024-10-01 | Shenzhen Lighting Institute | Semiconductor laser and fabrication method therefor |
| JP2021100139A (ja) * | 2019-09-27 | 2021-07-01 | 三菱電機株式会社 | 光半導体装置の製造方法 |
| CN114825033A (zh) * | 2021-01-29 | 2022-07-29 | 潍坊华光光电子有限公司 | 一种低热应力的cos结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2500639B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6987054B2 (en) | Method of fabricating a semiconductor device having a groove formed in a resin layer | |
| CN111863612A (zh) | 晶片的分割方法和分割装置 | |
| JPH0738199A (ja) | 半導体レーザの端面コーティング膜の形成方法 | |
| JPH04262589A (ja) | 光半導体装置の製造方法 | |
| JPH06177178A (ja) | 半導体チップの構造 | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JP3305399B2 (ja) | 半導体装置の製造方法 | |
| JPS59220947A (ja) | 半導体装置の製造方法 | |
| US10497679B2 (en) | Wafer level package and wafer level chip size package | |
| CN1163948C (zh) | 晶片切割研磨制作方法 | |
| JPH05285935A (ja) | 半導体基板の分割方法 | |
| JPH02308551A (ja) | 半導体ウェーハ | |
| JP7332059B2 (ja) | レーザダイオードバーの端面成膜方法 | |
| JPS635537A (ja) | 半導体装置 | |
| JPS63138794A (ja) | 半導体レ−ザ素子ダイボンデイング方法 | |
| TWI916061B (zh) | 複合基板及其製造方法 | |
| JPH05285936A (ja) | 半導体基板の分割方法 | |
| JPH05326697A (ja) | 半導体装置の製造方法 | |
| JPH02208954A (ja) | 半導体装置の製造方法 | |
| JPS61251147A (ja) | 半導体ウエハのチツプ分割方法 | |
| JP2005268459A (ja) | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 | |
| JPS61251045A (ja) | 半導体チツプのダイボンデイング方法 | |
| JPH0645690A (ja) | 半導体レーザの製造方法 | |
| JPH01175240A (ja) | 半導体チップの製造方法 | |
| JPS63228640A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |