JPH0236556A - ピングリッドアレイおよび半導体素子塔載方法 - Google Patents
ピングリッドアレイおよび半導体素子塔載方法Info
- Publication number
- JPH0236556A JPH0236556A JP63187503A JP18750388A JPH0236556A JP H0236556 A JPH0236556 A JP H0236556A JP 63187503 A JP63187503 A JP 63187503A JP 18750388 A JP18750388 A JP 18750388A JP H0236556 A JPH0236556 A JP H0236556A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- mounting
- flexible substrate
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ｒｃなどの半導体素子をパッケージ化する
ために搭載するピングリッドアレイ （以下「ピングリ
ッドアレイ」をｒＰＧＡｊと言う）、および、ＰＧＡに
半導体素子を搭載する方法に関する。
ために搭載するピングリッドアレイ （以下「ピングリ
ッドアレイ」をｒＰＧＡｊと言う）、および、ＰＧＡに
半導体素子を搭載する方法に関する。
ＩＣのパッド数の増加に伴い、ＴＡＢ （テープオート
メーテツドボンディング）やフリップチップによるボン
ディングが行われている。ＩＣのパッドと搭載基板の電
極との電気的な接合は、パッド数の増加に比例してボン
ディング時間の長くなるワイヤボンディングよりも、パ
ッド数に関係なく短時間で多数のパ・ノドを一括してボ
ンディングできる（ギヤングボンディングできる）バン
ブボンディングが多くなっている。
メーテツドボンディング）やフリップチップによるボン
ディングが行われている。ＩＣのパッドと搭載基板の電
極との電気的な接合は、パッド数の増加に比例してボン
ディング時間の長くなるワイヤボンディングよりも、パ
ッド数に関係なく短時間で多数のパ・ノドを一括してボ
ンディングできる（ギヤングボンディングできる）バン
ブボンディングが多くなっている。
ボーンディングに使うバンプは、ＩＣ側または基板側の
いずれかに設けられるが、特に最近では、基板側に設け
られるようになっている。これは、ＩＣ側にバンブを設
けるためには、ＩＣに複雑な加工を施す必要があるから
である。したがって、ＩＣを搭載する基板として、バン
ブ付きＴＡＢ、バンブ付きＰＧＡなどが開発されている
。
いずれかに設けられるが、特に最近では、基板側に設け
られるようになっている。これは、ＩＣ側にバンブを設
けるためには、ＩＣに複雑な加工を施す必要があるから
である。したがって、ＩＣを搭載する基板として、バン
ブ付きＴＡＢ、バンブ付きＰＧＡなどが開発されている
。
第４図ｆａｔおよび（ｂｌにみるように、ＰＧＡ６１は
、多数のり−ドピン７・・・を比較的小さな面積内に配
置できるという利点を有する。また、たとえば、規格化
された間隔でリードビン７・・・を設置するようにする
と、ＩＣ搭載後には、他の基板と接合しやすく、特別な
接合用装置を用いずとも接合を行うことができる。
、多数のり−ドピン７・・・を比較的小さな面積内に配
置できるという利点を有する。また、たとえば、規格化
された間隔でリードビン７・・・を設置するようにする
と、ＩＣ搭載後には、他の基板と接合しやすく、特別な
接合用装置を用いずとも接合を行うことができる。
しかし、上記ＰＧＡ６１は、セラミック基板などリジッ
ドな基板２０上にＩＣ（図示省略）を搭載するため、基
板２０が反っていたり、うねっていたり、厚みにバラツ
キがあったりすると、基板２０表面の電路３上に設けた
バンブ５２・・・の高さ位置もばらつく。これにより、
ＩＣ接合時のキーバラメーターである平行度に、ばらつ
きが生じ、接合信頼性に大きく悪影響を及ぼす。
ドな基板２０上にＩＣ（図示省略）を搭載するため、基
板２０が反っていたり、うねっていたり、厚みにバラツ
キがあったりすると、基板２０表面の電路３上に設けた
バンブ５２・・・の高さ位置もばらつく。これにより、
ＩＣ接合時のキーバラメーターである平行度に、ばらつ
きが生じ、接合信頼性に大きく悪影響を及ぼす。
発明者らは、先に、半導体素子搭載用基板に反り、うね
りなどがある場合に、それに応じて、搭載しようとする
半導体素子の平行度を制御しながら接合を行うという方
法を提案している（特願昭６３−１０１８７８号）。
りなどがある場合に、それに応じて、搭載しようとする
半導体素子の平行度を制御しながら接合を行うという方
法を提案している（特願昭６３−１０１８７８号）。
他方、第３図（ａｌおよび（ｂ）にみるように、バンブ
付きＴＡＢ４０は、バンブ５２・・・がフレキシブルな
フィルム１４のボンディング部の孔４１に突出したフレ
キシブルなり−ド５・・・上に設けられているため、Ｉ
Ｃ（図示省略）との接合時にＩＣとの平行度調整は、Ｉ
Ｃとリード５・・・を加圧・加熱する、半導体素子吸着
ヘッドおよび基板載置ステージの平行度に依存するので
、比較的容易である。
付きＴＡＢ４０は、バンブ５２・・・がフレキシブルな
フィルム１４のボンディング部の孔４１に突出したフレ
キシブルなり−ド５・・・上に設けられているため、Ｉ
Ｃ（図示省略）との接合時にＩＣとの平行度調整は、Ｉ
Ｃとリード５・・・を加圧・加熱する、半導体素子吸着
ヘッドおよび基板載置ステージの平行度に依存するので
、比較的容易である。
その反面、ＩＣ接合後には、フレキシブルフィルム１４
から１個１個切り離して他の基板と接合を行うのである
が、その取り扱いには特別な装置が必要となり、汎用性
に欠けるという問題点を有する。
から１個１個切り離して他の基板と接合を行うのである
が、その取り扱いには特別な装置が必要となり、汎用性
に欠けるという問題点を有する。
以上のことに鑑みて、この発明は、半導体素子と、搭載
用基板側の電極部との平行度調整が、同基板の反り、う
ねり等に影響されず、あらかじめ、半導体素子加熱ヒー
ターと基板加熱ヒーターとの間など、半導体素子を扱う
ヘッドと基板を載置するステージとの間の平行度を調整
しておけば基板に反り、うねり等があっても平行度の調
整が行えるＰＧＡを提供することを第１の課題とし、同
ＰＧＡを用いて、半導体素子と基板のバンブとを平行度
良く接合することのできる半導体素子搭載方法を提供す
ることを第２の課題とする。
用基板側の電極部との平行度調整が、同基板の反り、う
ねり等に影響されず、あらかじめ、半導体素子加熱ヒー
ターと基板加熱ヒーターとの間など、半導体素子を扱う
ヘッドと基板を載置するステージとの間の平行度を調整
しておけば基板に反り、うねり等があっても平行度の調
整が行えるＰＧＡを提供することを第１の課題とし、同
ＰＧＡを用いて、半導体素子と基板のバンブとを平行度
良く接合することのできる半導体素子搭載方法を提供す
ることを第２の課題とする。
上記第１の課題を解決するために、請求項１の発明にか
かるＰＧＡは、半導体素子の搭載される基板がフレキシ
ブルな基板部分とリジッドな基板部分からなり、前記フ
レキシブルな基板部分が、前記半導体素子のバンドと接
合されて同パッドと電気的に繋がるようになっている電
極部を有する電路を有し、前記リジッドな基板部分が、
前記電極部と電気的に繋がっているリードビンを有し、
前記フレキシブルな基板部分が、そのフレキシブル性を
損なわない状態で前記リジッドな基板部分とが接合され
たものとされている。
かるＰＧＡは、半導体素子の搭載される基板がフレキシ
ブルな基板部分とリジッドな基板部分からなり、前記フ
レキシブルな基板部分が、前記半導体素子のバンドと接
合されて同パッドと電気的に繋がるようになっている電
極部を有する電路を有し、前記リジッドな基板部分が、
前記電極部と電気的に繋がっているリードビンを有し、
前記フレキシブルな基板部分が、そのフレキシブル性を
損なわない状態で前記リジッドな基板部分とが接合され
たものとされている。
上記第２の課題を解決するために、請求項２の発明にか
かる半導体素子搭載方法は、請求項１記載のＰＧＡのフ
レキシブルな基板部分の電極部と、半導体素子のパッド
とを対面させた状態で、前記フレキシブルな基板部分の
電路の上下から加圧および加熱を行って前記電極部と前
記パッドとの接合を行うようにしている。
かる半導体素子搭載方法は、請求項１記載のＰＧＡのフ
レキシブルな基板部分の電極部と、半導体素子のパッド
とを対面させた状態で、前記フレキシブルな基板部分の
電路の上下から加圧および加熱を行って前記電極部と前
記パッドとの接合を行うようにしている。
請求項１の発明にかかるＰＧＡは、電極部がフレキシブ
ルな基板部分に支持されているため、半導体素子のパッ
ドと接合するときに、基板の反り、うねりなどの有無に
関わらず、半導体素子加熱ヒーターと基板加熱ヒーター
との平行度など、半導体素子を扱うヘッドと基板を載置
するステージとの平行度に依存して前記電極部とパッド
との平行度が調整される。これにより、接合が容易に行
うことができる。しかも、リードビンの設けられたリジ
ッドな基板部分と前記フレキシブルな基板部分とが接合
されているので、ＩＣなど半導体素子（半導体チップ）
を搭載したあとも取り扱いやすく、汎用性がある。
ルな基板部分に支持されているため、半導体素子のパッ
ドと接合するときに、基板の反り、うねりなどの有無に
関わらず、半導体素子加熱ヒーターと基板加熱ヒーター
との平行度など、半導体素子を扱うヘッドと基板を載置
するステージとの平行度に依存して前記電極部とパッド
との平行度が調整される。これにより、接合が容易に行
うことができる。しかも、リードビンの設けられたリジ
ッドな基板部分と前記フレキシブルな基板部分とが接合
されているので、ＩＣなど半導体素子（半導体チップ）
を搭載したあとも取り扱いやすく、汎用性がある。
請求項２の発明にかかる半導体素子搭載方法は、ＰＧＡ
のフレキシブルな基板部分の電極部と半導体素子のパッ
ドとを対面させた状態で、前記フレキシブルな基板部分
の上下から加圧および加熱を行うことにより、半導体素
子を扱うヘッドと基板を載置するステージとの平行度に
依存して前記電極と前記パッドとの平行度が調整され、
接合信頼性の高い搭載を行うことができる。しかも、汎
用性のある半導体素子搭載基板が得られる。
のフレキシブルな基板部分の電極部と半導体素子のパッ
ドとを対面させた状態で、前記フレキシブルな基板部分
の上下から加圧および加熱を行うことにより、半導体素
子を扱うヘッドと基板を載置するステージとの平行度に
依存して前記電極と前記パッドとの平行度が調整され、
接合信頼性の高い搭載を行うことができる。しかも、汎
用性のある半導体素子搭載基板が得られる。
以下に、この発明を、その実施例を表す図面を参照しな
がら詳しく説明する。
がら詳しく説明する。
第１図（ａ）および（ｂ）は、請求項１の発明にかかる
ＰＧＡの１実施例を表す。これらの図にみるように、こ
のＰＣＡＩは、フレキシブルな基板部分４およびリジッ
ドな基板部分２からなる。フレキシブルな基板部分４に
は、電極部である多数のバンプ５２・・・を有する電路
（リード）５・・・が設けられている。リジッドな基板
部分２には、リードピン７・・・が設けられている。リ
ードピン７は、スルーホール６に差し込んで設置された
り、スルーホール６縁のランド３１にろう付けされて設
置されたりする。なお、リードピン７・・・は、半導体
素子搭載面側であってもよく、この面の裏面側であって
もよい。フレキシブルな基板部分４とリジッドな基板部
分２とは、フレキシブルな基板部分４のフレキシブル性
を損なわない状態で接合されて一体になっている。
ＰＧＡの１実施例を表す。これらの図にみるように、こ
のＰＣＡＩは、フレキシブルな基板部分４およびリジッ
ドな基板部分２からなる。フレキシブルな基板部分４に
は、電極部である多数のバンプ５２・・・を有する電路
（リード）５・・・が設けられている。リジッドな基板
部分２には、リードピン７・・・が設けられている。リ
ードピン７は、スルーホール６に差し込んで設置された
り、スルーホール６縁のランド３１にろう付けされて設
置されたりする。なお、リードピン７・・・は、半導体
素子搭載面側であってもよく、この面の裏面側であって
もよい。フレキシブルな基板部分４とリジッドな基板部
分２とは、フレキシブルな基板部分４のフレキシブル性
を損なわない状態で接合されて一体になっている。
バンプ５２は、フレキシブルな基板部分４に設けられた
電路５とリジッドな基板部分２上に設けられた電路３と
が接続部５１により接合されていて電気的に繋がってい
ることにより、リードピン７と電気的に繋がっている。
電路５とリジッドな基板部分２上に設けられた電路３と
が接続部５１により接合されていて電気的に繋がってい
ることにより、リードピン７と電気的に繋がっている。
前記接続部５１としては、たとえば、フレキシブルな基
板部分４に設けたアウターリードが利用される。前記電
路３と電路５との接合方法は、特に■定はなく、たとえ
ば、半田付けでもよく、導電性の接着剤による接合でも
よく、電気的に繋がれるか、または、電気的および機械
的に接合されればよい。
板部分４に設けたアウターリードが利用される。前記電
路３と電路５との接合方法は、特に■定はなく、たとえ
ば、半田付けでもよく、導電性の接着剤による接合でも
よく、電気的に繋がれるか、または、電気的および機械
的に接合されればよい。
フレキシブルな基板部分４としては、ＴＡＢなどのフィ
ルムキャリアに用いられるフレキシブルフィルム、たと
えば、ポリイミドフィルムなどが使用される。バンプ付
きＴＡＢなどＴ Ａ Ｂをそのフレキシブル性を損なわ
ない状態でリジッドな基板骨と接合するようにしてもよ
い。
ルムキャリアに用いられるフレキシブルフィルム、たと
えば、ポリイミドフィルムなどが使用される。バンプ付
きＴＡＢなどＴ Ａ Ｂをそのフレキシブル性を損なわ
ない状態でリジッドな基板骨と接合するようにしてもよ
い。
フレキシブルな基板部分４に設けられる電路５は、フレ
キシブルであることが好ましく、たとえば、金属箔など
金属の薄膜などが使われる。金属としては、銅などが使
用されるが、これに限るものではない。前記電路５は、
第１図にみるように、これを支持するフレキシブルな基
板部分４の孔に突出している、いわゆる、インナーリー
ド、のようになっていてもよ（、同基板部分４上に沿っ
て設けられていてもよい。電路５の電極部にはバンプを
設けて、フレキシブルな基板部分をバンプ付きＴＡＢな
どとしてもよい。なお、バンプは、半導体素子のパッド
に設け、基板側には設けないようにしてもよいが、基板
側に設けるようにすると、上述した利点がある。バンプ
は、金、半田、アルミニウムなど適宜のものが使用され
る。
キシブルであることが好ましく、たとえば、金属箔など
金属の薄膜などが使われる。金属としては、銅などが使
用されるが、これに限るものではない。前記電路５は、
第１図にみるように、これを支持するフレキシブルな基
板部分４の孔に突出している、いわゆる、インナーリー
ド、のようになっていてもよ（、同基板部分４上に沿っ
て設けられていてもよい。電路５の電極部にはバンプを
設けて、フレキシブルな基板部分をバンプ付きＴＡＢな
どとしてもよい。なお、バンプは、半導体素子のパッド
に設け、基板側には設けないようにしてもよいが、基板
側に設けるようにすると、上述した利点がある。バンプ
は、金、半田、アルミニウムなど適宜のものが使用され
る。
リジッドな基板部分２としては、セラミック基板、樹脂
含浸基材から作った基板などが使用される。リジッドな
基板部分２は、たとえば、中央部の半導体素子搭載部に
あたる部分のない形、たとえばリング状の形とされ、こ
のリングの内側の孔２１の縁にフレキシブルな基板部分
４の外側の縁が重ね合わさせて接合されることにより、
上記のように、フレキシブルな基板部分４のフレキシブ
ル性をＦＢなわない状態で接合される。しかし、この状
態でのフレキシブルな基板部分４とリジッドな基板部分
２との接合の仕方はこれに限らない。
含浸基材から作った基板などが使用される。リジッドな
基板部分２は、たとえば、中央部の半導体素子搭載部に
あたる部分のない形、たとえばリング状の形とされ、こ
のリングの内側の孔２１の縁にフレキシブルな基板部分
４の外側の縁が重ね合わさせて接合されることにより、
上記のように、フレキシブルな基板部分４のフレキシブ
ル性をＦＢなわない状態で接合される。しかし、この状
態でのフレキシブルな基板部分４とリジッドな基板部分
２との接合の仕方はこれに限らない。
リジッドな基板部分２の上に設けられる電路３としては
、たとえば、前記電路５と同様、金属箔など金属の薄膜
などが使われ、金属としては銅などが使われる。
、たとえば、前記電路５と同様、金属箔など金属の薄膜
などが使われ、金属としては銅などが使われる。
フレキシブルな基板部分４とリジッドな基板部分２との
接合は、前記電路３．５の接合により間接的になされて
もよく、接着剤などで直接的になされてもよ（、特に限
定はない。
接合は、前記電路３．５の接合により間接的になされて
もよく、接着剤などで直接的になされてもよ（、特に限
定はない。
第２図（ａｌおよび（ｂ）は、請求項２の発明にかかる
半導体素子搭載方法の１実施例を表す。これらの図にみ
るように、半導体素子搭載用基板として、第１図に示す
ＰＧＡＩを基板載置ステージ（図示されず）の上に準備
する。他方、基板載置ステージの基板を加熱するヒータ
ー（または同ステージ）１０、および、半導体素子を加
熱するヒーターを備え半導体素子を扱うヘッド９の間の
平行度を調整しておく。半導体素子８をヘッド９で取り
扱い、同ヘンド９とヒーター１０との間に半導体素子８
のバンド（図示されず）と基板側のバンブ５２・・・と
を対面するよう位置合わせし、この対面させた状態で決
み込む。そして、基板側のバンブ５２・・・と半導体素
子のパッドとを加圧しながら加熱し、熱圧着する。これ
により、信頼性の高い接合で半導体素子が基板に搭載さ
れるのである。
半導体素子搭載方法の１実施例を表す。これらの図にみ
るように、半導体素子搭載用基板として、第１図に示す
ＰＧＡＩを基板載置ステージ（図示されず）の上に準備
する。他方、基板載置ステージの基板を加熱するヒータ
ー（または同ステージ）１０、および、半導体素子を加
熱するヒーターを備え半導体素子を扱うヘッド９の間の
平行度を調整しておく。半導体素子８をヘッド９で取り
扱い、同ヘンド９とヒーター１０との間に半導体素子８
のバンド（図示されず）と基板側のバンブ５２・・・と
を対面するよう位置合わせし、この対面させた状態で決
み込む。そして、基板側のバンブ５２・・・と半導体素
子のパッドとを加圧しながら加熱し、熱圧着する。これ
により、信頼性の高い接合で半導体素子が基板に搭載さ
れるのである。
前記ヘッド９に、超音波を印加する機構を設けておき、
半導体素子の接合時に超音波を印加するようにすると、
より低温で、さらには加熱を行わずに、接合を行うこと
ができる。
半導体素子の接合時に超音波を印加するようにすると、
より低温で、さらには加熱を行わずに、接合を行うこと
ができる。
なお、この発明は、上記実施例に躍らない。たとえば、
半導体素子を扱うヘッド、および、基板を載置するステ
ージで加熱を行わず、加圧のみを行って、超音波などを
利用して圧着を行うようにしてもよい。このようにする
と、加熱を行わないので、加熱による弊害をなくすこと
ができる。搭載された半導体素子は、必要に応じて、気
密封止、樹脂封止などにより封止される。
半導体素子を扱うヘッド、および、基板を載置するステ
ージで加熱を行わず、加圧のみを行って、超音波などを
利用して圧着を行うようにしてもよい。このようにする
と、加熱を行わないので、加熱による弊害をなくすこと
ができる。搭載された半導体素子は、必要に応じて、気
密封止、樹脂封止などにより封止される。
〔発明の効果］
請求項１の発明にがかるＰＧＡは、以上のようなもので
あるので、半導体素子搭載部の電極部と半導体素子との
平行度が、基板の反り、うねり等にｉＳｌされず、半導
体素子を扱うヘッドと基板載置ステージまたは基板加熱
ヒーターとの平行度により調整されるようになる。また
、このＰＧＡは、半導体素子を搭載した後に他の基板と
接合する際に、特別な接合用装置を必要とせず、リード
ピンの挿入孔があれば、汎用的に使用することができる
ものである。
あるので、半導体素子搭載部の電極部と半導体素子との
平行度が、基板の反り、うねり等にｉＳｌされず、半導
体素子を扱うヘッドと基板載置ステージまたは基板加熱
ヒーターとの平行度により調整されるようになる。また
、このＰＧＡは、半導体素子を搭載した後に他の基板と
接合する際に、特別な接合用装置を必要とせず、リード
ピンの挿入孔があれば、汎用的に使用することができる
ものである。
請求項２の発明にかかる半導体素子搭載方法は、以上の
ようなものであるので、半導体素子搭載用基板に反り、
うねり等があっても、半導体素子を扱うヘッドと基板載
置ステージまたは基板加熱ヒーターとの平行度を調整し
ておくことにより、半導体素子搭載用基板の電極部と半
導体素子との平行度を調整することができ、接合信頼性
の高い接合を行うことができる。
ようなものであるので、半導体素子搭載用基板に反り、
うねり等があっても、半導体素子を扱うヘッドと基板載
置ステージまたは基板加熱ヒーターとの平行度を調整し
ておくことにより、半導体素子搭載用基板の電極部と半
導体素子との平行度を調整することができ、接合信頼性
の高い接合を行うことができる。
第１図は請求項１の発明にがかるＰＧＡの１実施例を表
し、図（ａｌは斜視図、図（ｂ）は側面断面図、第２図
は請求項２の発明にかかる半導体素子搭載方法の１実施
例を表し、図（ａ）は搭載前の側面断面図、図（ｂｌは
搭載後の側面断面図、第３図（８）はバンブ付きＴＡＢ
の１例の平面図、同図（ｂ）はそのＡ−Ａ断面図、第４
図（ａｌは従来のバンブ付きＰＧＡの１例の斜視図、同
図（ｂ）はそのＢ−Ｂ断面図である路 ４・・・フレキ
シブルな基板部分 ５・・・電路 ７・・・リードビン
８・・・半導体素子 ９・・・半導体素子を扱うヘッ
ド １０・・・基板を加熱するヒーター５１・・・接続
部 ５２・・・バンブ
し、図（ａｌは斜視図、図（ｂ）は側面断面図、第２図
は請求項２の発明にかかる半導体素子搭載方法の１実施
例を表し、図（ａ）は搭載前の側面断面図、図（ｂｌは
搭載後の側面断面図、第３図（８）はバンブ付きＴＡＢ
の１例の平面図、同図（ｂ）はそのＡ−Ａ断面図、第４
図（ａｌは従来のバンブ付きＰＧＡの１例の斜視図、同
図（ｂ）はそのＢ−Ｂ断面図である路 ４・・・フレキ
シブルな基板部分 ５・・・電路 ７・・・リードビン
８・・・半導体素子 ９・・・半導体素子を扱うヘッ
ド １０・・・基板を加熱するヒーター５１・・・接続
部 ５２・・・バンブ
Claims (1)
- 【特許請求の範囲】 １、半導体素子の搭載される基板がフレキシブルな基板
部分とリジッドな基板部分からなり、前記フレキシブル
な基板部分が、前記半導体素子のパッドと接合されて同
パッドと電気的に繋がるようになっている電極部を有す
る電路を有し、前記リジッドな基板部分が、前記電極部
と電気的に繋がっているリードピンを有し、前記フレキ
シブルな基板部分が、そのフレキシブル性を損なわない
状態で前記リジッドな基板部分とが接合されているピン
グリッドアレイ。 ２、請求項１記載のピングリッドアレイのフレキシブル
な基板部分の電極部と、半導体素子のパッドとを対面さ
せた状態で、前記フレキシブルな基板部分の電路の上下
から加圧および加熱を行って前記電極部と前記パッドと
の接合を行う半導体素子搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187503A JPH0777255B2 (ja) | 1988-07-26 | 1988-07-26 | ピングリッドアレイおよび半導体素子塔載方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187503A JPH0777255B2 (ja) | 1988-07-26 | 1988-07-26 | ピングリッドアレイおよび半導体素子塔載方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0236556A true JPH0236556A (ja) | 1990-02-06 |
| JPH0777255B2 JPH0777255B2 (ja) | 1995-08-16 |
Family
ID=16207205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63187503A Expired - Fee Related JPH0777255B2 (ja) | 1988-07-26 | 1988-07-26 | ピングリッドアレイおよび半導体素子塔載方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777255B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4237267A1 (en) * | 1991-11-14 | 1993-05-19 | Gold Star Electronics | Plug-type casing for semiconductor IC - has semiconductor chip with bondable coupling faces and plug for casing mounting on circuit board. |
| US5493150A (en) * | 1993-02-15 | 1996-02-20 | Yamaichi Electronics Co., Ltd. | IC carrier |
| US5494169A (en) * | 1993-06-29 | 1996-02-27 | Yamaichi Electronics Co., Ltd. | IC carrier |
| US5536969A (en) * | 1992-12-18 | 1996-07-16 | Yamaichi Electronics Co., Ltd. | IC carrier |
| US5717162A (en) * | 1995-04-07 | 1998-02-10 | Yamaichi Electronics Co., Ltd. | IC carrier having a movable and stationary corner rulers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252946U (ja) * | 1985-09-20 | 1987-04-02 |
-
1988
- 1988-07-26 JP JP63187503A patent/JPH0777255B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252946U (ja) * | 1985-09-20 | 1987-04-02 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4237267A1 (en) * | 1991-11-14 | 1993-05-19 | Gold Star Electronics | Plug-type casing for semiconductor IC - has semiconductor chip with bondable coupling faces and plug for casing mounting on circuit board. |
| DE4237267C2 (de) * | 1991-11-14 | 2000-03-09 | Gold Star Electronics | Steckerartiges Gehäuse für einen integrierten Halbleiterschaltkreis |
| US5536969A (en) * | 1992-12-18 | 1996-07-16 | Yamaichi Electronics Co., Ltd. | IC carrier |
| US5493150A (en) * | 1993-02-15 | 1996-02-20 | Yamaichi Electronics Co., Ltd. | IC carrier |
| US5494169A (en) * | 1993-06-29 | 1996-02-27 | Yamaichi Electronics Co., Ltd. | IC carrier |
| US5717162A (en) * | 1995-04-07 | 1998-02-10 | Yamaichi Electronics Co., Ltd. | IC carrier having a movable and stationary corner rulers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0777255B2 (ja) | 1995-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JPH06244242A (ja) | 半導体チップの実装方法 | |
| JPH0997856A (ja) | 半導体装置 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JPH1012676A (ja) | 半導体装置 | |
| JPH0777255B2 (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6107118A (en) | Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| US20040075990A1 (en) | Packaging integrated circuits with adhesive posts | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP3348830B2 (ja) | はんだバンプボンディング装置およびはんだバンプボンディング方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH09181491A (ja) | 半導体装置の実装方法及び実装構造 | |
| JP2891243B2 (ja) | フェイスダウンボンディング装置 | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JP2003007773A (ja) | ボンディングツールおよびボンディング方法 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP3263256B2 (ja) | 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 | |
| JP3877648B2 (ja) | テープキャリアおよびそれを用いたテープキャリアパッケージの製造方法 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP2000252376A (ja) | 集積回路チップ搭載基板ユニットフレーム | |
| JPH09181117A (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |