JPH0236559A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0236559A
JPH0236559A JP18710388A JP18710388A JPH0236559A JP H0236559 A JPH0236559 A JP H0236559A JP 18710388 A JP18710388 A JP 18710388A JP 18710388 A JP18710388 A JP 18710388A JP H0236559 A JPH0236559 A JP H0236559A
Authority
JP
Japan
Prior art keywords
electrode
film
metal oxide
capacitor
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18710388A
Other languages
English (en)
Inventor
Masanobu Yoshiie
善家 昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18710388A priority Critical patent/JPH0236559A/ja
Publication of JPH0236559A publication Critical patent/JPH0236559A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に金属酸化膜を用いた容
量部の構造及びその製造方法に関する。
〔従来の技術〕
従来、高い誘電率をもつ金属酸化膜を容量絶縁膜に用い
た容量部には、シリコン基板やポリシリコン等の下部電
極(第1電極)とTaxes、Hf 02等の金属酸化
膜を用いた容量絶縁膜とポリシリフン、シリサイド等の
上部電極(第2電極)からなっている構造のものと、金
属酸化膜と上部電極す との間に、バ椿ヤー膜を設けている構造のものがある。
このバ(ヤー膜として、窒化チタン等の金属窒化物やS
 1 o、、 S i 3N4等の絶縁膜が用いられて
いる。
〔発明が解決しようとする課題〕
上述した従来の容量構造では、金属酸化膜上に直接上部
電極を設ける場合、後熱処理工程で金属酸化膜と上部電
極との反応が起こり、容量絶縁膜のリーク電流が大幅に
増加するという問題点かあ1ノ る。次に、バ啼ヤー膜を設ける場合、5if2やSi3
N4等の絶縁膜を用いると、金属酸化膜とバリヤー膜と
の2層絶縁膜になるので、バリヤー膜を用いることで容
量値が減少するという問題点がある。またバリヤー膜と
して窒化チタン等の窒化金属を用いると、窒化金属が導
電体であるためこのような容量値減少の問題点はないが
、窒化金属を反応性スパッタ等で形成するので、溝容量
、スタック容量等の凸凹のあるパターン上では窒化金属
の段差被覆性が悪く、リーク電流が流れやすくなったり
、ピンホール等の欠陥が発生しやすいという問題点があ
る。
〔課題を解決するための手段〕
本発明の容量構造は、第1電極と金属酸化膜を含む誘電
体層と該金属酸化膜上に形成された窒素を含む金属酸化
膜と第2電極とを含んで構成されている。このような容
量構造の製造は第1電極を形成する工程と、金属酸化膜
を形成する工程と、窒素を含む金属酸化膜を形成する工
程と、第2電極を形成する工程とを少なくとも備えた製
造方法によって形成される。また、このうち、窒素を含
む金属酸化膜を形成する工程は、金属酸化膜をNH3雰
囲気、N2雰囲気、あるいはN HzとN2の混合雰囲
気中でのランプアニー麿で熱処理を行うことによって、
絶縁膜のピンホール等を防ぎながら、リーク電流を効果
的に防げる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例の模式的断面図である。本
実施例の容量部構造は第1電極のポリシリコン電極31
と容量絶縁膜のTa2es膜51と窒素を含む酸化タン
タル52及び第2電極のポリシリコン電極61からなる
窒素を含む酸化タンタル52をT a 20 s膜51
とポリシリコン電極61との間に入れることにより、ポ
リシリコン電極61 (第2電極)形成後の後工程熱処
理によるT EL 20 s膜51とポリシリコン電極
61との反応を防ぎ、電気特性の劣化を防止できる。酸
化タンタル52中に含まれる窒素の濃度は、原子数で1
0〜70%程度でよい。
極)/Ta2es/ポリシリコン電極(第2電極)容量
構造に関して、第2電極形成後に窒素雰囲気中で900
℃熱処理1時間行った場合のリーク電流特性を第2図に
示す。第2電極形成後に熱処理を行う場合は、本実施例
も従来例もリーク電流特性はほぼ同じで、第2図中の破
線に示す。本実施例の場合は、熱処理によるリーク電流
の増加はないが、従来例では熱処理を行うと大幅にリー
ク電流が増加する。
を これは窒素8含む酸化タンタル52がポリシリコン電極
61とTa20s51との間に起こる。
13S i+2Tazos−e4Tas iz+5s 
iozのような反応を効果的に防止しているためである
これにより、容量膜に生ずるピンホールやウィークスポ
ットの発生を抑制し、容量膜のリーク電流の増加や絶縁
耐圧劣化や信頼性の低下を抑制できる。
次に第1実施例の容量部構造の製造方法について、第3
図(a)〜(h)を参照して説明する。
まず、シリコン基板1上に形成した5iO22上に、ポ
リシリコンを1000〜10000人気相成長法(略し
てCVD)等により形成する(第3 図(a))。次に
フォト・レジスト41を用いて、第1電極のバターニン
グを行う(第3図(b)。
(C))。そして、ポリシリコン電極3上にCVD。
あるいは反応性スパッタ等でT a 20 s膜51を
50〜500人形成する(第3図(d))。さらにTa
205膜51を、N Hz雰囲気中でランブアニ−Vで
900〜1150℃の範囲で熱処理を数秒〜数百秒間行
って、表面から30〜100人程度、窒素を含む酸化タ
ンタル52を形成する(第3図(e))。そして、窒素
を含む酸化タンタル52上にポリシリコンロを2000
〜4000人形成し、フォト・レジスト42を用いて、
バターニングを行い、第2電極のポリシリコン電極を形
成する(第3図(f)〜(h))。
第4図は本発明の他の実施例の模式的断面図である。本
実施例の容量は、第1電極のポリシリコン電極31と、
容量絶縁膜のSi、N4膜53及びHfO2膜54と、
窒素を含む酸化チタン56と、第2電極のポリシリコン
電極61とから構成される。
本実施例では容量絶縁膜をS i3N4/HfO2の2
層膜にすることにより、Hf O2膜単層より容量値は
小さくなるが、リーク電流の少ない容量を得ることがで
きる。また、第1〜3図の実施例と同様に、窒素を含む
酸化チタン56をHf O2膜54と第2電極のポリシ
リコン電極61との間にいれることにより、第2電極形
成後の後工程による容量膜の電気特性の劣化を防止でき
る。
なお、酸化チタン56中に含まれる窒素濃度は、第1実
施例と同様に原子数で10〜70%程度がよい。
次にこの実施例の容量部構造の製造方法について、第5
図(a)〜(j)を参照して説明する。
まず、シリコン基板1上に形成したSiO□2上に、ポ
リシリコン3を1000〜10000人CVD等により
形成する(第5図(a))。次にフォト・レジスト41
を用いて、第1電極のパターニングを行う(第5図(b
) 、 (c))。そして、ポリシリコン電極31上に
、CVD、直接熱窒化等で5isN453を20〜10
0人形成しく第5図(d))、さらにCVD、反応性ス
パッタ等でHf O2膜54を50〜500人形成する
。(第5図(e))。
次に、CVD、反応性スパッタ等でTiO2膜55を3
0〜100人形成しく第5図(r))、NH3雰」し 囲気中でランプアニー慶で熱処理を900〜1150℃
の範囲で数秒〜数百秒間行って、TiO2膜55を窒素
を含む酸化チタン56にする(第5図(g))。次に、
窒素を含む酸化チタン56上にCvD等によりポリシリ
コンロを2000〜4000人形成し、フォト・レジス
ト42を用いて、第2電極のパターニングを行い、ポリ
シリコン電極61を形成する(第5図(h)〜(j))
本発明の各実施例では、金属酸化膜としてTazOs及
びTiO2について説明したが、Y 203. N b
 20 s等の他の金属酸化膜、また金属酸化膜中に他
の金属が入っている膜にも適用できる。また、窒素を含
む金属酸化膜として、窒素を含む酸化タンタル、窒素を
含む酸化チタンを説明したが、他の窒素を含む金属酸化
膜でもよく、金属酸化膜と窒素を含む金属酸化物との組
み合せは自由である。
また第4〜5図の実施例ではSi3N4上にHfO2を
形成した2層膜構造であったが、Sigh等の他の絶縁
膜上に金属酸化膜を形成した場合にも本発明は適用でき
る。
また実施例では第1電極がポリシリコンの場合について
説明したが、シリコン基板、シリサイド、高融点金属等
の第1電極の場合、また第2電極がシリサイド、ポリサ
イド等の場合にも本発明を適用してもその効果は変わら
ない。
また、金属酸化膜形成後に熱処理を行うのも自由である
。さらに窒素を含む金属酸化膜を形成する方法も、金属
を酸素を含む窒素雰囲気中でスパッタで形成したり、金
属酸化膜を拡散炉を用いて熱窒化したり、その方法は自
由である。
〔発明の効果〕
以上説明したように、本発明は、金属酸化膜とポリシリ
コン、シリサイド等の電極との間に、窒素を含む金属酸
化膜をはさむことで、電極形成後の後工程の熱処理によ
る容量膜と電極との反応を抑制し、容量膜のリーク電流
の増加や絶縁耐圧の劣化がなく、容量値の大きい優れた
容量を得ることができ°るという効果がある。
また、窒素を含む金属酸化膜をランプアニー慶で形成す
ることにより、本発明の半導体装置を量産性よく製造で
きる効果もある。
【図面の簡単な説明】
第1図は本発明の一実施例の模式的断面図、第2図は本
発明の一実施例及び従来技術例のリーク電流特性を示す
グラフで、縦軸がリーク電流の電流密度、横軸が容量膜
に印加されている電界強度である。第3図(a)〜(h
)は本発明の一実施例の製造方法を工程順に説明する断
面図である。第4図は本発明の他の実施例の模式的断面
図、第5図(a)〜(j)は本発明の他の実施例の製造
方法を工程順に説明する断面図である。 1・・・・・・シリコン基板、2・・・・・・S iO
z、3・・・・・・ポリシリコン、31・・・・・・第
り電極用のポリシリコン電極、41.42・・・・・・
フォトレジスト、51・・・・・・Ta205.52・
・・・・・窒素を含む酸化タンタル、53・・・・・・
Si3N4.54・・・・・・HfO2,55・・・・
・・TiO□、56・・・・・・窒素を含む酸化チタン
、6・・・・・・ポリシリコン、61・・・・・・第2
電極用のポリシリコン電極。 代理人 弁理士  内 原   晋 電昇g度ζM厳蟇2) $ 2 回 茅 腑 (C) cd) 革3 茅 回 (Z’J (d+ $5 弗 茅 図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板もしくは導電体膜の第1電極と、金属酸
    化物を含む誘電体層及び該金属酸化膜を被覆する窒素を
    含む金属酸化膜と該窒素を含む金属酸化膜上にシリサイ
    ド、ポリサイド、もしくは多結晶シリコンのいずれかの
    導電体層で形成される第2電極とを含んで構成される容
    量部を備えていることを特徴とする半導体装置。 2、第1電極を形成する工程と、金属酸化膜を形成する
    工程と、窒素を含む金属酸化膜を形成する工程と第2電
    極を形成する工程とを少なくとも備えて容量部を形成す
    る半導体装置の製造方法に於いて、前記窒素を含む金属
    酸化膜を形成する工程は、金属酸化膜をNH_3雰囲気
    、N_2雰囲気、あるいはNH_3とN_2の混合雰囲
    気中でランプアニールで熱処理を行う工程を含んでいる
    ことを特徴とする半導体装置の製造方法。
JP18710388A 1988-07-26 1988-07-26 半導体装置及びその製造方法 Pending JPH0236559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18710388A JPH0236559A (ja) 1988-07-26 1988-07-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18710388A JPH0236559A (ja) 1988-07-26 1988-07-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0236559A true JPH0236559A (ja) 1990-02-06

Family

ID=16200159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18710388A Pending JPH0236559A (ja) 1988-07-26 1988-07-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0236559A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06502967A (ja) * 1991-10-15 1994-03-31 モトローラ・インコーポレイテッド 非結晶誘電体膜を有する電圧可変コンデンサ
JPH06244364A (ja) * 1993-02-17 1994-09-02 Nec Corp 半導体装置の製造方法
KR19990055204A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 캐패시터 형성 방법
KR100231604B1 (ko) * 1996-12-20 1999-11-15 김영환 반도체소자의 캐패시터 제조방법
KR100234702B1 (ko) * 1996-12-05 1999-12-15 김영환 Ta2o5 유전막을 갖는 캐패시터 제조방법
US6096619A (en) * 1994-03-01 2000-08-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device comprising a capacitor with an intrinsic polysilicon electrode
GB2355113A (en) * 1999-06-25 2001-04-11 Hyundai Electronics Ind Tantalum oxynitride capacitor dielectric
KR100450657B1 (ko) * 1997-08-26 2004-12-17 삼성전자주식회사 반도체메모리장치의캐패시터및그제조방법
KR100480914B1 (ko) * 2002-08-05 2005-04-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
JP2005537652A (ja) * 2002-09-02 2005-12-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 漏れ電流を減少させ、単位面積あたりのキャパシタンスを改善した、電界効果トランジスタおよび受動コンデンサを有する半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06502967A (ja) * 1991-10-15 1994-03-31 モトローラ・インコーポレイテッド 非結晶誘電体膜を有する電圧可変コンデンサ
JPH06244364A (ja) * 1993-02-17 1994-09-02 Nec Corp 半導体装置の製造方法
US6096619A (en) * 1994-03-01 2000-08-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device comprising a capacitor with an intrinsic polysilicon electrode
KR100234702B1 (ko) * 1996-12-05 1999-12-15 김영환 Ta2o5 유전막을 갖는 캐패시터 제조방법
KR100231604B1 (ko) * 1996-12-20 1999-11-15 김영환 반도체소자의 캐패시터 제조방법
KR100450657B1 (ko) * 1997-08-26 2004-12-17 삼성전자주식회사 반도체메모리장치의캐패시터및그제조방법
KR19990055204A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 캐패시터 형성 방법
GB2355113A (en) * 1999-06-25 2001-04-11 Hyundai Electronics Ind Tantalum oxynitride capacitor dielectric
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100480914B1 (ko) * 2002-08-05 2005-04-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
JP2005537652A (ja) * 2002-09-02 2005-12-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 漏れ電流を減少させ、単位面積あたりのキャパシタンスを改善した、電界効果トランジスタおよび受動コンデンサを有する半導体装置

Similar Documents

Publication Publication Date Title
JP3989195B2 (ja) 2段階熱処理による半導体メモリ素子のキャパシタ製造方法
US6075691A (en) Thin film capacitors and process for making them
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
US6265260B1 (en) Method for making an integrated circuit capacitor including tantalum pentoxide
US5349494A (en) Semiconductor device with capacitor insulating film and method for fabricating the same
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
US6482690B2 (en) Method for fabricating semiconductor device
JPH0236559A (ja) 半導体装置及びその製造方法
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
JPH1154703A (ja) 高誘電体キャパシタの製造方法
JP3225913B2 (ja) 半導体装置の製造方法
US20020047148A1 (en) Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby
KR100190025B1 (ko) 반도체장치의 커패시터 형성방법
JP2004146559A (ja) 容量素子の製造方法
US7148101B2 (en) Capacitors of semiconductor devices and methods of fabricating the same
US20010013616A1 (en) Integrated circuit device with composite oxide dielectric
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
JP2000307069A (ja) 半導体装置の製造方法
JPH0230186B2 (ja)
JP2739593B2 (ja) 半導体装置の製造法
KR100421044B1 (ko) 반도체 메모리 소자의 커패시터 제조 방법
JPH0758295A (ja) キャパシタ及びその製造方法
KR100256262B1 (ko) 반도체장치의층간절연막형성방법
JPH11135755A (ja) 半導体装置の製造方法