JPH0230186B2 - - Google Patents
Info
- Publication number
- JPH0230186B2 JPH0230186B2 JP58157339A JP15733983A JPH0230186B2 JP H0230186 B2 JPH0230186 B2 JP H0230186B2 JP 58157339 A JP58157339 A JP 58157339A JP 15733983 A JP15733983 A JP 15733983A JP H0230186 B2 JPH0230186 B2 JP H0230186B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- oxide film
- insulating film
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
（発明の関する分野）
本発明は半導体装置の製造方法に係り、特に多
結晶シリコン層上に形成する容量素子の容量絶縁
膜の形成方法に関する。
結晶シリコン層上に形成する容量素子の容量絶縁
膜の形成方法に関する。
（従来技術）
多結晶シリコン層と、その上層の導電層間に、
静電容量を形成し利用する素子として、Ａ／Ｄ或
はＤ／Ａコンバータの容量、ダイナミツクRAM
の記憶保持容量、浮遊ゲート型不揮発性メモリの
浮遊ゲートの制御ゲート間の結合容量等があり、
一般に製造使用されている。この種の素子を微細
化するには、平面的な、容量部分の面積を小さく
し、なおかつ特性上必要な容量値を確保せねばな
らない。下層ポリシリコン層と、上層の導電層の
面積を小さくして大きな容量値を得るには、両導
電層間の絶縁膜の厚さを薄くするか、同じ厚さで
あれば絶縁膜の誘電率を大きくする必要がある。
静電容量を形成し利用する素子として、Ａ／Ｄ或
はＤ／Ａコンバータの容量、ダイナミツクRAM
の記憶保持容量、浮遊ゲート型不揮発性メモリの
浮遊ゲートの制御ゲート間の結合容量等があり、
一般に製造使用されている。この種の素子を微細
化するには、平面的な、容量部分の面積を小さく
し、なおかつ特性上必要な容量値を確保せねばな
らない。下層ポリシリコン層と、上層の導電層の
面積を小さくして大きな容量値を得るには、両導
電層間の絶縁膜の厚さを薄くするか、同じ厚さで
あれば絶縁膜の誘電率を大きくする必要がある。
従来、多結晶シリコン上の絶縁膜としては、多
結晶シリコンを熱酸化したシリコン酸化膜或は、
シリコン酸化膜のCVD法で形成されたシリコン
窒化膜との二層膜が用いられている。
結晶シリコンを熱酸化したシリコン酸化膜或は、
シリコン酸化膜のCVD法で形成されたシリコン
窒化膜との二層膜が用いられている。
多結晶シリコン層上に成長するシリコン熱酸化
膜は、一般には、単結晶シリコン上に成長するシ
リコン熱酸化膜に比して、ピンホールが多く質の
悪い耐圧の低い絶縁膜である。この為に、多結晶
シリコン上のシリコン熱酸化膜は、単結晶シリコ
ン上の熱酸化膜と同等にまで薄くすることはでき
ない。実用的には、シリコン酸化膜単独で300Å
以下の膜厚の絶縁膜を構成するのは困難である。
この欠点を補うために、薄いシリコン酸化膜上
に、より誘電率の大きなシリコン窒化膜をCVD
法で成長させた二層構造の絶縁膜も用いられてい
る。しかし、CVD法で成長するシリコン窒化膜
は、あまり薄い層を安定に成長するいことはでき
ず実用的には、150〜200Å以下の膜厚を使用する
ことはできない。またシリコン窒化膜のみでは、
膜中をトラツプを介した電流が流れ易く、容量両
端の電極間リークを抑えうことができず、どうし
てもシリコン酸化膜との二層構造が必要となる。
例えば、シリコン酸化膜200ÅとCVDシリコン窒
化膜150Åとの二層構造絶縁膜を形成したとする
と、静電容量的には、約280Åのシリコン酸化膜
を用いたものと同等になる。
膜は、一般には、単結晶シリコン上に成長するシ
リコン熱酸化膜に比して、ピンホールが多く質の
悪い耐圧の低い絶縁膜である。この為に、多結晶
シリコン上のシリコン熱酸化膜は、単結晶シリコ
ン上の熱酸化膜と同等にまで薄くすることはでき
ない。実用的には、シリコン酸化膜単独で300Å
以下の膜厚の絶縁膜を構成するのは困難である。
この欠点を補うために、薄いシリコン酸化膜上
に、より誘電率の大きなシリコン窒化膜をCVD
法で成長させた二層構造の絶縁膜も用いられてい
る。しかし、CVD法で成長するシリコン窒化膜
は、あまり薄い層を安定に成長するいことはでき
ず実用的には、150〜200Å以下の膜厚を使用する
ことはできない。またシリコン窒化膜のみでは、
膜中をトラツプを介した電流が流れ易く、容量両
端の電極間リークを抑えうことができず、どうし
てもシリコン酸化膜との二層構造が必要となる。
例えば、シリコン酸化膜200ÅとCVDシリコン窒
化膜150Åとの二層構造絶縁膜を形成したとする
と、静電容量的には、約280Åのシリコン酸化膜
を用いたものと同等になる。
この様に、従来技術では、多結晶シリコン上に
形成される容量用の絶縁膜を実効的に薄くするこ
とができず素子の微細化に対応できなくなつてき
ている。
形成される容量用の絶縁膜を実効的に薄くするこ
とができず素子の微細化に対応できなくなつてき
ている。
（発明の目的）
本発明の目的は、多結晶シリコン膜上に、小面
積で大きな容量値を有する容量素子を製造する方
法、より具体的には、実効的に膜厚の薄い良質な
絶縁膜を形成する方法を提供することである。
積で大きな容量値を有する容量素子を製造する方
法、より具体的には、実効的に膜厚の薄い良質な
絶縁膜を形成する方法を提供することである。
（発明の概要）
本発明は、不純物がドープされた多結晶シリコ
ンの下層電極を、熱酸化して、シリコン酸化膜を
成長する工程と、そのシリコン酸化膜を高温の窒
化雰囲気中で熱窒化し、表面をシリコン窒化膜に
変換する工程と、そのシリコン窒化膜を更に熱酸
化する工程を含む製造方法によつて容量絶縁膜を
形成し、その上に導電性材料によつて上層電極を
形成して容量素子を製造する。
ンの下層電極を、熱酸化して、シリコン酸化膜を
成長する工程と、そのシリコン酸化膜を高温の窒
化雰囲気中で熱窒化し、表面をシリコン窒化膜に
変換する工程と、そのシリコン窒化膜を更に熱酸
化する工程を含む製造方法によつて容量絶縁膜を
形成し、その上に導電性材料によつて上層電極を
形成して容量素子を製造する。
本発明では、多結晶シリコン層上にシリコン熱
酸化膜を所望の厚さに成長させた後に、熱窒化及
び酸化工程を順次行うが、これらの工程によつて
絶縁膜の厚さは、最初に成長したシリコン熱酸化
膜の厚さからほとんど増加しない。それにもかか
わらず、絶縁膜の破壊耐圧は、シリコン熱酸化膜
単独の膜に比して大幅に改善される。このことか
ら、本発明によれば多結晶シリコン膜上に従来技
術では達成できない薄い絶縁膜を有する容量素子
を製造でき、したがつて、素子の微細化を行うこ
とができる。
酸化膜を所望の厚さに成長させた後に、熱窒化及
び酸化工程を順次行うが、これらの工程によつて
絶縁膜の厚さは、最初に成長したシリコン熱酸化
膜の厚さからほとんど増加しない。それにもかか
わらず、絶縁膜の破壊耐圧は、シリコン熱酸化膜
単独の膜に比して大幅に改善される。このことか
ら、本発明によれば多結晶シリコン膜上に従来技
術では達成できない薄い絶縁膜を有する容量素子
を製造でき、したがつて、素子の微細化を行うこ
とができる。
本発明の方法によつて、多結晶シリコン膜上に
成長するシリコン熱酸化膜の耐圧が改善される物
理的な機構な明らかではないが、「多結晶シリコ
ンを熱酸化したシリコン酸化膜中には、非常に微
細な結晶化したシリコン等が含まれており絶縁耐
圧を劣化させる原因となつている。このシリコン
酸化膜を熱窒化し、次いで酸化することによつて
これらの欠陥の核となるシリコンを、窒化物或は
酸化物に変えることにより、欠陥間を除去でき
る」と信じられる。絶縁耐圧改善の機構はともか
くとして、本発明の効果については、次の実施例
中で詳しく述べる。
成長するシリコン熱酸化膜の耐圧が改善される物
理的な機構な明らかではないが、「多結晶シリコ
ンを熱酸化したシリコン酸化膜中には、非常に微
細な結晶化したシリコン等が含まれており絶縁耐
圧を劣化させる原因となつている。このシリコン
酸化膜を熱窒化し、次いで酸化することによつて
これらの欠陥の核となるシリコンを、窒化物或は
酸化物に変えることにより、欠陥間を除去でき
る」と信じられる。絶縁耐圧改善の機構はともか
くとして、本発明の効果については、次の実施例
中で詳しく述べる。
（実施例）
次に実施例に基き、本発明を詳しく説明する。
実施例 １
本実施例では、二層多結晶シリコン層を有し、
下層と上層の多結晶シリコン層内に静電容量を形
成する方法について示す。
下層と上層の多結晶シリコン層内に静電容量を形
成する方法について示す。
シリコン酸化膜１の基体上に4000Åの厚さの下
層多結晶シリコン膜２を通常のCVD法で成長さ
せて、Ｎ型導電型不純物であるリンを気相からの
熱拡散法によつてドーピングし、次に多結晶シリ
コン膜２を所望の形状にパターニングして、第１
図の断面構造を得る。次に1000℃の乾燥酸素雰囲
気中で、多結晶シリコン膜２を熱酸化することに
より、約200Åのシリコン酸化膜３を成長させて、
第２図の断面模型図を得る。次に、1000℃の窒素
とアンモニアを３：１に混合した雰囲気中で、シ
リコン酸化膜３の表面をシリコン窒化膜に変換す
る。実施例では、上記の雰囲気中で２時間熱窒化
することにより、シリコン酸化膜３の表面が、約
30Å程度シリコン窒化膜層４に変換されて、第３
図の断面構造を得た。シリコン酸化膜の表面を熱
窒化する方法として、本実施例では単に高温の窒
化雰囲気中で処理する方法をとつたが、反応ガス
をプラズマ励起して熱窒化してもよい。この場合
には同程度の厚さのシリコン窒化層を得るのに短
時間の処理で済ませることができる。
層多結晶シリコン膜２を通常のCVD法で成長さ
せて、Ｎ型導電型不純物であるリンを気相からの
熱拡散法によつてドーピングし、次に多結晶シリ
コン膜２を所望の形状にパターニングして、第１
図の断面構造を得る。次に1000℃の乾燥酸素雰囲
気中で、多結晶シリコン膜２を熱酸化することに
より、約200Åのシリコン酸化膜３を成長させて、
第２図の断面模型図を得る。次に、1000℃の窒素
とアンモニアを３：１に混合した雰囲気中で、シ
リコン酸化膜３の表面をシリコン窒化膜に変換す
る。実施例では、上記の雰囲気中で２時間熱窒化
することにより、シリコン酸化膜３の表面が、約
30Å程度シリコン窒化膜層４に変換されて、第３
図の断面構造を得た。シリコン酸化膜の表面を熱
窒化する方法として、本実施例では単に高温の窒
化雰囲気中で処理する方法をとつたが、反応ガス
をプラズマ励起して熱窒化してもよい。この場合
には同程度の厚さのシリコン窒化層を得るのに短
時間の処理で済ませることができる。
次に1000℃の乾燥酸素雰囲気中で１時間酸化処
理を行う。絶縁膜表面は、耐酸化性のシリコン窒
化膜で覆われており、この処理によつて全体の絶
縁膜厚はほとんど増加せず、表面のシリコン窒化
膜層４がわずかに酸化されて、シリコン酸化膜５
が形成されて第４図の断面構造を得る。次に5000
Åの多結晶シリコン膜を通常のCVD法で成長さ
せ、Ｎ型導電型不純物であるリンを拡散した後
に、所望の形状のパターニングして上層電極６を
形成し、第５図の断面構造を得る。このようにし
て製造された容量素子の電極間の印加電圧と絶縁
膜の破壊頻度のヒストグラムを第６図に示す。一
方、比較の為に絶縁膜をシリコン熱酸化膜のみで
形成した容量素子についての同様なヒストグラム
を第７図に示す。第５図と第６図はいずれも、１
mm×１mmの面積を有する容量素子に関して示した
ものであり、その容量値は、本実施例による素子
が1760pFであり酸化膜のみで絶縁膜を形成した
素子が1710pFであつた。第６図と第７図の比較
から、シリコン酸化膜厚にして、約200Åの厚さ
の容量を形成した場合に、本実施例の装置が従来
装置に比して格段に絶縁耐圧のすぐれた絶縁膜と
なつていることがわかる。以上のごとく本発明に
よれば、多結晶ポリシリ膜上の絶縁膜を薄くでき
るから、同容量値の容量素子を従来よりも小面積
で実現できる。
理を行う。絶縁膜表面は、耐酸化性のシリコン窒
化膜で覆われており、この処理によつて全体の絶
縁膜厚はほとんど増加せず、表面のシリコン窒化
膜層４がわずかに酸化されて、シリコン酸化膜５
が形成されて第４図の断面構造を得る。次に5000
Åの多結晶シリコン膜を通常のCVD法で成長さ
せ、Ｎ型導電型不純物であるリンを拡散した後
に、所望の形状のパターニングして上層電極６を
形成し、第５図の断面構造を得る。このようにし
て製造された容量素子の電極間の印加電圧と絶縁
膜の破壊頻度のヒストグラムを第６図に示す。一
方、比較の為に絶縁膜をシリコン熱酸化膜のみで
形成した容量素子についての同様なヒストグラム
を第７図に示す。第５図と第６図はいずれも、１
mm×１mmの面積を有する容量素子に関して示した
ものであり、その容量値は、本実施例による素子
が1760pFであり酸化膜のみで絶縁膜を形成した
素子が1710pFであつた。第６図と第７図の比較
から、シリコン酸化膜厚にして、約200Åの厚さ
の容量を形成した場合に、本実施例の装置が従来
装置に比して格段に絶縁耐圧のすぐれた絶縁膜と
なつていることがわかる。以上のごとく本発明に
よれば、多結晶ポリシリ膜上の絶縁膜を薄くでき
るから、同容量値の容量素子を従来よりも小面積
で実現できる。
実施例 ２
本実施例では、浮遊ゲート型不揮発性メモリト
ランジスタの浮遊ゲートと、その上層の制御ゲー
ト間の結合容量部の製造方法について示す。
ランジスタの浮遊ゲートと、その上層の制御ゲー
ト間の結合容量部の製造方法について示す。
シリコン酸化膜から成るゲート酸化膜７、及び
厚いフイールド酸化膜８上に、2000Åの厚さの多
結晶シリコン膜９を通常のCVD法で成長させた
後に、Ｎ型不純物であるリンを拡散して、第８図
の断面構造を得る。次に、1000℃の乾燥酸素雰囲
気中で約200Åのシリコン熱酸化膜１０を成長し、
次いで1000℃の窒素とアンモニアを３：１に混合
した雰囲気中で熱窒化を行い、シリコン酸化膜１
０の表面を約30Åだけシリコン窒化膜１１に変換
する。こうして、第９図の断面構造を得る。次
に、通常のマスキングとエツチングの技術を用い
てシリコン窒化膜１１、シリコン酸化膜１０、多
結晶シリコン膜９を順次エツチングして、所望の
浮遊ゲート形状にパターニングして第１０図の断
面構造を得る。次に1100℃の乾燥酸素雰囲気中
で、シリコン窒化膜１１を耐酸化マスクとして、
多結晶シリコンの浮遊ゲート９の露出した側面を
酸化して、比較的厚い酸化膜１２を成長させる。
この時にシリコン窒化膜１１の表面には、わずか
にシリコン酸化膜１３が成長し、第１１図の断面
構造を得る。次に、5000Åの多結晶シリコンを通
常のCVD法で成長させた後にＮ型導電型不純物
であるリンを拡散し、所望の形状にパターニング
して制御ゲート電極１４を形成する。こうして、
第１２図の断面構造を得る。これ以後の製造工程
は本発明とは関りあないから省略する。
厚いフイールド酸化膜８上に、2000Åの厚さの多
結晶シリコン膜９を通常のCVD法で成長させた
後に、Ｎ型不純物であるリンを拡散して、第８図
の断面構造を得る。次に、1000℃の乾燥酸素雰囲
気中で約200Åのシリコン熱酸化膜１０を成長し、
次いで1000℃の窒素とアンモニアを３：１に混合
した雰囲気中で熱窒化を行い、シリコン酸化膜１
０の表面を約30Åだけシリコン窒化膜１１に変換
する。こうして、第９図の断面構造を得る。次
に、通常のマスキングとエツチングの技術を用い
てシリコン窒化膜１１、シリコン酸化膜１０、多
結晶シリコン膜９を順次エツチングして、所望の
浮遊ゲート形状にパターニングして第１０図の断
面構造を得る。次に1100℃の乾燥酸素雰囲気中
で、シリコン窒化膜１１を耐酸化マスクとして、
多結晶シリコンの浮遊ゲート９の露出した側面を
酸化して、比較的厚い酸化膜１２を成長させる。
この時にシリコン窒化膜１１の表面には、わずか
にシリコン酸化膜１３が成長し、第１１図の断面
構造を得る。次に、5000Åの多結晶シリコンを通
常のCVD法で成長させた後にＮ型導電型不純物
であるリンを拡散し、所望の形状にパターニング
して制御ゲート電極１４を形成する。こうして、
第１２図の断面構造を得る。これ以後の製造工程
は本発明とは関りあないから省略する。
本実施例による製造方法の利点は、浮遊ゲート
電極と制御ゲート電極間の絶縁膜を薄くして、容
量値を増大できることと、更に、この絶縁膜の膜
厚増大をもたらすことなく、浮遊ゲート電極側面
を充分に酸化できることである。この工程によつ
て浮遊ゲート電極９の側面の酸化膜単独の領域の
絶縁耐圧を向上できる。以上のごとく、本発明を
浮遊ゲート型不揮発性メモリトランジスタの製造
において実施すれば、浮遊ゲート電極と、制御ゲ
ート電極間のゲートを薄膜化できるから両電極間
の結合容量を犠性にすることなく面積を小さくで
きる。
電極と制御ゲート電極間の絶縁膜を薄くして、容
量値を増大できることと、更に、この絶縁膜の膜
厚増大をもたらすことなく、浮遊ゲート電極側面
を充分に酸化できることである。この工程によつ
て浮遊ゲート電極９の側面の酸化膜単独の領域の
絶縁耐圧を向上できる。以上のごとく、本発明を
浮遊ゲート型不揮発性メモリトランジスタの製造
において実施すれば、浮遊ゲート電極と、制御ゲ
ート電極間のゲートを薄膜化できるから両電極間
の結合容量を犠性にすることなく面積を小さくで
きる。
第１図〜第５図は、第１の実施例における主要
な工程断面構造図である。第６図は、第１図の実
施例によつて製造された容量素子の印加電圧に対
する絶縁破壊頻度のヒストグラムである。第７図
は、従来技術によつて製造された容量素子の第６
図と同様なヒストグラムである。第８図〜第１２
図は、第２の実施例における主要な工程断面構造
図である。 なお図において、１，３，５，７，８，１０，
１２，１３……シリコン酸化膜、２，９……下層
多結晶シリコン電極、６，１４……上層多結晶シ
リコン電極、４，１１……熱窒化シリコン膜、で
ある。
な工程断面構造図である。第６図は、第１図の実
施例によつて製造された容量素子の印加電圧に対
する絶縁破壊頻度のヒストグラムである。第７図
は、従来技術によつて製造された容量素子の第６
図と同様なヒストグラムである。第８図〜第１２
図は、第２の実施例における主要な工程断面構造
図である。 なお図において、１，３，５，７，８，１０，
１２，１３……シリコン酸化膜、２，９……下層
多結晶シリコン電極、６，１４……上層多結晶シ
リコン電極、４，１１……熱窒化シリコン膜、で
ある。
Claims (1)
- １ 半導体基板上に形成された絶縁膜表面に不純
物がドープされた多結晶シリコンからなる下層導
電層を有し、該下層導電層上に容量絶縁膜を介し
て、金属または半導体から成る上層導電層を有
し、前記下層導電層と上層導電層とが相対向する
重なり部分に静電容量を形成する半導体装置にお
いて、前記容量絶縁膜の形成工程が、前記下層導
電層の多結晶シリコンを熱酸化してその表面にシ
リコン酸化膜を成長する工程と、該シリコン酸化
膜を高温の窒化雰囲気中で熱窒化して該シリコン
酸化膜の表面をシリコン窒化膜に変換する工程
と、該シリコン窒化膜を高温の酸化雰囲気中で熱
酸化する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15733983A JPS6049662A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15733983A JPS6049662A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6049662A JPS6049662A (ja) | 1985-03-18 |
| JPH0230186B2 true JPH0230186B2 (ja) | 1990-07-04 |
Family
ID=15647523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15733983A Granted JPS6049662A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049662A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
| JP2723148B2 (ja) * | 1986-09-05 | 1998-03-09 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPH0216763A (ja) * | 1988-07-05 | 1990-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03229455A (ja) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | 容量素子の製造方法 |
| JPH03276752A (ja) * | 1990-03-27 | 1991-12-06 | Matsushita Electron Corp | 半導体容量装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918793B2 (ja) * | 1975-06-14 | 1984-04-28 | 富士通株式会社 | 半導体不揮発性記憶装置 |
| JPS59977B2 (ja) * | 1976-02-05 | 1984-01-10 | 日本電気株式会社 | 絶縁ゲ−ト型集積回路 |
-
1983
- 1983-08-29 JP JP15733983A patent/JPS6049662A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6049662A (ja) | 1985-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JPH01154551A (ja) | 半導体メモリ集積回路装置及びその製造方法 | |
| JPH04335572A (ja) | 半導体装置の製造方法 | |
| JPH10178170A (ja) | 半導体装置及びその製造方法 | |
| JPH0311552B2 (ja) | ||
| JPH0230186B2 (ja) | ||
| JP3295178B2 (ja) | 半導体装置の製造方法 | |
| JPS5952879A (ja) | 半導体装置の製造方法 | |
| JPH04179265A (ja) | 半導体装置の製造方法 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JPS62219659A (ja) | Ｍｏｓ型半導体記憶装置 | |
| JPS60186063A (ja) | 薄膜トランジスタ | |
| KR100207465B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| JPH07263573A (ja) | 半導体装置及びその製造方法 | |
| KR940006662B1 (ko) | 반도체 캐패시터 및 이의 형성방법 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPS609155A (ja) | 記憶装置 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP2993536B2 (ja) | 半導体装置の製造方法 | |
| JPH0266967A (ja) | ダイナミックランダムアクセスメモリのセル構造 | |
| JPH0774321A (ja) | キャパシターの製造方法 | |
| JPS60245159A (ja) | 半導体装置の製造方法 | |
| JPH0669518A (ja) | 半導体装置の製造方法 | |
| JPS6342163A (ja) | 半導体集積回路装置の製造方法 |