JPH0237135B2 - - Google Patents
Info
- Publication number
- JPH0237135B2 JPH0237135B2 JP58183715A JP18371583A JPH0237135B2 JP H0237135 B2 JPH0237135 B2 JP H0237135B2 JP 58183715 A JP58183715 A JP 58183715A JP 18371583 A JP18371583 A JP 18371583A JP H0237135 B2 JPH0237135 B2 JP H0237135B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- transistor
- output
- comparator
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は、特定レベルとの比較による入力信
号の検知等に用いられる比較回路に関する。
号の検知等に用いられる比較回路に関する。
第１図は一般的な比較器を示している。この比
較器２の非反転入力端子４には比較すべき入力信
号を与え、その反転入力端子６には基準電圧源８
によつて比較レベルVREFを設定し、その比較出力
は出力端子１０から取出すことができる。
較器２の非反転入力端子４には比較すべき入力信
号を与え、その反転入力端子６には基準電圧源８
によつて比較レベルVREFを設定し、その比較出力
は出力端子１０から取出すことができる。
今、非反転入力端子４に第２図Ａに示す交流信
号を与え、反転入力端子６に第２図Ａに示す比較
レベルVREFを設定すると、出力端子１０には比較
レベルVREFを越える入力信号期間において出力が
反転した第２図Ｂに示す比較出力が発生する。
号を与え、反転入力端子６に第２図Ａに示す比較
レベルVREFを設定すると、出力端子１０には比較
レベルVREFを越える入力信号期間において出力が
反転した第２図Ｂに示す比較出力が発生する。
このような比較器２において、第３図Ａに示す
電源の投入時、その電源電圧が正規の電圧に確立
するまでの過渡状態では、入力端子４又は６には
第３図Ｂに示すような急峻に立上りかつ異常レベ
ルを持つ過渡信号ｓが入力されることがある。こ
のような過渡信号ｓが入力端子４又は６に加わる
と、この過渡信号ｓのレベルが比較レベルVREFを
越えるため、比較器２にはその過渡信号ｓの到来
を表す出力が発生する。このような過渡信号ｓに
比較器２の出力は、正規の入力信号による出力で
はないため、比較器２の後段にその比較出力によ
つて所望の論理動作を行う場合には、正規の動作
が得られないという不都合が生じるのである。
電源の投入時、その電源電圧が正規の電圧に確立
するまでの過渡状態では、入力端子４又は６には
第３図Ｂに示すような急峻に立上りかつ異常レベ
ルを持つ過渡信号ｓが入力されることがある。こ
のような過渡信号ｓが入力端子４又は６に加わる
と、この過渡信号ｓのレベルが比較レベルVREFを
越えるため、比較器２にはその過渡信号ｓの到来
を表す出力が発生する。このような過渡信号ｓに
比較器２の出力は、正規の入力信号による出力で
はないため、比較器２の後段にその比較出力によ
つて所望の論理動作を行う場合には、正規の動作
が得られないという不都合が生じるのである。
そこで、この発明は、このような電源投入時に
生じる過渡信号による影響を回避し、正規の入力
信号による動作を実現した比較回路の提供を目的
とする。
生じる過渡信号による影響を回避し、正規の入力
信号による動作を実現した比較回路の提供を目的
とする。
即ち、この発明の比較回路は、入力信号の正側
振幅レベル側に第１の比較レベルVREF1が設定さ
れ、この第１の比較レベル以上のレベルを持つ前
記正側振幅が到来したことを表す第１の出力を発
生する第１の比較器１２と、前記入力信号の負側
振幅レベル側に第２の比較レベルVREF2が設定さ
れ、この第２の比較レベル以下のレベルを持つ負
側振幅が到来したことを表す第２の出力を発生す
る第２の比較器１４と、前記第１の比較器の前記
第１の出力によつて導通する第１のトランジスタ
３６、この第１のトランジスタが非導通のとき充
電されるとともに前記第１のトランジスタの導通
で放電される第１のコンデンサ４４、この第１の
コンデンサの充電電圧が一定レベルに到達したと
き導通する第２のトランジスタ３８、前記第２の
比較器の前記第２の出力によつて導通する第３の
トランジスタ４６、この第３のトランジスタが非
導通のとき充電されるとともに前記第３のトラン
ジスタの導通で放電される第２のコンデンサ５２
と、この第２のコンデンサの充電電圧が一定レベ
ルに到達したとき導通する第４のトランジスタ４
８を含み、前記第２及び第４のトランジスタの導
通、非導通によつて前記入力信号の到来を表す論
理出力を発生する論理回路２２とを備えたもので
ある。
振幅レベル側に第１の比較レベルVREF1が設定さ
れ、この第１の比較レベル以上のレベルを持つ前
記正側振幅が到来したことを表す第１の出力を発
生する第１の比較器１２と、前記入力信号の負側
振幅レベル側に第２の比較レベルVREF2が設定さ
れ、この第２の比較レベル以下のレベルを持つ負
側振幅が到来したことを表す第２の出力を発生す
る第２の比較器１４と、前記第１の比較器の前記
第１の出力によつて導通する第１のトランジスタ
３６、この第１のトランジスタが非導通のとき充
電されるとともに前記第１のトランジスタの導通
で放電される第１のコンデンサ４４、この第１の
コンデンサの充電電圧が一定レベルに到達したと
き導通する第２のトランジスタ３８、前記第２の
比較器の前記第２の出力によつて導通する第３の
トランジスタ４６、この第３のトランジスタが非
導通のとき充電されるとともに前記第３のトラン
ジスタの導通で放電される第２のコンデンサ５２
と、この第２のコンデンサの充電電圧が一定レベ
ルに到達したとき導通する第４のトランジスタ４
８を含み、前記第２及び第４のトランジスタの導
通、非導通によつて前記入力信号の到来を表す論
理出力を発生する論理回路２２とを備えたもので
ある。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第４図はこの発明の比較回路の実施例を示して
いる。図において、この比較回路には第１及び第
２の比較器１２，１４が設置され、比較器１２の
非反転入力端子（＋）及び比較器１４の反転入力
端子（−）には共通の入力端子１６が形成され、
比較入力信号が与えられる。また、比較器１２の
反転入力端子（−）及び比較器１４の非反転入力
端子（＋）には、個別に入力端子１８，２０が形
成されており、入力端子１８には第１の比較レベ
ルVREF1、入力端子２０には第２の比較レベル
VREF2がそれぞれ設定されている。第１の比較レ
ベルVREF1は入力信号の無信号レベルに対して正
の信号成分となる正振幅側に設定し、第２の比較
レベルVREF2は第１の比較レベルVREF1に対応して
負の信号成分となる負振幅側に設定する。
いる。図において、この比較回路には第１及び第
２の比較器１２，１４が設置され、比較器１２の
非反転入力端子（＋）及び比較器１４の反転入力
端子（−）には共通の入力端子１６が形成され、
比較入力信号が与えられる。また、比較器１２の
反転入力端子（−）及び比較器１４の非反転入力
端子（＋）には、個別に入力端子１８，２０が形
成されており、入力端子１８には第１の比較レベ
ルVREF1、入力端子２０には第２の比較レベル
VREF2がそれぞれ設定されている。第１の比較レ
ベルVREF1は入力信号の無信号レベルに対して正
の信号成分となる正振幅側に設定し、第２の比較
レベルVREF2は第１の比較レベルVREF1に対応して
負の信号成分となる負振幅側に設定する。
各比較器１２，１４の出力は、各出力が交互に
入力されたときのみ出力を発生させる論理回路２
２に与えられ、その出力は出力端子２４から取出
すことができる。
入力されたときのみ出力を発生させる論理回路２
２に与えられ、その出力は出力端子２４から取出
すことができる。
このような構成によれば、電源の投入時、電源
電圧が正規の電圧に立ち上がる過渡状態におい
て、例えば、第３図Ｂに示す過渡信号ｓが入力端
子１６に加えられると、過渡信号ｓは、比較レベ
ルVREF1を越えているので、比較器１２には、そ
の過渡信号ｓの到来を表す高レベルの出力が発生
することになる。一方、過渡信号ｓは、正振幅側
に生じているので、比較器１４には、低レベルの
出力が生じる。このような比較器１２，１４の出
力が論理回路に加えられると、論理回路には出力
を生じない。
電圧が正規の電圧に立ち上がる過渡状態におい
て、例えば、第３図Ｂに示す過渡信号ｓが入力端
子１６に加えられると、過渡信号ｓは、比較レベ
ルVREF1を越えているので、比較器１２には、そ
の過渡信号ｓの到来を表す高レベルの出力が発生
することになる。一方、過渡信号ｓは、正振幅側
に生じているので、比較器１４には、低レベルの
出力が生じる。このような比較器１２，１４の出
力が論理回路に加えられると、論理回路には出力
を生じない。
また、比較レベルVREF1以上のレベルを持つ正
振幅、比較レベルVREF2以下のレベルを持つ負振
幅を交互に持つ交流信号、即ち、正規の入力信号
が入力端子１６に加えられると、その正振幅側で
比較器１２に高レベルの出力が生じ、また、その
負振幅側で比較器１４に高レベルの出力が生じ
る。このように比較器１２，１４に交互に生じた
高レベルの出力が論理回路２２に加えられると、
論理回路２２には正規の入力信号が到来したこと
を表す論理出力を発生する。したがつて、このよ
うな構成によれば、電源投入時、正規の入力信号
以外のパルス性ノイズによる動作を回避すること
ができるのである。
振幅、比較レベルVREF2以下のレベルを持つ負振
幅を交互に持つ交流信号、即ち、正規の入力信号
が入力端子１６に加えられると、その正振幅側で
比較器１２に高レベルの出力が生じ、また、その
負振幅側で比較器１４に高レベルの出力が生じ
る。このように比較器１２，１４に交互に生じた
高レベルの出力が論理回路２２に加えられると、
論理回路２２には正規の入力信号が到来したこと
を表す論理出力を発生する。したがつて、このよ
うな構成によれば、電源投入時、正規の入力信号
以外のパルス性ノイズによる動作を回避すること
ができるのである。
第５図は前記論理回路２２の具体的な回路構成
例を示し、第４図に示す実施例と共通部分には同
一符号を付してある。論理回路２２はスイツチン
グ回路２６，２８で構成され、スイツチング回路
２６はその入力端子３０に与えられる比較器１２
の出力、スイツチング回路２８はその入力端子３
２に与えられる比較器１４の出力によつてスイツ
チング出力を発生し、その合成出力を出力端子２
４から取出すように構成されている。即ち、スイ
ツチング回路２６はトランジスタ３６，３８、抵
抗４０，４２及びコンデンサ４４から構成され、
トランジスタ３６、抵抗４０及びコンデンサ４４
は鋸波発生回路、トランジスタ３８及び抵抗４２
はゲート回路を構成している。また、スイツチン
グ回路２８はトランジスタ４６，４８、抵抗５０
及びコンデンサ５２から構成され、その構成はス
イツチング回路２６と同様である。そして、共通
の電源端子５４と基準電位点端子５６との間に
は、駆動電圧Vccが与えられる。
例を示し、第４図に示す実施例と共通部分には同
一符号を付してある。論理回路２２はスイツチン
グ回路２６，２８で構成され、スイツチング回路
２６はその入力端子３０に与えられる比較器１２
の出力、スイツチング回路２８はその入力端子３
２に与えられる比較器１４の出力によつてスイツ
チング出力を発生し、その合成出力を出力端子２
４から取出すように構成されている。即ち、スイ
ツチング回路２６はトランジスタ３６，３８、抵
抗４０，４２及びコンデンサ４４から構成され、
トランジスタ３６、抵抗４０及びコンデンサ４４
は鋸波発生回路、トランジスタ３８及び抵抗４２
はゲート回路を構成している。また、スイツチン
グ回路２８はトランジスタ４６，４８、抵抗５０
及びコンデンサ５２から構成され、その構成はス
イツチング回路２６と同様である。そして、共通
の電源端子５４と基準電位点端子５６との間に
は、駆動電圧Vccが与えられる。
このような構成において、その動作を第６図を
参照して詳細に説明する。入力端子１６に交流信
号が与えられ、その交流信号レベルの流信号レベ
ルに対して正の信号成分側（正振幅側）に比較レ
ベルVREF1、その負の信号成分側（負振幅側）に
比較レベルVREF2を設定すると、交流信号レベル
が比較レベルVREF1を越える期間で比較器１２が
反転出力を発生するとともに、比較レベルVREF2
より低くなる期間で比較器１４が反転出力を発生
する。この場合、比較器１２の出力を第６図Ａに
示すパルス、比較器１４の出力を第６図Ｂに示す
パルスとする。
参照して詳細に説明する。入力端子１６に交流信
号が与えられ、その交流信号レベルの流信号レベ
ルに対して正の信号成分側（正振幅側）に比較レ
ベルVREF1、その負の信号成分側（負振幅側）に
比較レベルVREF2を設定すると、交流信号レベル
が比較レベルVREF1を越える期間で比較器１２が
反転出力を発生するとともに、比較レベルVREF2
より低くなる期間で比較器１４が反転出力を発生
する。この場合、比較器１２の出力を第６図Ａに
示すパルス、比較器１４の出力を第６図Ｂに示す
パルスとする。
第６図Ａに示すパルスの高レベル（Ｈ）区間に
おいて、トランジスタ３６は導通状態となり、そ
の区間を通過するとトランジスタ３６は不導通状
態になり、このようなトランジスタ３６のスイツ
チング動作に応動してコンデンサ４４は抵抗４０
を介して充電され、トランジスタ３６の導通時ト
ランジスタ３６を介して放電される。第６図Ｃ
は、このコンデンサ４４の充放電による端子電圧
の推移を示し、鋸波電圧と成つて現れる。
おいて、トランジスタ３６は導通状態となり、そ
の区間を通過するとトランジスタ３６は不導通状
態になり、このようなトランジスタ３６のスイツ
チング動作に応動してコンデンサ４４は抵抗４０
を介して充電され、トランジスタ３６の導通時ト
ランジスタ３６を介して放電される。第６図Ｃ
は、このコンデンサ４４の充放電による端子電圧
の推移を示し、鋸波電圧と成つて現れる。
また、第６図Ｂに示すパルスの高レベル（Ｈ）
区間において、トランジスタ４６が導通状態とな
り、その区間を通過するとトランジスタ４６は不
導通状態となり、この結果、コンデンサ５２もコ
ンデンサ４４と同様に充放電を繰り返し、その端
子電圧は第６図Ｄに示すような鋸波電圧となる。
区間において、トランジスタ４６が導通状態とな
り、その区間を通過するとトランジスタ４６は不
導通状態となり、この結果、コンデンサ５２もコ
ンデンサ４４と同様に充放電を繰り返し、その端
子電圧は第６図Ｄに示すような鋸波電圧となる。
このような鋸波電圧がトランジスタ３８又はト
ランジスタ４８に与えられると、その電圧値がト
ランジスタ３８，４８のスレシユホールドレベル
Vsを越える区間において、トランジスタ３８又
は４８が導通状態となり、出力端子２４には両ト
ランジスタ３８，４８の出力を合成して信号出力
が発生し、この出力は第６図Ｅに示すように両ト
ランジスタ３８，４８が不導通状態となる区間が
Ｈレベルとなるパルス出力となる。
ランジスタ４８に与えられると、その電圧値がト
ランジスタ３８，４８のスレシユホールドレベル
Vsを越える区間において、トランジスタ３８又
は４８が導通状態となり、出力端子２４には両ト
ランジスタ３８，４８の出力を合成して信号出力
が発生し、この出力は第６図Ｅに示すように両ト
ランジスタ３８，４８が不導通状態となる区間が
Ｈレベルとなるパルス出力となる。
このように正規の入力信号が到来したとき、比
較器１２，１４に各振幅に対応してＨ出力が交互
に生じるので、論理回路２２は、各比較器１２，
１４に発生したＨ出力により正規の入力信号の到
来を表す論理出力を発生する。電源投入時の過渡
状態に到来する過渡信号の多くは、第３図Ｂに示
すように、正又は負振幅側に生じるので、入力信
号の正振幅側に設定した比較レベルVREF1、負振
幅側に設定した比較レベルVREF2と入力信号とを
比較すれば、正規の入力信号であるか過渡信号で
あるかを判別することができ、正規の入力信号以
外の過渡信号等による動作を防止することができ
る。
較器１２，１４に各振幅に対応してＨ出力が交互
に生じるので、論理回路２２は、各比較器１２，
１４に発生したＨ出力により正規の入力信号の到
来を表す論理出力を発生する。電源投入時の過渡
状態に到来する過渡信号の多くは、第３図Ｂに示
すように、正又は負振幅側に生じるので、入力信
号の正振幅側に設定した比較レベルVREF1、負振
幅側に設定した比較レベルVREF2と入力信号とを
比較すれば、正規の入力信号であるか過渡信号で
あるかを判別することができ、正規の入力信号以
外の過渡信号等による動作を防止することができ
る。
なお、実施例では２組の比較器を設置した場合
について説明したが、この発明は、それぞれ異な
る比較レベルを設定した３以上の比較器を設置し
するとともに、各比較器の出力側に論理回路とし
て、例えば、第５図に示すようにスイツチング回
路を設置し、各スイツチング回路の出力を付き合
わせるようにしてもよい。
について説明したが、この発明は、それぞれ異な
る比較レベルを設定した３以上の比較器を設置し
するとともに、各比較器の出力側に論理回路とし
て、例えば、第５図に示すようにスイツチング回
路を設置し、各スイツチング回路の出力を付き合
わせるようにしてもよい。
以上説明したように、この発明によれば、電源
投入時等の過渡状態において、正負振幅側に適正
なレベルを持つ入力信号以外の信号による動作が
回避でき、正規の入力信号の到来を検出すること
ができる。
投入時等の過渡状態において、正負振幅側に適正
なレベルを持つ入力信号以外の信号による動作が
回避でき、正規の入力信号の到来を検出すること
ができる。
第１図は一般的な比較器を示すブロツク図、第
２図はその動作を示す説明図、第３図は電源投入
時の誤動作を示す説明図、第４図はこの発明の比
較回路の実施例を示すブロツク図、第５図はこの
発明の比較回路の具体的な回路構成例を示す回路
図、第６図は第５図に示す実施例の動作を示す波
形説明図である。 １２……第１の比較器、１４……第２の比較
器、２２……論理回路、３６……第１のトランジ
スタ、３８……第２のトランジスタ、４４……第
１のコンデンサ、４６……第３のトランジスタ、
４８……第４のトランジスタ、５２……第２のコ
ンデンサ。
２図はその動作を示す説明図、第３図は電源投入
時の誤動作を示す説明図、第４図はこの発明の比
較回路の実施例を示すブロツク図、第５図はこの
発明の比較回路の具体的な回路構成例を示す回路
図、第６図は第５図に示す実施例の動作を示す波
形説明図である。 １２……第１の比較器、１４……第２の比較
器、２２……論理回路、３６……第１のトランジ
スタ、３８……第２のトランジスタ、４４……第
１のコンデンサ、４６……第３のトランジスタ、
４８……第４のトランジスタ、５２……第２のコ
ンデンサ。
Claims (1)
- 【特許請求の範囲】 １ 入力信号の正側振幅レベル側に第１の比較レ
ベルが設定され、この第１の比較レベル以上のレ
ベルを持つ前記正側振幅が到来したことを表す第
１の出力を発生する第１の比較器と、 前記入力信号の負側振幅レベル側に第２の比較
レベルが設定され、この第２の比較レベル以下の
レベルを持つ負側振幅が到来したことを表す第２
の出力を発生する第２の比較器と、 前記第１の比較器の前記第１の出力によつて導
通する第１のトランジスタ、この第１のトランジ
スタが非導通のとき充電されるとともに前記第１
のトランジスタの導通で放電される第１のコンデ
ンサ、この第１のコンデンサの充電電圧が一定レ
ベルに到達したとき導通する第２のトランジス
タ、前記第２の比較器の前記第２の出力によつて
導通する第３のトランジスタ、この第３のトラン
ジスタが非導通のとき充電されるとともに前記第
３のトランジスタの導通で放電される第２のコン
デンサと、この第２のコンデンサの充電電圧が一
定レベルに到達したとき導通する第４のトランジ
スタを含み、前記第２及び第４のトランジスタの
導通、非導通によつて前記入力信号の到来を表す
論理出力を発生する論理回路と、 を備えたことを特徴とする比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18371583A JPS6075119A (ja) | 1983-10-01 | 1983-10-01 | 比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18371583A JPS6075119A (ja) | 1983-10-01 | 1983-10-01 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075119A JPS6075119A (ja) | 1985-04-27 |
| JPH0237135B2 true JPH0237135B2 (ja) | 1990-08-22 |
Family
ID=16140687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18371583A Granted JPS6075119A (ja) | 1983-10-01 | 1983-10-01 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075119A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69334054T2 (de) | 1992-06-15 | 2006-12-07 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung mit Eingangs/Ausgangschnittstelle geeignet für niedrige Amplituden |
| US5731719A (en) * | 1995-11-07 | 1998-03-24 | Cypress Semiconductor Corporation | Phase detector for a ternary signal |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50123259A (ja) * | 1974-03-15 | 1975-09-27 | ||
| JPS52138859A (en) * | 1976-05-15 | 1977-11-19 | Ferro Kogyo | Twooway electronic timer |
-
1983
- 1983-10-01 JP JP18371583A patent/JPS6075119A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075119A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391242B1 (en) | Sawtooth waveform generator | |
| JPH0237135B2 (ja) | ||
| JP2005110366A (ja) | ドライブ回路 | |
| JPH0155762B2 (ja) | ||
| JP3433568B2 (ja) | 終端回路 | |
| JPH09331243A (ja) | ゼロクロス検出回路 | |
| JPS641797Y2 (ja) | ||
| JP2000241565A (ja) | タイマ回路 | |
| JPH01300606A (ja) | 半波整流回路 | |
| RU2087069C1 (ru) | Генератор импульсов | |
| JP3743125B2 (ja) | クランプ回路 | |
| SU1582349A1 (ru) | Выключатель сигналов переменного тока | |
| JPS645384Y2 (ja) | ||
| JPH032868Y2 (ja) | ||
| JPS6349407B2 (ja) | ||
| JPH0412049B2 (ja) | ||
| JPS647336Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| KR950006077Y1 (ko) | 전압/주파수 변환기 | |
| JPS643080Y2 (ja) | ||
| JP3335835B2 (ja) | 遠隔制御信号の検出回路 | |
| JPH057778Y2 (ja) | ||
| JP2587527B2 (ja) | スイッチ・レシーバ回路 | |
| JPS6016983Y2 (ja) | リセツト回路 | |
| JPH0334693B2 (ja) |