JPH0237835A - 立上り・立下り時間調節回路及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 各種のインターフェイス素子の立上り・立下り時間を調
節する立上り・立下り時間調節回路に関し、 ユーザが自由に立上り・立下り時間を調節してクコスト
ーク等の問題を容易に解決できることを目的とし、 素子の出力段手前のトランジスタの電流を制限する定電
流回路と該定電流回路の電流を設定する抵抗回路とを備
えるように構成する。

〔産業上の利用分野〕

本発明は、各種インターフェイス素子の立上り・立下り
時間を調節する立上り・立下り時間調節回路に関し、特
に、ユーザが自由に立上り・立下り時間を調節できる立
上り・立下り時間調節回路に関する。

〔従来の技術〕

近年、実に多様な各種のインターフェイス素子が市販さ
れているが、その時間的性質に着目すると、デイレイの
小さい素子は立上り・立下り時間が比較的速い。

第３図は従来のＴ　Ｔ　Ｌ　（Ｔｒａｎｓｉｓｔｏｒ−
ＴｒａｎｓｉｓｔｏｒＬｏｇ　ｉｃ）回路の一例を示す
回路図である。第３図において、コレクタ電圧Ｖｃｃは
、第１の抵抗Ｒ１を介して入力段のトランジスタＴｒｉ
に、第２の抵抗Ｒ２を介して増幅用トランジスタＴｒ２
にそれぞれ供給されている。入力信号Ａ又はＢは、入力
段のトランジスタＴｒｉを介して、増幅用トランジスタ
Ｔｒ２のベースに入力され、そのエミッタの出力が出力
段トランジスタＴｒ３のベースに入力される。

該トランジスタＴｒ３のコレクタ出力が回路素子の出力
である。増幅用トランジスタＴｒ２のエミッタ側は、第
３の抵抗Ｒ３及びダイオードを介して、入力段のトラン
ジスタＴｒｉのエミッタへフィードバックされている。

〔発明が解決しようとする課題〕

上記回路素子の場合、出力段トランジスタＴｒ３のベー
・スに流れる電流によってベース／コレクタ間の時定数
が決定する。ベース／コレクタ間には内部容量Ｃが存在
し、ベース側の抵抗Ｒ３とインピーダンスが発生するた
めであるが、デイレイの小さい素子は立上り・立下り時
間が比較的速い。

多芯ケーブルを駆動するときなどに、他の信号線へのク
ロストークが課題となる。しかしながら、ユーザ側で立
上り・立下り時間を調節できる回路素子は、現在ない。

本発明は、このような課題に鑑みて創案されたもので、
ユーザ側が自由に立上り・立下り時間を調節でき、クロ
ストーク等の問題を容易に解決できる立上り・立下り時
間調節回路を提供することを目的としている。

〔課題を解決するための手段〕

本発明における上記課題を解決するための手段は、イン
ターフェイス素子の立上り・立下り時間調節回路におい
て、出力段手前のトランジスタの電流を制限する定電流
回路と、該定電流回路の電流を設定する抵抗回路とを備
えた立上り・立下り時間調節回路とするものであり、そ
のインターフェイス素子の定電流回路の電流を該素子に
外付けされた抵抗回路により設定する方法を好適とする
ものである。

〔作用］ 本発明では、ディジタル素子において、出力段よりも前
段のトランジスタに流れる電流を定電流回路により制限
し、定電流回路の電流決定用抵抗を調節することによっ
て前記トランジスタの制限電流を調節し、出力信号の立
上り・立下り時間を調節するものである。

〔実施例〕

以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は、本発明の一実施例の回路図である。

第１図において、基本的なＴＴＬ回路が、入力段のトラ
ンリスタＴｒｉ、増幅用トランジスタＴｒ２゜出力段ト
ランジスタＴｒ３で構成されていることは第３図の従来
例と同様であるが、出力段トランジスタＴｒ３の電流を
制限する定電流回路１と、その定電流回路１の電流を設
定する抵抗回路２が配設されている。定電流回路１は、
トランジスタＴｒ４及びトランジスタＴｒ５で構成され
、抵抗回路２は抵抗Ｒ４，Ｒ５及びＲ６で構成されてい
る（厳密にはトランジスタＴｒ４及びＴｒ５．抵抗Ｒ４
，Ｒ５及びＲ６で定電流回路を形成していると言っても
よく、また増幅用トランジスタＴｒ２．抵抗Ｒ２及びＲ
３も定電流回路１に組込まれている）。

トランジスタ内部の電圧低下は０．７　Ｖ程度なので、
例えばトランジスタＴｒ４のエミッタ電流はＩＥ　＝　
（ＶＢ　−０，７）　／Ｒ７となる。

このように、トランジスタＴｒ２のエミッタ側と抵抗Ｒ
３との間の電位を一定にすることにより、出力段トラン
ジスタＴｒ３のベース電流を定電流とすれば、寄生容Ｉ
ｃＩによる発振がな（なって、課題は解決する。また、
抵抗Ｒ５及びＲ６は設定可能な値であって、これらを所
望の値に設定することにより、立上り・立下りの時間の
特性を所望のものに設定できる。

更に、本発明の極めて優れた実施態様として、定電流回
路１と抵抗回路２の接続部分を回路素子から引出し可能
にしておき、抵抗Ｒ４，Ｒ５，Ｒ６の代りに、第２図に
示すように、抵抗８及びＲ９を外付けすることにって、
電流をｔＣの外部より調節し、立上り・立下りの時間を
可変とすることが可能になる。

〔発明の効果〕

以上、述べたとおり、本発明によれば、ユーザが自由に
立上り・立下り時間を調節でき、クロストーク等の問題
を容易に解決できる立上り・立下り時間調節回路を提供
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、 第２図は本発明の一応用例の回路図、 第３図は従来例の回路図である。 １；定電流回路、 ２；抵抗回路。 本発明の一実施例の回屁図 第１図

Claims (2)

【特許請求の範囲】
1. （１）インターフェイス素子の立上り・立下り時間調節
   回路において、 出力段手前のトランジスタ（Ｔｒ３）の電流を制限する
   定電流回路（１）と、 該定電流回路（１）の電流を設定する抵抗回路（２）と
   を備えたことを特徴とする立上り・立下り時間調節回路
   。
2. （２）請求項１に記載したインターフェイス素子の定電
   流回路（１）の電流を該素子に外付けされた抵抗回路（
   ３）により設定することを特徴とする立上り・立下り時
   間調節方法。