JPH0238484Y2 - - Google Patents
Info
- Publication number
- JPH0238484Y2 JPH0238484Y2 JP17260983U JP17260983U JPH0238484Y2 JP H0238484 Y2 JPH0238484 Y2 JP H0238484Y2 JP 17260983 U JP17260983 U JP 17260983U JP 17260983 U JP17260983 U JP 17260983U JP H0238484 Y2 JPH0238484 Y2 JP H0238484Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- transistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、電流ミラー回路に関するもので、特
に入力電流に精度良く対応する出力電流を得るこ
との出来る電流ミラー回路に関する。
に入力電流に精度良く対応する出力電流を得るこ
との出来る電流ミラー回路に関する。
(ロ) 従来技術
基本的な電流ミラー回路としては、第１図に示
す如きものがある。第１図の電流ミラー回路は、
ダイオード接続された第１トランジスタ１と、該
第１トランジスタ１とベース及びエミツタが共通
接続された第２トランジスタ２とから成り、前記
第１トランジスタ１のコレクタに接続された入力
電流源３に流れる電流に等しい電流を、第２トラ
ンジスタ２のコレクタから負荷抵抗４に供給する
ものである。しかして、第１図の場合、入力電流
源３に流れる電流をIin、負荷に流れる出力電流
をI0、第１及び第２トランジスタ１及び２の電流
増幅率βをβ≫２とすれば、前記出力電流I0は、 I0≒（１−２／β）Iin …(1) となる。第(1)式から明らかな如く、第１図の電流
反転回路においては、第１及び第２トランジスタ
１及び２のベース電流の為、入力電流Iinと出力
電流I0との間に２／βIinの不整合が生じ、この不整 合は、前記βが小となればなるほど大となり好ま
しくなかつた。
す如きものがある。第１図の電流ミラー回路は、
ダイオード接続された第１トランジスタ１と、該
第１トランジスタ１とベース及びエミツタが共通
接続された第２トランジスタ２とから成り、前記
第１トランジスタ１のコレクタに接続された入力
電流源３に流れる電流に等しい電流を、第２トラ
ンジスタ２のコレクタから負荷抵抗４に供給する
ものである。しかして、第１図の場合、入力電流
源３に流れる電流をIin、負荷に流れる出力電流
をI0、第１及び第２トランジスタ１及び２の電流
増幅率βをβ≫２とすれば、前記出力電流I0は、 I0≒（１−２／β）Iin …(1) となる。第(1)式から明らかな如く、第１図の電流
反転回路においては、第１及び第２トランジスタ
１及び２のベース電流の為、入力電流Iinと出力
電流I0との間に２／βIinの不整合が生じ、この不整 合は、前記βが小となればなるほど大となり好ま
しくなかつた。
第２図は、第１図の電流ミラー回路の不整合を
改善することを目的に考えられた電流ミラー回路
である。第２図の場合、第１及び第２トランジス
タ１及び２のベース電流の悪影響を防止する為、
エミツタが第１トランジスタ１のベースに、ベー
スが前記第１トランジスタ１のコレクタに接続さ
れた第３トランジスタ５が配置されており、その
結果、入力電流源３に流れる電流をIin、負荷抵
抗４に流れる電流をI0、第１乃至第３トランジス
タ１乃至５の電流増幅率をβとすれば、前記出力
電流I0は、 I0≒（１−２／β2）Iin …(2) となる。従つて、第２図の場合、入力電流Iinと
出力電流I0との不整合は、２／β2Iinとなり、第１図 に比べ１／βに改善される。
改善することを目的に考えられた電流ミラー回路
である。第２図の場合、第１及び第２トランジス
タ１及び２のベース電流の悪影響を防止する為、
エミツタが第１トランジスタ１のベースに、ベー
スが前記第１トランジスタ１のコレクタに接続さ
れた第３トランジスタ５が配置されており、その
結果、入力電流源３に流れる電流をIin、負荷抵
抗４に流れる電流をI0、第１乃至第３トランジス
タ１乃至５の電流増幅率をβとすれば、前記出力
電流I0は、 I0≒（１−２／β2）Iin …(2) となる。従つて、第２図の場合、入力電流Iinと
出力電流I0との不整合は、２／β2Iinとなり、第１図 に比べ１／βに改善される。
第２図の電流ミラー回路は、上述の如く整合度
が改善されているので多用されている。しかしな
がら、前記電流ミラー回路を信号伝送路に使用す
る場合は、１／β程度の整合度の改善では、信号が 歪んだり、周波数特性が悪化するという欠点があ
つた。また、整合度を改善し過ぎると、回路設計
に依つては、発振を生じる危険があり、これらの
点を考慮すれば、適切なる改善度を有する電流ミ
ラー回路が属望されていた。
が改善されているので多用されている。しかしな
がら、前記電流ミラー回路を信号伝送路に使用す
る場合は、１／β程度の整合度の改善では、信号が 歪んだり、周波数特性が悪化するという欠点があ
つた。また、整合度を改善し過ぎると、回路設計
に依つては、発振を生じる危険があり、これらの
点を考慮すれば、適切なる改善度を有する電流ミ
ラー回路が属望されていた。
(ハ) 考案の目的
本考案は、上述の点に鑑み成されたもので、入
力電流に対して精度良く対応する出力電流を得る
ことが出来、しかも前記入力電流と出力電流との
整合関係を簡単に調整し得る電流反転回路を提供
せんとするものである。
力電流に対して精度良く対応する出力電流を得る
ことが出来、しかも前記入力電流と出力電流との
整合関係を簡単に調整し得る電流反転回路を提供
せんとするものである。
(ニ) 考案の構成
本考案に係る電流反転回路は、ベース及びエミ
ツタが共通接続された第１及び第２トランジスタ
と、該第１及び第２トランジスタのベース電流路
を形成する第３トランジスタと、該第３トランジ
スタのエミツタ・コレクタ路と直列接続されるエ
ミツタ・コレクタ路を有するダイオード接続され
た第４トランジスタと、該第４トランジスタとベ
ース及びエミツタが共通接続され、エミツタ・コ
レクタ路が前記第１及び第２トランジスタの共通
ベースとアースとの間に接続された第５トランジ
スタとによつて構成される。
ツタが共通接続された第１及び第２トランジスタ
と、該第１及び第２トランジスタのベース電流路
を形成する第３トランジスタと、該第３トランジ
スタのエミツタ・コレクタ路と直列接続されるエ
ミツタ・コレクタ路を有するダイオード接続され
た第４トランジスタと、該第４トランジスタとベ
ース及びエミツタが共通接続され、エミツタ・コ
レクタ路が前記第１及び第２トランジスタの共通
ベースとアースとの間に接続された第５トランジ
スタとによつて構成される。
(ホ) 実施例
第３図は、本考案の一実施例を示す回路図で、
６及び７はベース及びエミツタが共通接続された
PNP型の第１及び第２トランジスタ、８は該第
１及び第２トランジスタ６及び７の共通ベースに
エミツタが、前記第１トランジスタ６のコレクタ
にベースがそれぞれ接続されたPNP型の第３ト
ランジスタ、９は該第３トランジスタ８のコレク
タにコレクタが、アースにエミツタがそれぞれ接
続されるとともに、ベースが自己のコレクタに接
続されてダイオード接続と成されたNPN型の第
４トランジスタ、１０はベース及びエミツタが前
記第４トランジスタ９のベース及びエミツタと共
通接続され、コレクタが前記第１及び第２トラン
ジスタ６及び７の共通ベースに接続された第５ト
ランジスタ、１１は前記第１トランジスタ６のコ
レクタに接続された入力電流源、及び１２は前記
第２トランジスタ７のコレクタに接続された負荷
抵抗である。
６及び７はベース及びエミツタが共通接続された
PNP型の第１及び第２トランジスタ、８は該第
１及び第２トランジスタ６及び７の共通ベースに
エミツタが、前記第１トランジスタ６のコレクタ
にベースがそれぞれ接続されたPNP型の第３ト
ランジスタ、９は該第３トランジスタ８のコレク
タにコレクタが、アースにエミツタがそれぞれ接
続されるとともに、ベースが自己のコレクタに接
続されてダイオード接続と成されたNPN型の第
４トランジスタ、１０はベース及びエミツタが前
記第４トランジスタ９のベース及びエミツタと共
通接続され、コレクタが前記第１及び第２トラン
ジスタ６及び７の共通ベースに接続された第５ト
ランジスタ、１１は前記第１トランジスタ６のコ
レクタに接続された入力電流源、及び１２は前記
第２トランジスタ７のコレクタに接続された負荷
抵抗である。
いま、入力電流源１１に流れる電流をIin，
PNP型の第１、第２及び第３トランジスタ６，
７及び８の電流増幅率をβ1，NPN型の第４及び
第５トランジスタ９及び１０の電流増幅率をβ2と
すれば、第３トランジスタ８のエミツタ電流I1と
第５トランジスタ１０のコレクタ電流I4との関係
は、 I1＋I4＝2IB …(3) （ただし、IBは第１及び第２トランジスタ ６及び７のベース電流） となり、前記第３トランジスタ８のコレクタ電流
I3と前記第５トランジスタ１０のコレクタ電流I4
との関係は、 I4＝β2／β2＋２I3 …(4) となる。また、前記第３トランジスタ８のベース
電流をI2とすれば、 I1＝I2＋I3 …(5) となり、前記第３トランジスタ８のベース電流I2
とコレクタ電流I3との関係は、 I3＝β1I2 …(6) となる。そして、前記(3)乃至(6)式から第３トラン
ジスタ８のベース電流I2を求めると、 I2＝２（β2＋２）／2β2β1＋β2＋2β1＋２IB …(7) となり、入力電流源１１に流れる電流Iinは、 Iin＝B1IB＋I2＝2β2β1 2＋β2β1＋2β1 2＋2β1＋2
β2＋４／2β2β1＋β2＋2β1＋２IB…(8) となる。従つて、前記入力電流源１１に流れる電
流Iinと、負荷抵抗１２に流れる電流I0との関係
は、 I0＝B1IB≒（１−１／β1 2）Iin …(9) となる。第(2)式と第(9)式とを比較すれば明らかな
如く、第３図の回路構成とすれば、第２図の回路
に比べ、整合度が6dB改善されることになり、よ
り精度の良い出力電流を得ることが出来る。
PNP型の第１、第２及び第３トランジスタ６，
７及び８の電流増幅率をβ1，NPN型の第４及び
第５トランジスタ９及び１０の電流増幅率をβ2と
すれば、第３トランジスタ８のエミツタ電流I1と
第５トランジスタ１０のコレクタ電流I4との関係
は、 I1＋I4＝2IB …(3) （ただし、IBは第１及び第２トランジスタ ６及び７のベース電流） となり、前記第３トランジスタ８のコレクタ電流
I3と前記第５トランジスタ１０のコレクタ電流I4
との関係は、 I4＝β2／β2＋２I3 …(4) となる。また、前記第３トランジスタ８のベース
電流をI2とすれば、 I1＝I2＋I3 …(5) となり、前記第３トランジスタ８のベース電流I2
とコレクタ電流I3との関係は、 I3＝β1I2 …(6) となる。そして、前記(3)乃至(6)式から第３トラン
ジスタ８のベース電流I2を求めると、 I2＝２（β2＋２）／2β2β1＋β2＋2β1＋２IB …(7) となり、入力電流源１１に流れる電流Iinは、 Iin＝B1IB＋I2＝2β2β1 2＋β2β1＋2β1 2＋2β1＋2
β2＋４／2β2β1＋β2＋2β1＋２IB…(8) となる。従つて、前記入力電流源１１に流れる電
流Iinと、負荷抵抗１２に流れる電流I0との関係
は、 I0＝B1IB≒（１−１／β1 2）Iin …(9) となる。第(2)式と第(9)式とを比較すれば明らかな
如く、第３図の回路構成とすれば、第２図の回路
に比べ、整合度が6dB改善されることになり、よ
り精度の良い出力電流を得ることが出来る。
また、第３図の回路構成とすれば、第４及び第
５トランジスタ９及び１０のミラー比を変更する
だけで、簡単に精度を更に向上させることが出来
る。例えば第４及び第５トランジスタ９及び１０
のエミツタ面積比を所定値ｎに設定するか、前記
第４及び第５トランジスタ９及び１０のエミツタ
にそれぞれ抵抗を接続し、その比を所定値ｎに設
定することにより、第３トランジスタ８のコレク
タ電流I3と第５トランジスタ１０のコレクタ電流
I4との関係を、I4＝nI3に設定し、第(3)乃至(7)式と
同様の計算を行なえば、入力電流源１１に流れる
電流Iinと負荷抵抗１２に流れる電流I0との関係
は、 I0＝｛１−２／（ｎ＋１）β1 2｝Iin …(10) となり、前記第４及び第５トランジスタ９及び１
０のミラー比ｎに応じた整合度を得ることが出来
る。ちなみに、ｎ＝１とした場合には、第２図に
比べ、第(9)式に示す如く6dBの改善となり、ｎ＝
10とすれば、第２図に比べ11倍（約20dB）の改
善を行うことが出来る。
５トランジスタ９及び１０のミラー比を変更する
だけで、簡単に精度を更に向上させることが出来
る。例えば第４及び第５トランジスタ９及び１０
のエミツタ面積比を所定値ｎに設定するか、前記
第４及び第５トランジスタ９及び１０のエミツタ
にそれぞれ抵抗を接続し、その比を所定値ｎに設
定することにより、第３トランジスタ８のコレク
タ電流I3と第５トランジスタ１０のコレクタ電流
I4との関係を、I4＝nI3に設定し、第(3)乃至(7)式と
同様の計算を行なえば、入力電流源１１に流れる
電流Iinと負荷抵抗１２に流れる電流I0との関係
は、 I0＝｛１−２／（ｎ＋１）β1 2｝Iin …(10) となり、前記第４及び第５トランジスタ９及び１
０のミラー比ｎに応じた整合度を得ることが出来
る。ちなみに、ｎ＝１とした場合には、第２図に
比べ、第(9)式に示す如く6dBの改善となり、ｎ＝
10とすれば、第２図に比べ11倍（約20dB）の改
善を行うことが出来る。
第４図は、本考案の別の実施例を示す回路図
で、第４及び第５トランジスタをPNP型のトラ
ンジスタで構成した点が第３図と異る。しかし
て、前記第４及び第５トランジスタをPNP型ト
ランジスタで構成する場合は、第４図図示の如
く、第４及び第５トランジスタ１３及び１４のエ
ミツタを第１及び第２トランジスタ６及び７の共
通ベースに接続し、前記第４トランジスタ１３の
コレクタを第３トランジスタ８のエミツタに接続
するとともに、前記第５トランジスタ１４のコレ
クタを接地すればよい。第４図における入力電流
源１１に流れる電流Iinと負荷抵抗１２に流れる
出力電流I0との関係は、第３図の場合と同様、第
(9)式の如くなり、第２図に比べ整合度を6dB改善
出来る。また、第４及び第５トランジスタ１３及
び１５のミラー比を変えれば、第(10)式の特性が得
られる。
で、第４及び第５トランジスタをPNP型のトラ
ンジスタで構成した点が第３図と異る。しかし
て、前記第４及び第５トランジスタをPNP型ト
ランジスタで構成する場合は、第４図図示の如
く、第４及び第５トランジスタ１３及び１４のエ
ミツタを第１及び第２トランジスタ６及び７の共
通ベースに接続し、前記第４トランジスタ１３の
コレクタを第３トランジスタ８のエミツタに接続
するとともに、前記第５トランジスタ１４のコレ
クタを接地すればよい。第４図における入力電流
源１１に流れる電流Iinと負荷抵抗１２に流れる
出力電流I0との関係は、第３図の場合と同様、第
(9)式の如くなり、第２図に比べ整合度を6dB改善
出来る。また、第４及び第５トランジスタ１３及
び１５のミラー比を変えれば、第(10)式の特性が得
られる。
(ヘ) 考案の効果
以上述べた如く、本考案に依れば、入力電流と
出力電流との間の整合度が優れた電流ミラー回路
を提供出来る。また、本考案に依れば、第４及び
第５トランジスタのミラー比を調整することによ
り簡単に入力電流と出力電流との間の整合度を調
節出来るので、使用場所に応じた適切な整合度を
得ることが出来、特に入力電流が変化する場合、
例えば信号路として用いる場合に好適である。
出力電流との間の整合度が優れた電流ミラー回路
を提供出来る。また、本考案に依れば、第４及び
第５トランジスタのミラー比を調整することによ
り簡単に入力電流と出力電流との間の整合度を調
節出来るので、使用場所に応じた適切な整合度を
得ることが出来、特に入力電流が変化する場合、
例えば信号路として用いる場合に好適である。
第１図及び第２図は、従来の電流ミラー回路を
示す回路図、第３図は本考案の一実施例を示す回
路図、及び第４図は本考案の別の実施例を示す回
路図である。 主な図番の説明、６……第11トランジスタ、７
……第２トランジスタ、８……第３トランジス
タ、９，１３……第４トランジスタ、１０，１４
……第５トランジスタ、１１……入力電流源。
示す回路図、第３図は本考案の一実施例を示す回
路図、及び第４図は本考案の別の実施例を示す回
路図である。 主な図番の説明、６……第11トランジスタ、７
……第２トランジスタ、８……第３トランジス
タ、９，１３……第４トランジスタ、１０，１４
……第５トランジスタ、１１……入力電流源。
Claims (1)
- ベース及びエミツタが共通接続された第１及び
第２トランジスタと、該第１トランジスタのベー
スにエミツタが、前記第１トランジスタのコレク
タにベースがそれぞれ接続された第３トランジス
タと、前記第１トランジスタのコレクタに接続さ
れた入力電流源と、前記第３トランジスタのエミ
ツタ・コレクタ路に直列接続されたエミツタ・コ
レクタ路を有するダイオード接続された第４トラ
ンジスタと、前記第２トランジスタのベースとア
ースとの間にエミツタ・コレクタ路が接続され、
ベース及びエミツタが前記第４トランジスタと共
通接続された第５トランジスタとから成り、前記
入力電流源に流れる電流に対応する出力電流を前
記第２トランジスタのコレクタに得る様にしたこ
とを特徴とする電流ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17260983U JPS6079820U (ja) | 1983-11-07 | 1983-11-07 | 電流ミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17260983U JPS6079820U (ja) | 1983-11-07 | 1983-11-07 | 電流ミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6079820U JPS6079820U (ja) | 1985-06-03 |
| JPH0238484Y2 true JPH0238484Y2 (ja) | 1990-10-17 |
Family
ID=30376217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17260983U Granted JPS6079820U (ja) | 1983-11-07 | 1983-11-07 | 電流ミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079820U (ja) |
-
1983
- 1983-11-07 JP JP17260983U patent/JPS6079820U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6079820U (ja) | 1985-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JPH027522B2 (ja) | ||
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH0238484Y2 (ja) | ||
| JPS6234295B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPS6258009B2 (ja) | ||
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0532872Y2 (ja) | ||
| JPH0212743Y2 (ja) | ||
| JPH0535613Y2 (ja) | ||
| JPH0448011Y2 (ja) | ||
| JPH0115225Y2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| JPS593608Y2 (ja) | 差動増幅器 | |
| JPS60153612A (ja) | 電流反転回路 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPH05259758A (ja) | カレントミラー回路 | |
| KR840001120B1 (ko) | 증폭기 | |
| JPH0151207B2 (ja) | ||
| JPS6143295Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS6130327Y2 (ja) | ||
| JPS5816272Y2 (ja) | シユミツト回路 |