JPH0239181U - - Google Patents
Info
- Publication number
- JPH0239181U JPH0239181U JP11770888U JP11770888U JPH0239181U JP H0239181 U JPH0239181 U JP H0239181U JP 11770888 U JP11770888 U JP 11770888U JP 11770888 U JP11770888 U JP 11770888U JP H0239181 U JPH0239181 U JP H0239181U
- Authority
- JP
- Japan
- Prior art keywords
- gate circuit
- input terminal
- output signal
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第1図は本考案に係わるアドレススキヤン用ラ
ツチ回路の原理および実施例構成を説明するため
の図、第2図は、LSI内部の要部構成図、第3
図は従来のアドレススキヤン用ラツチ回路の構成
図、第4図は、アドレススキヤン用ラツチ回路の
動作を説明するための信号波形図、第5図はアド
レススキヤン用ラツチ回路を行列状に配設した図
である。 5a〜5c:ORゲート、5d:ANDゲート
、6a:ORゲート、6b:NORゲート、9a
:ORゲート、9b:ANDゲート。
ツチ回路の原理および実施例構成を説明するため
の図、第2図は、LSI内部の要部構成図、第3
図は従来のアドレススキヤン用ラツチ回路の構成
図、第4図は、アドレススキヤン用ラツチ回路の
動作を説明するための信号波形図、第5図はアド
レススキヤン用ラツチ回路を行列状に配設した図
である。 5a〜5c:ORゲート、5d:ANDゲート
、6a:ORゲート、6b:NORゲート、9a
:ORゲート、9b:ANDゲート。
Claims (1)
- 【実用新案登録請求の範囲】 セツト信号を一方の入力端子に受ける第1のO
Rゲート回路9aと、前記第1のORゲート回路
9aの出力信号を一方の入力端子に受けるAND
ゲート回路9bとを設け、 前記ANDゲート回路9bの出力信号を前記第
1のORゲート回路9aの他方の入力端子に入力
せしめるとともに、 スキヤンイン信号およびX,Yアドレス信号を
受ける第2のORゲート回路10aと、前記X,
Yアドレス信号および前記ANDゲート回路9b
の出力信号を受けるNORゲート回路10bとを
設け、 前記第2のORゲート回路10aの出力信号を
、前記ANDゲート回路9bの他方の入力端子へ
入力せしめることを特徴とするアドレススキヤン
用ラツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11770888U JPH0714925Y2 (ja) | 1988-09-07 | 1988-09-07 | アドレススキャン用ラッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11770888U JPH0714925Y2 (ja) | 1988-09-07 | 1988-09-07 | アドレススキャン用ラッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239181U true JPH0239181U (ja) | 1990-03-15 |
| JPH0714925Y2 JPH0714925Y2 (ja) | 1995-04-10 |
Family
ID=31361402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11770888U Expired - Lifetime JPH0714925Y2 (ja) | 1988-09-07 | 1988-09-07 | アドレススキャン用ラッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714925Y2 (ja) |
-
1988
- 1988-09-07 JP JP11770888U patent/JPH0714925Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0714925Y2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01158140U (ja) | ||
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS643220U (ja) | ||
| JPS5992868U (ja) | デジタル集積回路 | |
| JPS6181221U (ja) | ||
| JPS62139133U (ja) | ||
| JPS62198726U (ja) | ||
| JPS60146861U (ja) | オシロスコ−プ | |
| JPH0416700U (ja) | ||
| JPS6410677U (ja) | ||
| JPH0463087U (ja) | ||
| JPS6415179U (ja) | ||
| JPS59119644U (ja) | ゲ−トアレ−ic | |
| JPS63168700U (ja) | ||
| JPS60111124U (ja) | パルス発生器の出力制御回路 | |
| JPS60158332U (ja) | リセツト回路 | |
| JPS59191730U (ja) | 集積回路用基本素子回路 | |
| JPS643329U (ja) | ||
| JPH0296700U (ja) | ||
| JPH0343735U (ja) | ||
| JPS61140637U (ja) | ||
| JPS6423136U (ja) | ||
| JPH0377577U (ja) | ||
| JPS6442480U (ja) | ||
| JPS62132346A (ja) | 標準セル |