JPH0239453A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH0239453A
JPH0239453A JP63190430A JP19043088A JPH0239453A JP H0239453 A JPH0239453 A JP H0239453A JP 63190430 A JP63190430 A JP 63190430A JP 19043088 A JP19043088 A JP 19043088A JP H0239453 A JPH0239453 A JP H0239453A
Authority
JP
Japan
Prior art keywords
cell
power supply
supply wiring
width
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63190430A
Other languages
English (en)
Other versions
JP2508206B2 (ja
Inventor
Naoko Shirai
白井　直子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63190430A priority Critical patent/JP2508206B2/ja
Publication of JPH0239453A publication Critical patent/JPH0239453A/ja
Application granted granted Critical
Publication of JP2508206B2 publication Critical patent/JP2508206B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特に大規模集積回路（以
下、ＬＳＩと記す）の実装密度を向上させるため、セル
内部の電源配線の幅の改善に関する。
〔従来の技術〕
従来、この種のＬＳＩにおいて、標準セルは第４図に示
すように、セル２２内部の電源配線２３の隣り合うセル
との接続部はセル内部の電源配線の幅と同じ幅で設定さ
れていた。
〔発明が解決しようとする課題〕
上述した従来の標準セルは、第４図に示すように標準セ
ル２２の内部の電源配線２３の隣り合うセルとの接続部
の幅ａと、セル内部の電流を供給するのに必要な最小の
電源配線の幅Ｗ（以下このＷをもってセル内部の電源配
線の幅と記す）が同じ幅で設定されているため、隣り合
うセル同志を電源配線２３に対し垂直方向にずらしてし
まうと電源配線の隣り合うセルとの接続部は、ａ≧Ｗの
条件を満たせず、セル内の素子を駆動するのに必要十分
な電流を供給することができないという欠７点がある。
このため、第５図のように、複数のセルフは電源配線９
が常に一直線となるように配列する必要があった。
〔課題を解決するための手段〕
本発明の集積回路装置は、セル内部の電源配線の隣り合
うセルとの接続部の幅すをセル内部の電源配線の幅Ｗに
対しｂ＞ｗとし、セル内部の電源配線の隣り合うセルと
の接続部の幅すの厚みＣをセル内部の電源配線の幅Ｗに
対しＣ≧テシとなるように設定した構造を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の平面図である。
第２図は複数の標準セル１を互いにズラして配置した場
合の例である。１が標準セルの外形であり、２が配線で
あり、３が電源配線である。電源配線３のセル１の端部
の接続部４で幅を広げることにより、セル１を電源配線
３に対し垂直方向にずらすことが可能となる。
第３図は本発明のセルを用いた他の例の平面図である。
１６が標準セルの外形であり、１７が配線であり、１８
が電源配線である。電源配線１８の隣り合うセルとの接
続部１９の幅を広げて設定することにより、セル１６を
電源配線１８に対し垂直方向にずらすことが可能となる
。この実施例ではセルの上部２１を横切る配線の領域２
０が得られるという利点がある。
〔発明の効果〕
以上説明したように本発明は、標準セル内の電源配線の
接続部の幅を広げて設定することにより、セルを電源配
線に対し垂直方向にずらすことが可能となり、第２のセ
ルの上部６を横切る配線の領域５が得られ、ＬＳＩ構成
素子及び配線の領域においてチップ面積の有効利用を計
ったＬＳＩができる。具体的には、同じ機能に対しては
面積を減らすことができ、同じ面積に対しては機能を増
加することができないという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す平面図、第２図及び第
３図はそれぞれ本発明の応用例を示すセル配置図である
。第４図は従来の標準セルを示す平面図、第５図は従来
の標準セルの配置例を示すセル配置図である。 １．７，１６，２２．・・・・・・標準セル、２，８゜
１７・・・・・・配線、３，９，１８．２３・・・・・
・電源配線、５．２０・・・・・・配線等に使える領域
が増えた部分、４．１９・・・・・・電源配線の隣り合
うセルとの接続部。

Claims (1)

    【特許請求の範囲】
  1. ポリセル方式のレイアウトにおける標準セルにおいて、
    セル内部の電源配線の隣り合うセルとの隣接部の幅をセ
    ル内部の電源配線の幅よりも広くしたことを特徴とする
    集積回路装置。
JP63190430A 1988-07-28 1988-07-28 集積回路装置 Expired - Lifetime JP2508206B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63190430A JP2508206B2 (ja) 1988-07-28 1988-07-28 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63190430A JP2508206B2 (ja) 1988-07-28 1988-07-28 集積回路装置

Publications (2)

Publication Number Publication Date
JPH0239453A true JPH0239453A (ja) 1990-02-08
JP2508206B2 JP2508206B2 (ja) 1996-06-19

Family

ID=16258000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63190430A Expired - Lifetime JP2508206B2 (ja) 1988-07-28 1988-07-28 集積回路装置

Country Status (1)

Country Link
JP (1) JP2508206B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114734A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体集積回路装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114734A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
JP2508206B2 (ja) 1996-06-19

Similar Documents

Publication Publication Date Title
US4811073A (en) Gate array arrangement
JPS60254762A (ja) 半導体素子のパツケ−ジ
JPH05160290A (ja) 回路モジュール
JPS61202451A (ja) 半導体集積回路の配線構体
US6484291B1 (en) Library for storing pattern shape of connecting terminal and semiconductor circuit designed with different design rules
US6323526B1 (en) Semiconductor integrated circuit
JPH0239453A (ja) 集積回路装置
JP2839722B2 (ja) 集積回路装置
JPH05235090A (ja) 半導体集積回路
JPS59165436A (ja) 半導体集積回路装置
JPS6020239Y2 (ja) バブルメモリチツプ
JPH0691157B2 (ja) 半導体集積回路装置
JP2694804B2 (ja) ピングリッドアレイ半導体パッケージ
JPH0576783B2 (ja)
JPS62285460A (ja) 入力保護回路
JP3353410B2 (ja) ゲートアレイの多層配線構造
JPS6223132A (ja) 集積回路
JPH04312958A (ja) 半導体集積回路装置
JPS5915500Y2 (ja) 半導体記憶装置
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JPS5844741A (ja) 半導体集積回路
JPH01152642A (ja) 半導体集積回路
JPH05267576A (ja) 半導体集積回路
JPH01199451A (ja) スタンダードセル方式による半導体集積回路
JPH05190674A (ja) 半導体集積回路装置