JPH023966A

JPH023966A - 半導体装置

Info

Publication number: JPH023966A
Application number: JP63151174A
Authority: JP
Inventors: Norimitsu Sako; 迫　則光
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1988-06-21
Filing date: 1988-06-21
Publication date: 1990-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は半導体装置、特にバーツナライズされたゲート
アレイのようにアプリケーションに応じて後に配線処理
を行うようにした半導体装置に関するものである。

（従来の技術）従来よりバーツナライズされたゲートアレイ等の半導体
装置は広く知られている。このゲートアレイでは金属配
線以前までの製造工程を完了した半導体ウェファを量産
しておき、ユーザのアプリケーションに応じた金属配線
を加えることによって目的とする回路を実現するように
している。

（発明が解決しようとする課題）上述した従来のゲートアレイにおいては、所望の回路を
構成するための金属配線処理は一般に多層配線技術が採
用されているが、層数に応じたマスクが必要である。現
在主流となっている２層アルミ配線では最低５枚のマス
クが必要であり、３層アルミ配線では７枚のマスクが必
要となる。このように多数のマスクを各アプリケーショ
ン毎に準備しなければならないのでマスクに多額の費用
が掛かり、コスト高となる欠点がある。また、アプリケ
ーションに応じて総ての金属配線処理をおこなっている
ので、製造時間が長くなり、緊急の要求に応えるのが困
難となっている。

本発明の目的は上述した従来の欠点を除去し、使用する
マスクの枚数を減らし、コストの低減を図ることができ
るとともにアプリケーションに応じた金属配線処理を短
時間で行うことができる半導体装置を提供しようとする
ものである。

（課題を解決するための手段）本発明による半導体装置は、多数のウェルおよび半導体
領域を形成した半導体基体ど、この半導体基体の表面に
形成され、前記ウェルに対するコンタクトホールを形成
した第１の絶縁膜と、この第１絶縁膜上に所定のパター
ンにしたがって形成され、前記コンタクトホールを介し
て前記ウェルに電気的に接続された少なくとも２個の電
源配線用金属膜と、これら電源配線用金属膜および前記
第１絶縁膜上に一様に形成された第２の絶縁膜とを具え
ることを特徴とするものである。

（作　用）本発明では総ての金属配線処理をアプリケーションに応
じて行うのではなく、第１層の金属配線を予め形成して
おくものである。この場合、予め形成しておく第１層の
金属配線としては、各アプリケーションに応じて選択的
に形成されるものは除き、どのようなアプリケーション
でも共通に形成される電源配線用金属膜を施しておく。

また、後述する実施例では、半導体基体に形成された各
種半導体領域およびゲート電極に電気的に接続された信
号配線用金属膜も予め形成しておく。このように第１層
の金属膜を施しておくので、各アプリケーションに応じ
た後の金属配線処理はきわめて簡単となり、必要とする
マスクの枚数も大幅に少なくなるとともに後の金属配線
処理を短期間で行うことができる。さらに、電源配線用
金属膜はチップのほぼ全面に亘って存在させることがで
きるので、電流密度が小さくなってエレクトロマイグレ
ーションを防止できる上、電磁シールドとしての機能も
併せ持つようになり、ノイズによる影響を受けにくい半
導体装置を実現することができる。

（実施例）第１図は本発明の半導体装置の基本的構成を示す線図的
平面図である。半導体チップ１の中には多数のセル２が
マトリックス状に配列形成されている。半導体チップ１
の表面には第１の絶縁膜３が一様に形成されており、こ
の絶縁膜の上には電源配線を構成する金属膜４および５
がインターデイジット型（交差指型）に形成されている
。一方の電源配線用金属膜４は電源電圧ＶＳＳに接続さ
れるものであり、他方のＮ源配線用金属膜５は電源電圧
Ｖ。、に接続されるものであるから、以後ν、。

膜およびＶ。０膜とも略称することにする。

第１図に示すように、ＶＳＳ膜４およびＶ。０膜５はイ
ンターデイジット型となっているため半導体チップ１の
表面のほぼ全体を漬うようになっている。したがって、
これらの金属膜４，５は電磁シールドとしての機能も果
たすようになり、ノイズによる影響を受けにくくなって
いる。第１図では示していないが、第１絶縁膜３および
金属膜４゜５の上には第２の絶縁膜が一様に形成されて
いる。

第２図は本発明による半導体装置の一実施例であるゲー
トアレイの１つのセル１１の構成を詳細に示すものであ
り、第３図は第２図のＡ−Ａ線に沿って切った断面図で
ある。本例では、大形のトランジスタを４個、小形のト
ランジスタを２個設けた６トランジスタ構造となってい
る。ＶＳＳに接続される電源配線用金属膜１２およびＶ
ＯＩＤに接続される電源配線用金属膜１３は第１図に示
したものと同様に半導体チップのほぼ全体の表面を覆う
ように交互に形成されている。ＶＳＳ膜１２に形成した
大きな開口１２ａの内部には２個のｎｐｎ型の大形トラ
ンジスタのソースコンタクト膜１４．　１５と共通ドレ
インコンタクト膜１６を形成し、小さな開口１２ｂ（実
際には開口１２ａと連続している）にはｎｐｎ型の小形
トランジスタのソースおよびドレインコンタクト膜１７
および１８を形成する。ＶＳＳ膜１２にはさらに小形ト
ランジスタのソースおよびドレインコンタクト膜１７．
　１８の上方および下方に小さな開口１２ｃおよび１２
ｄをあけ、これらの開口の中に小形トランジスタのゲー
トコンタクト膜１９および２０を形成する。さらにＶＳ
Ｓ膜１２の大きな開口の上下には２個の大形トランジス
タのゲートコンタクト膜２１．２２および２３．２４を
形成する。ｖａｎ膜１３についても」二連したＶＳＳ膜
と同様に構成する。すなわち、２個の大形トランジスタ
のソースおよびドレインコンタクト膜３１．３２および
３３を大きな開口１３ａの中に形成し、小形トランジス
タのソースおよびドレインコンタクト膜３４および３５
を小さな開口１３ｂの中に形成し、小形トランジスタの
ゲートコンタクト膜３６および３７を開口１３Ｃおよび
１３ｄの中に形成し、大形トランジスタのゲートコンタ
クト膜３８゜３９および４０．４１をｖＤｎ膜の外側に
形成する。

第３図の断面図に示すように、ｖａｎ膜１３の下側では
ｐ型半導体基板５１の表面にｎ型ウェル５２を形成し、
このウェル内に多数のｐ型頭域を形成する。

一方Ｖｓｓ膜１２の下側にはｐ型ウェル（または半導体
基体そのもの）に多数のｎ型領域が形成されている。第
２図に示すようにＶＳＳ膜１２はウェルコンタクト５３
および５４によりｐ型ウェルに接続され、ｖｎｏ膜１膜
上３ェルコンタクト５５および５６によりｎ型ウェル５
２に接続されている。第３図に示すように半導体基体５
１の表面には第１絶縁膜５７を形成し、上述した電源配
線用金属膜１２．１３や信号配線用金属膜１４〜２４．
３１〜４１はこの第１絶縁膜の上に形成されている。ま
た、これらの金属膜は第１絶縁膜５７にあけたコンタク
トホールを介して下側の半導体領域やゲート電極に接続
されている。さらに第３図に示すように金属膜の上には
第２絶縁膜５８を一様に形成し、金属膜の酸化による劣
化を防止するようにする。

上述したように本発明においては、各種の必要な半導体
領域を形成するとともにゲート酸化膜を介してゲート電
極膜を形成した半導体基体５１の表面に第１絶縁膜５７
を形成し、その上に第１絶縁膜にあけたコンタクトホー
ルを介してウェルに接続したＶＳＳ膜１２、ＶＤＤ膜１
３等の電源配線用金属膜を形成するとともに第１絶縁膜
にあけたコンタクトホールを介して半導体領域やゲート
電極に接続した信号配線用金属膜１４〜２４．３１〜４
１を形成し、さらにその上に第２絶縁膜５８を一様に形
成してゲートアレイを構成する。各アプリケーションに
応じて所望の回路を構成するには第２絶縁膜に所望のパ
ターンのコンタクトホールを形成し、必要な信号配線用
金属膜に接続さた金属膜を１層または２層に亘って形成
すればよい。この場合、電源配線用金属膜や信号配線用
金属膜は予じめ形成されているので、より多くの配線処
理が可能となってゲート使用率が向上し、準備すべきマ
スクの枚数を従来のものに比べて大幅に少なくすること
ができ、したがってコストを低減することができる。ま
た、後に行う配線処理は短時間で行うことができるので
、緊急の需要にも十分に対処することができる。

また、本発明では総てのトランジスタに対するコンタク
ト膜を予じめ形成しであるので、実際に回路を構成する
場合には使用されないコンタクト膜もあるが、ゲート使
用率は５０〜７５％と大きいので、大半のコンタクト膜
は使用されることになり、大きな無駄が生ずることはな
い。

本発明は上述した実施例に限定されるものではなく、幾
多の変更や変形を加えることができる。

例えば上述した例では６トランジスタ方式のゲートアレ
イとしたが他の構成のゲートアレイとすることもできる
。さらに上述した例では電源配線用金属膜としてｖａｎ
膜およびＶＳＳ膜を形成したが他の電源配線用金属膜を
形成することもできる。

（発明の効果）」二連した本発明の半導体装置では、半導体基体のウェ
ルに接続された電源配線用金属膜または、この電源配線
用金属膜および各種半導体領域およびゲート電極膜に接
続された信号配線用金属膜を第１絶縁膜上に所定のパタ
ーンにしたがって形成し、その」二に第２絶縁膜を一様
に形成したため、個々のアプリケーションに応じた配線
処理は非常に容易となり、少ない枚数のマスクにより短
時間で行うことができる。すなわち、第１層の金属配線
に要するマスク費用を量産によって分担させることがで
き、コストを低減することができる。また、幅の広い電
源配線用金属膜を半導体チップのほぼ全表面に亘って形
成することができるので、エレクトロマイグレーション
を防止できる上、ノイズによる影響を受けにくい回路を
構成することができる。

【図面の簡単な説明】

第１図は本発明による半導体装置の基本的構成を示す線
図的平面図、第２図は本発明によるゲートアレイの一実施例のセルの
構造を示す平面図、第３図は同じくそのＡ−Ａ線に沿って切った断面図であ
る。 ■・・・半導体チップ　　　２・・・セル３・・・第１
絶縁膜４．５・・・電源配線用金属膜１１・・・セル　　　　　　　１２．１３・・・電源配
線用金属膜１４〜２４．３１〜４１・・・信号配線用金
属膜５１・・・半導体基体５８・・・第２絶縁膜

Claims

【特許請求の範囲】１、多数のウェルおよび半導体領域を形成した半導体基
体と、この半導体基体の表面に形成され、前記ウェルに
対するコンタクトホールを形成した第１の絶縁膜と、こ
の第１絶縁膜上に所定のパターンにしたがって形成され
、前記コンタクトホールを介して前記ウェルに電気的に
接続された少なくとも２個の電源配線用金属膜と、これ
ら電源配線用金属膜および前記第１絶縁膜上に一様に形
成された第２の絶縁膜とを具えることを特徴とする半導
体装置。２、前記半導体基体にはゲート絶縁膜を介してゲート電
極を形成し、前記第１絶縁膜には前記半導体領域および
ゲート電極に対するコンタクトホールをも形成し、第１
絶縁膜上にはこれらコンタクトホールを介して半導体領
域およびゲート電極に電気的に接続された多数の信号配
線用金属膜をも形成したことを特徴とする請求項１記載
の半導体装置。