JPH0239918B2 - - Google Patents
Info
- Publication number
- JPH0239918B2 JPH0239918B2 JP57102364A JP10236482A JPH0239918B2 JP H0239918 B2 JPH0239918 B2 JP H0239918B2 JP 57102364 A JP57102364 A JP 57102364A JP 10236482 A JP10236482 A JP 10236482A JP H0239918 B2 JPH0239918 B2 JP H0239918B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- video signal
- signal
- circuit
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/002—Special television systems not provided for by H04N7/007 - H04N7/18
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
本発明は、ビデオ信号をデジタル処理する装置
に関し、またこのような装置を有するテレビジヨ
ン信号受像機にも関するものである。
に関し、またこのような装置を有するテレビジヨ
ン信号受像機にも関するものである。
例えばテレビジヨン信号伝送系において、ライ
ン処理シーケンスを必要とする場合には（このこ
とは、原ビデオ信号を記憶装置内に記憶し、処理
後に１或いはそれ以上のライン周期の遅延を伴な
つてビデオ信号を再生することを意味する）、こ
のテレビジヨン信号伝送系にサンプリングクロツ
ク信号を導入する必要がある。テレビジヨン画像
中に水平の縞を生ぜしめるおそれのあるライン毎
のサンプリング作動の偏移を無くす為に、このク
ロツク信号は位相ロツクループによつて形成され
ており、この位相ロツクループは、第１図に示す
ようにまた後に詳細に説明するように、発振周波
数が直流電圧で制御される発振器と、この発振周
波数をライン周波数に調整する分周期と、発振周
波数を制御して、ライン同期信号と、発振信号か
ら分周により得られる信号との位相を等しくする
直流電圧を生じる位相比較器と、積分により突然
の変動が生じるのを防止するフイルタとを以つて
構成されている。
ン処理シーケンスを必要とする場合には（このこ
とは、原ビデオ信号を記憶装置内に記憶し、処理
後に１或いはそれ以上のライン周期の遅延を伴な
つてビデオ信号を再生することを意味する）、こ
のテレビジヨン信号伝送系にサンプリングクロツ
ク信号を導入する必要がある。テレビジヨン画像
中に水平の縞を生ぜしめるおそれのあるライン毎
のサンプリング作動の偏移を無くす為に、このク
ロツク信号は位相ロツクループによつて形成され
ており、この位相ロツクループは、第１図に示す
ようにまた後に詳細に説明するように、発振周波
数が直流電圧で制御される発振器と、この発振周
波数をライン周波数に調整する分周期と、発振周
波数を制御して、ライン同期信号と、発振信号か
ら分周により得られる信号との位相を等しくする
直流電圧を生じる位相比較器と、積分により突然
の変動が生じるのを防止するフイルタとを以つて
構成されている。
しかし通常発振器の安定性は、２つの順次の比
較間でテレビジヨン画像の欠陥のない表示を得る
のに不充分なものである。例えば、複合ビデオ信
号をデジタル化して処理する場合、発振器の瞬間
的な不安定性が、処理後に表示すべき信号中に位
相の過渡現象として現われ、これらが復調後に画
像中に１〜２cmの極めて目ざわりな汚点として表
示される。更に、電源からの妨害に対する感度が
高い。これらの妨害を除去するのは困難であり、
大量生産するのにあまりにも高価なものとなつて
しまう。
較間でテレビジヨン画像の欠陥のない表示を得る
のに不充分なものである。例えば、複合ビデオ信
号をデジタル化して処理する場合、発振器の瞬間
的な不安定性が、処理後に表示すべき信号中に位
相の過渡現象として現われ、これらが復調後に画
像中に１〜２cmの極めて目ざわりな汚点として表
示される。更に、電源からの妨害に対する感度が
高い。これらの妨害を除去するのは困難であり、
大量生産するのにあまりにも高価なものとなつて
しまう。
本発明の目的は、上述した欠点を最小とし、高
度の安定性を有し、容易に用いることができ、大
量生産装置に適合しうる前述した種類のビデオ信
号デジタル処理装置を提供せんとするにある。
度の安定性を有し、容易に用いることができ、大
量生産装置に適合しうる前述した種類のビデオ信
号デジタル処理装置を提供せんとするにある。
本発明は、入力ビデオ信号からライン同期信号
を分離する同期分離回路と、この入力ビデオ信号
に対するデジタル記憶装置と、この記憶装置に書
込みを行なう書込み制御回路と、前記の記憶装置
に記憶された信号を処理する処理回路と、前記の
記憶装置から読出しを行ない出力ビデオ信号を再
生させる読出し制御回路とを具えるビデオ信号デ
ジタル処理装置において、このビデオ信号デジタ
ル処理装置がライン同期信号に依存しないクロツ
ク回路を具え、このクロツク回路は発振器を有
し、この発振器の出力信号が書込み制御回路と、
読出し制御回路と、遅延カウンタとに供給される
ようにし、前記の遅延カウンタを、テレビジヨン
ライン周期の整数倍に等しい遅延をライン同期信
号に与えるように構成し、ライン同期信号を分離
する同期分離回路の出力信号が書込み制御回路に
直接供給されるとともに遅延カウンタを通過した
後にのみ読出し制御回路に供給されるようにした
ことを特徴とする。
を分離する同期分離回路と、この入力ビデオ信号
に対するデジタル記憶装置と、この記憶装置に書
込みを行なう書込み制御回路と、前記の記憶装置
に記憶された信号を処理する処理回路と、前記の
記憶装置から読出しを行ない出力ビデオ信号を再
生させる読出し制御回路とを具えるビデオ信号デ
ジタル処理装置において、このビデオ信号デジタ
ル処理装置がライン同期信号に依存しないクロツ
ク回路を具え、このクロツク回路は発振器を有
し、この発振器の出力信号が書込み制御回路と、
読出し制御回路と、遅延カウンタとに供給される
ようにし、前記の遅延カウンタを、テレビジヨン
ライン周期の整数倍に等しい遅延をライン同期信
号に与えるように構成し、ライン同期信号を分離
する同期分離回路の出力信号が書込み制御回路に
直接供給されるとともに遅延カウンタを通過した
後にのみ読出し制御回路に供給されるようにした
ことを特徴とする。
入力ビデオ信号から分離されたライン同期信号
は64μ秒の理論的なライン期間の端部付近で瞬時
的な変動（ジツタ）を受ける為、記憶装置（メモ
リ）内に書込みを行なう書込み制御回路の始動も
理論的なライン期間から１またはそれ以上のサン
プリング・クロツク周期だけずれた瞬時で不規則
的となる。記憶装置の読出しを行なう為の読出し
制御回路の始動が、原ビデオ信号から分離された
同じ同期信号によつて行なわれる場合には、表示
されるビデオ信号のライン毎の同期信号の位相偏
移がテレビジヨン画像中に現われるおそれがあ
る。しかし、遅延カウンタを設けることにより、
書込み制御回路の始動パルスに対して極めて正確
にライン周期の整数倍だけ遅延された始動パルス
を読出し制御回路に対して形成することができ
る。従つて書込み処理の始動時のいかなるずれも
読出し処理において同様に生じる為、このずれに
よる欠陥が画像中に生じなくなる。
は64μ秒の理論的なライン期間の端部付近で瞬時
的な変動（ジツタ）を受ける為、記憶装置（メモ
リ）内に書込みを行なう書込み制御回路の始動も
理論的なライン期間から１またはそれ以上のサン
プリング・クロツク周期だけずれた瞬時で不規則
的となる。記憶装置の読出しを行なう為の読出し
制御回路の始動が、原ビデオ信号から分離された
同じ同期信号によつて行なわれる場合には、表示
されるビデオ信号のライン毎の同期信号の位相偏
移がテレビジヨン画像中に現われるおそれがあ
る。しかし、遅延カウンタを設けることにより、
書込み制御回路の始動パルスに対して極めて正確
にライン周期の整数倍だけ遅延された始動パルス
を読出し制御回路に対して形成することができ
る。従つて書込み処理の始動時のいかなるずれも
読出し処理において同様に生じる為、このずれに
よる欠陥が画像中に生じなくなる。
以下図面につき説明する。
第１図に示す既知のビデオ信号デジタル処理装
置においては、端子Ｅに供給されたビデオ信号が
変換器１０でアナログ−デジタル変換された後に
記憶装置１１に記憶される。回路１２で処理され
た後（この場合のこの処理作動はそれ程重要では
なく本発明の本質を成すものではなく、本発明を
制限するものではない為、その説明を省略する）
またデジタル−アナログ変換器１３を通つた後、
出力ビデオ信号が端子Ｓに再生される。同期分離
器１４によつて生ぜしめられたライン同期信号と
同期するサンプリングクロツク信号は、位相比較
器１５を有する位相ロツクループによつて形成さ
れる。位相比較器１５の第１入力端子にはライン
同期信号が供給され、第２入力端子には後に説明
するように回路１７から生じるこの位相ロツクル
ープの出力信号が供給される。この位相ロツクル
ープには更に、発振周波数が比較器１５の直流出
力電圧によりフイルタ１９を経て制御される発振
器１６が設けられている。回路１７は分周兼読出
し制御回路であり、この回路１７の出力端子は比
較器１５の第２入力端子に接続されるとともに書
込み制御回路１８を始動させる為にこの書込み制
御回路１８の入力端子に接続され（この書込み制
御回路自体は記憶装置１１および処理回路１２に
接続されている）、更に記憶装置１１にも接続さ
れる。フイルタ１９は比較器１５と発振器１６と
の間に設けられており、このフイルタにより、異
なるライン（水平走査線）における位相偏移量の
積分による突然の過度の変動を吸収する。
置においては、端子Ｅに供給されたビデオ信号が
変換器１０でアナログ−デジタル変換された後に
記憶装置１１に記憶される。回路１２で処理され
た後（この場合のこの処理作動はそれ程重要では
なく本発明の本質を成すものではなく、本発明を
制限するものではない為、その説明を省略する）
またデジタル−アナログ変換器１３を通つた後、
出力ビデオ信号が端子Ｓに再生される。同期分離
器１４によつて生ぜしめられたライン同期信号と
同期するサンプリングクロツク信号は、位相比較
器１５を有する位相ロツクループによつて形成さ
れる。位相比較器１５の第１入力端子にはライン
同期信号が供給され、第２入力端子には後に説明
するように回路１７から生じるこの位相ロツクル
ープの出力信号が供給される。この位相ロツクル
ープには更に、発振周波数が比較器１５の直流出
力電圧によりフイルタ１９を経て制御される発振
器１６が設けられている。回路１７は分周兼読出
し制御回路であり、この回路１７の出力端子は比
較器１５の第２入力端子に接続されるとともに書
込み制御回路１８を始動させる為にこの書込み制
御回路１８の入力端子に接続され（この書込み制
御回路自体は記憶装置１１および処理回路１２に
接続されている）、更に記憶装置１１にも接続さ
れる。フイルタ１９は比較器１５と発振器１６と
の間に設けられており、このフイルタにより、異
なるライン（水平走査線）における位相偏移量の
積分による突然の過度の変動を吸収する。
第２図に示す本発明による装置は、第１図にお
けるのと同じ機能を有する第１図の素子１０，１
１，１２，１３，１４および１８を具えている。
この第２図の装置ではクロツク回路のみが異なつ
ており、このクロツク回路は水晶発振器のような
安定発振器２０を具えており、ライン周波数のＮ
倍に等しい自走周波数を有するこの発振器２０の
出力信号は遅延カウンタ２１と、書込み制御回路
１８と、読出し制御回路２２とに供給される。遅
延カウンタ２１によつて生ぜしめられる遅延は
64μ秒（１ラインの持続時間）に等しくする。遅
延カウンタ２１および書込み制御回路１８の始動
は同期分離器１４によつて生ぜしめられるライン
同期信号により行なわれ、読出し制御回路２２の
始動は、カウンタ２１によつて生ぜしめられる遅
延の終了時に、正確にはライン同期信号が書込み
制御回路１８に供給されてから64μ秒後に行なわ
れる。ビデオ信号デジタル処理装置をこのような
構成とすることにより、ライン同期信号に悪影響
を及ぼすおそれのあるいかなる不安定性（或いは
ジツタ）によつても、最終的に得られるテレビジ
ヨン画像の品質にいかなる悪影響をも及ぼさない
ようになる。その理由は、いかなる条件でも、記
憶装置１１に書込まれた瞬時に対して一定の遅延
時間でこの記憶装置１１の読出しを行なうことに
より端子Ｓにビデオ信号を再生する為である。ま
たカウンタ２１および書込み制御回路１８の始動
瞬時を偏移させるおそれのあるいかなる位相偏移
によつても、一定の遅延時間を除いて、読出し制
御回路の始動瞬時をも上記の瞬時と正確に同じに
偏移させ、従つてこの偏移による影響を最早や表
示装置上で見ることができない。
けるのと同じ機能を有する第１図の素子１０，１
１，１２，１３，１４および１８を具えている。
この第２図の装置ではクロツク回路のみが異なつ
ており、このクロツク回路は水晶発振器のような
安定発振器２０を具えており、ライン周波数のＮ
倍に等しい自走周波数を有するこの発振器２０の
出力信号は遅延カウンタ２１と、書込み制御回路
１８と、読出し制御回路２２とに供給される。遅
延カウンタ２１によつて生ぜしめられる遅延は
64μ秒（１ラインの持続時間）に等しくする。遅
延カウンタ２１および書込み制御回路１８の始動
は同期分離器１４によつて生ぜしめられるライン
同期信号により行なわれ、読出し制御回路２２の
始動は、カウンタ２１によつて生ぜしめられる遅
延の終了時に、正確にはライン同期信号が書込み
制御回路１８に供給されてから64μ秒後に行なわ
れる。ビデオ信号デジタル処理装置をこのような
構成とすることにより、ライン同期信号に悪影響
を及ぼすおそれのあるいかなる不安定性（或いは
ジツタ）によつても、最終的に得られるテレビジ
ヨン画像の品質にいかなる悪影響をも及ぼさない
ようになる。その理由は、いかなる条件でも、記
憶装置１１に書込まれた瞬時に対して一定の遅延
時間でこの記憶装置１１の読出しを行なうことに
より端子Ｓにビデオ信号を再生する為である。ま
たカウンタ２１および書込み制御回路１８の始動
瞬時を偏移させるおそれのあるいかなる位相偏移
によつても、一定の遅延時間を除いて、読出し制
御回路の始動瞬時をも上記の瞬時と正確に同じに
偏移させ、従つてこの偏移による影響を最早や表
示装置上で見ることができない。
本発明は、上述した例のみに限定されず種々の
変更を加えうること勿論である。例えば、カウン
タ２１により生ぜしめられる遅延は64μ秒の値に
限定さぜず、この値の倍数である他の値にするこ
とができること明らかである。すなわち、この遅
延時間はライン周期の整数倍に正確に等しくする
ことができる。
変更を加えうること勿論である。例えば、カウン
タ２１により生ぜしめられる遅延は64μ秒の値に
限定さぜず、この値の倍数である他の値にするこ
とができること明らかである。すなわち、この遅
延時間はライン周期の整数倍に正確に等しくする
ことができる。
本発明は、符号化テレビジヨン用の符号化或い
は復号化装置に用いるのに適している。第３図は
本発明装置を用いる復号化装置の一例を示し、こ
の復号化装置は前述したビデオ信号デジタル処理
装置におけるように、変換器１０および１３と、
デジタル記憶装置（このデジタル記憶装置は、ア
ドレススイツチング回路３３により制御されスイ
ツチの位置に依存して交互に書込みおよび読出し
を行なう２つの並列の記憶装置３１および３２よ
り成つており、ビデオ信号に先立つライン同期パ
ルスの発生中に変換器１０および１３間を直接接
続する）と、同期分離器１４と、発振器２０と、
書込み制御回路１８と、読出し制御回路２２と、
遅延カウンタ２１とを具えており、更にこの復号
化装置は、受像機を符号化伝送に適合させる為の
回路３０をも具え、この回路３０は、ユーザに対
する個人的な入力装置である入力回路３４と、同
期分離器１４から到来するライン同期信号を受け
る擬似乱数発生器３５と、復号化回路３６とを以
つて構成する。従つて、本発明は、ビデオ信号デ
ジタル処理装置を有する前述したテレビジヨン受
像機或いはビデオ信号デジタル処理装置をそれ自
体が有する復号化装置にも関するものである。
は復号化装置に用いるのに適している。第３図は
本発明装置を用いる復号化装置の一例を示し、こ
の復号化装置は前述したビデオ信号デジタル処理
装置におけるように、変換器１０および１３と、
デジタル記憶装置（このデジタル記憶装置は、ア
ドレススイツチング回路３３により制御されスイ
ツチの位置に依存して交互に書込みおよび読出し
を行なう２つの並列の記憶装置３１および３２よ
り成つており、ビデオ信号に先立つライン同期パ
ルスの発生中に変換器１０および１３間を直接接
続する）と、同期分離器１４と、発振器２０と、
書込み制御回路１８と、読出し制御回路２２と、
遅延カウンタ２１とを具えており、更にこの復号
化装置は、受像機を符号化伝送に適合させる為の
回路３０をも具え、この回路３０は、ユーザに対
する個人的な入力装置である入力回路３４と、同
期分離器１４から到来するライン同期信号を受け
る擬似乱数発生器３５と、復号化回路３６とを以
つて構成する。従つて、本発明は、ビデオ信号デ
ジタル処理装置を有する前述したテレビジヨン受
像機或いはビデオ信号デジタル処理装置をそれ自
体が有する復号化装置にも関するものである。
第１図は従来のビデオ信号デジタル処理装置の
一例を示すブロツク線図、第２図は本発明による
ビデオ信号デジタル処理装置の一例を示すブロツ
ク線図、第３図は本発明によるビデオ信号デジタ
ル処理装置を適用した復号化装置の一例を示すブ
ロツク線図である。 １０……アナログ−デジタル変換器、１１……
記憶装置、１２……処理回路、１３……デジタル
−アナログ変換器、１４……同期分離器、１５…
…位相比較器、１６……発振器、１７……分周兼
読出し制御回路、１８……書込み制御回路、１９
……フイルタ、２０……安定発振器、２１……遅
延カウンタ、２２……読出し制御回路、３１，３
２……記憶装置、３３……アドレススイツチング
回路、３４……入力回路、３５……擬似乱数発生
器、３６……符号化回路。
一例を示すブロツク線図、第２図は本発明による
ビデオ信号デジタル処理装置の一例を示すブロツ
ク線図、第３図は本発明によるビデオ信号デジタ
ル処理装置を適用した復号化装置の一例を示すブ
ロツク線図である。 １０……アナログ−デジタル変換器、１１……
記憶装置、１２……処理回路、１３……デジタル
−アナログ変換器、１４……同期分離器、１５…
…位相比較器、１６……発振器、１７……分周兼
読出し制御回路、１８……書込み制御回路、１９
……フイルタ、２０……安定発振器、２１……遅
延カウンタ、２２……読出し制御回路、３１，３
２……記憶装置、３３……アドレススイツチング
回路、３４……入力回路、３５……擬似乱数発生
器、３６……符号化回路。
Claims (1)
- １ 入力ビデオ信号からライン同期信号を分離す
る同期分離回路１４と、この入力ビデオ信号に対
するデジタル記憶装置と、この記憶装置に書込み
を行なう書込み制御回路１８と、前記の記憶装置
に記憶された信号を処理する処理回路１２と、前
記の記憶装置から読出しを行ない出力ビデオ信号
を再生させる読出し制御回路２２とを具えるビデ
オ信号デジタル処理装置において、このビデオ信
号デジタル処理装置がライン同期信号に依存しな
いクロツク回路を具え、このクロツク回路は発振
器２０を有し、この発振器の出力信号が書込み制
御回路１８と、読出し制御回路２２と、遅延カウ
ンタ２１とに供給されるようにし、前記の遅延カ
ウンタ２１を、テレビジヨンライン周期の整数倍
に等しい遅延をライン同期信号に与えるように構
成し、ライン同期信号を分離する同期分離回路１
４の出力信号が書込み制御回路１８に直接供給さ
れるとともに遅延カウンタ２１を通過した後にの
み読出し制御回路２２に供給されるようにしたこ
とを特徴とするビデオ信号デジタル処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8112122A FR2508262B1 (fr) | 1981-06-19 | 1981-06-19 | Systeme de numerisation et de traitement asynchrone de signaux videofrequence et recepteur de signaux de television equipe d'un tel systeme |
| FR8112122 | 1981-06-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583482A JPS583482A (ja) | 1983-01-10 |
| JPH0239918B2 true JPH0239918B2 (ja) | 1990-09-07 |
Family
ID=9259707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102364A Granted JPS583482A (ja) | 1981-06-19 | 1982-06-16 | ビデオ信号デジタル処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4467357A (ja) |
| JP (1) | JPS583482A (ja) |
| DE (1) | DE3222724A1 (ja) |
| FR (1) | FR2508262B1 (ja) |
| GB (1) | GB2103448B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4531154A (en) * | 1982-10-29 | 1985-07-23 | At&T Bell Laboratories | Interface for a video display processor arranged to provide an overlay on a video display |
| US4593315A (en) * | 1984-05-29 | 1986-06-03 | Rca Corporation | Progressive scan television receiver for non-standard signals |
| US4573080A (en) * | 1984-06-28 | 1986-02-25 | Rca Corporation | Progressive scan television receiver with adaptive memory addressing |
| EP0180450B1 (en) * | 1984-10-31 | 1991-05-22 | Rca Licensing Corporation | Television display apparatus having character generator with non-line-locked clock |
| GB2169170A (en) * | 1984-12-20 | 1986-07-02 | Racal Data Communications Inc | Video data transfer between a real-time video controller and a digital processor |
| US5371540A (en) * | 1990-04-19 | 1994-12-06 | Matsushita Electric Industrial Co. | Digital-signal-processing camera |
| JPH0834569B2 (ja) * | 1990-04-19 | 1996-03-29 | 松下電器産業株式会社 | デジタル信号処理撮像装置 |
| US5091774A (en) * | 1990-11-30 | 1992-02-25 | Eastman Kodak Company | Method and apparatus for providing sync on R-G-B video signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947874A (en) * | 1974-10-29 | 1976-03-30 | Eastman Technology, Inc. | Apparatus for modifying the time base of signals |
| US3992699A (en) * | 1974-11-13 | 1976-11-16 | Communication Mfg. Co. | First-in/first-out data storage system |
| US4224481A (en) * | 1975-03-10 | 1980-09-23 | Eli S. Jacobs | Compression and expansion circuitry for a recording and playback system |
| NL7704398A (nl) * | 1977-04-22 | 1978-10-24 | Philips Nv | Inrichting voor het afbeelden van gegevens op een weergeeftoestel. |
-
1981
- 1981-06-19 FR FR8112122A patent/FR2508262B1/fr not_active Expired
-
1982
- 1982-05-24 US US06/381,087 patent/US4467357A/en not_active Expired - Fee Related
- 1982-06-16 JP JP57102364A patent/JPS583482A/ja active Granted
- 1982-06-16 GB GB08217411A patent/GB2103448B/en not_active Expired
- 1982-06-18 DE DE19823222724 patent/DE3222724A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2508262A1 (fr) | 1982-12-24 |
| FR2508262B1 (fr) | 1986-05-09 |
| GB2103448A (en) | 1983-02-16 |
| DE3222724A1 (de) | 1983-01-27 |
| DE3222724C2 (ja) | 1990-08-02 |
| JPS583482A (ja) | 1983-01-10 |
| US4467357A (en) | 1984-08-21 |
| GB2103448B (en) | 1985-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4203076A (en) | Clock pulse signal generator having an automatic frequency control circuit | |
| JPS6236430B2 (ja) | ||
| JPS6118279A (ja) | 順次走査ビデオ・プロセツサ | |
| US4376291A (en) | Method of compensating time faults in a digital color television signal | |
| JP3135308B2 (ja) | ディジタルビデオ・オーディオ信号伝送方法及びディジタルオーディオ信号再生方法 | |
| JPS583482A (ja) | ビデオ信号デジタル処理装置 | |
| US5179450A (en) | Video signal processing apparatus and method for the time base compensation | |
| GB2220539A (en) | Scanning line converter | |
| KR950005027B1 (ko) | 시간축 보정장치 및 그 방법 | |
| JP2517160B2 (ja) | 同期検出装置 | |
| US5031031A (en) | Video signal processing apparatus | |
| JP3056555B2 (ja) | 時間軸誤差補正用基準信号記録及び再生回路 | |
| JP3151114B2 (ja) | 映像信号処理装置 | |
| US4395737A (en) | Video disc slow down processor with reverse color detector/corrector | |
| KR970006304B1 (ko) | 시간축보정장치 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| KR950013829B1 (ko) | 영상기록 재생기기의 시간축 보정장치 | |
| KR950000442B1 (ko) | 브이티알의 타임 베이스 콜렉션시 메모리 용량 절약장치 | |
| JPS5949756B2 (ja) | ビデオ信号同期方式 | |
| JP2530655Y2 (ja) | 走査線変換回路 | |
| JPH0666104B2 (ja) | 時間軸補正装置 | |
| JPH06121186A (ja) | 高品位映像信号のクロック再生回路 | |
| JPH05219403A (ja) | 同期変換装置 | |
| JPH0746851B2 (ja) | ビデオ・プリンタ用同期信号発生装置 | |
| JPS63199596A (ja) | 映像信号処理装置 |