JPH024000B2 - - Google Patents
Info
- Publication number
- JPH024000B2 JPH024000B2 JP56144281A JP14428181A JPH024000B2 JP H024000 B2 JPH024000 B2 JP H024000B2 JP 56144281 A JP56144281 A JP 56144281A JP 14428181 A JP14428181 A JP 14428181A JP H024000 B2 JPH024000 B2 JP H024000B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- value
- variable resistor
- numerical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000003786 synthesis reaction Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 230000005236 sound signal Effects 0.000 description 16
- KNMAVSAGTYIFJF-UHFFFAOYSA-N 1-[2-[(2-hydroxy-3-phenoxypropyl)amino]ethylamino]-3-phenoxypropan-2-ol;dihydrochloride Chemical compound Cl.Cl.C=1C=CC=CC=1OCC(O)CNCCNCC(O)COC1=CC=CC=C1 KNMAVSAGTYIFJF-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 235000019640 taste Nutrition 0.000 description 1
Description
【発明の詳細な説明】
本発明は音声素片編集型の音声合成装置に関す
るものである。
るものである。
更に説明すると、本発明は音声合成装置の時間
軸変換比率を正確且つ簡単に制御できる回路を提
供するものである。
軸変換比率を正確且つ簡単に制御できる回路を提
供するものである。
一般に、音素片編集型音声合成装置の時間軸変
換比率（ｍ）は入力音声信号を記憶回路に書き込
むクロツク周波数（1）（第１クロツク）と、記
憶回路に記憶された入力音声信号を読み出すクロ
ツク周波数（2）（第２クロツク）との比、即ち ｍ＝1／2 ……(1) で与えられ、入力音声信号の１／ｍ倍の周波数の
音声信号が再生される。そして第１クロツク（又
は第２クロツク）を一定の周波数となるよう固定
し、第２クロツク（又は第１クロツク）の周波数
を可変できる可変クロツク回路として構成すれ
ば、所望の時間軸変換比率を得る事ができる。
換比率（ｍ）は入力音声信号を記憶回路に書き込
むクロツク周波数（1）（第１クロツク）と、記
憶回路に記憶された入力音声信号を読み出すクロ
ツク周波数（2）（第２クロツク）との比、即ち ｍ＝1／2 ……(1) で与えられ、入力音声信号の１／ｍ倍の周波数の
音声信号が再生される。そして第１クロツク（又
は第２クロツク）を一定の周波数となるよう固定
し、第２クロツク（又は第１クロツク）の周波数
を可変できる可変クロツク回路として構成すれ
ば、所望の時間軸変換比率を得る事ができる。
この種の可変クロツク回路には可変抵抗器とコ
ンデンサの充電時定数を用いたRC発振回路や可
変抵抗器と電圧制御型発振回路等が用いられてい
たが、 (イ) コンデンサの容量等、部品の初期特性のバラ
ツキや温度特性、経時特性などにより可変範囲
が変わる。
ンデンサの充電時定数を用いたRC発振回路や可
変抵抗器と電圧制御型発振回路等が用いられてい
たが、 (イ) コンデンサの容量等、部品の初期特性のバラ
ツキや温度特性、経時特性などにより可変範囲
が変わる。
(ロ) 可変抵抗器のスライド量と抵抗値変化特性に
より可変抵抗器のスライド量と、前述時間軸変
換比率（ｍ）の関係が制約される。
より可変抵抗器のスライド量と、前述時間軸変
換比率（ｍ）の関係が制約される。
といつた問題点を有している。
本発明はかかる問題点の改良に関するものであ
る。更にまた、テープレコーダ等で再生される歌
曲の伴奏等を嗜考に応じて移調し、これに合せて
唄う場合、半音又は１音（12√２又は６√２倍の
周波数）単位で移調される方が任意の単位で移調
されるよりも音楽的嗜好を満足する場合がある。
本発明はこの場合にも適用できるものであり、以
下図面と共に本発明について詳述する。
る。更にまた、テープレコーダ等で再生される歌
曲の伴奏等を嗜考に応じて移調し、これに合せて
唄う場合、半音又は１音（12√２又は６√２倍の
周波数）単位で移調される方が任意の単位で移調
されるよりも音楽的嗜好を満足する場合がある。
本発明はこの場合にも適用できるものであり、以
下図面と共に本発明について詳述する。
第１図は音声合成回路の１実施例を示すブロツ
ク図であり、同図において、１０１はアナログ音
声信号入力端子、１０２は音声信号出力端子、１
０３はアナログ音声信号をデイジタルデータに変
換する第１アナログ―デイジタル変換回路（以下
Ａ／Ｄと称す）である。１０４は2Aバイト（１バ
イトはＤビツト）の記憶要素を持つランダムアク
セスメモリ（以下RAMと称する）であり、制御
入力端子（LT3）の論理レベルにより、 (イ) データ入力端子I1〜IDに与えられたデイジタ
ル値をアドレス入力端子A1〜AAにより与えら
れるアドレスに記憶するか、 (ロ) 該アドレスの内容をデータ出力端子1〜D
に出力するかが制御される。１０６および１０
８はクロツク発生回路であり、この出力（R）
及び（W）をカウンタ１０７及び１０９でそ
れぞれ分周し、該分周出力をそれぞれ切換え回
路１１０の入力端子に印加する。
ク図であり、同図において、１０１はアナログ音
声信号入力端子、１０２は音声信号出力端子、１
０３はアナログ音声信号をデイジタルデータに変
換する第１アナログ―デイジタル変換回路（以下
Ａ／Ｄと称す）である。１０４は2Aバイト（１バ
イトはＤビツト）の記憶要素を持つランダムアク
セスメモリ（以下RAMと称する）であり、制御
入力端子（LT3）の論理レベルにより、 (イ) データ入力端子I1〜IDに与えられたデイジタ
ル値をアドレス入力端子A1〜AAにより与えら
れるアドレスに記憶するか、 (ロ) 該アドレスの内容をデータ出力端子1〜D
に出力するかが制御される。１０６および１０
８はクロツク発生回路であり、この出力（R）
及び（W）をカウンタ１０７及び１０９でそ
れぞれ分周し、該分周出力をそれぞれ切換え回
路１１０の入力端子に印加する。
さて、クロツク発生回路１０８はRAM１０４
の書込みタイミングを与える。クロツク発生回路
１０８の出力（W）はＡビツトの分周回路１０
９のクロツク入力端子Ｔに入力供給され、分周回
路１０９の出力（W1〜WA）を順次歩進させる。
１１０は切換え回路であり、制御入力LT1の論理
ベルにより分周回路１０９の出力（W1〜WA）と
分周回路１０７の出力（R1〜RA）をRAM１０４
のアドレス入力端子に選択出力する。１１１はラ
ツチ回路であり、制御入力端子LT2にクロツクが
印加されると、この時点の入力情報をラツチす
る。１１２はデイジタル―アナログ変換回路（以
下Ｄ／Ａと称す）であり、デイジタル値をアナロ
グ値に変換する。１１３はローパスフイルタであ
り、Ｄ／Ａ変換された音声信号のサンプリングノ
イズを除去する。１１４はタイミング制御回路で
あり、クロツク発生回路１０８の出力である書込
みクロツク（W）を入力し、LT1，LT2，LT3の
各タイミング制御信号を発生する。この様子を第
２図のタイムチヤートに示す。
の書込みタイミングを与える。クロツク発生回路
１０８の出力（W）はＡビツトの分周回路１０
９のクロツク入力端子Ｔに入力供給され、分周回
路１０９の出力（W1〜WA）を順次歩進させる。
１１０は切換え回路であり、制御入力LT1の論理
ベルにより分周回路１０９の出力（W1〜WA）と
分周回路１０７の出力（R1〜RA）をRAM１０４
のアドレス入力端子に選択出力する。１１１はラ
ツチ回路であり、制御入力端子LT2にクロツクが
印加されると、この時点の入力情報をラツチす
る。１１２はデイジタル―アナログ変換回路（以
下Ｄ／Ａと称す）であり、デイジタル値をアナロ
グ値に変換する。１１３はローパスフイルタであ
り、Ｄ／Ａ変換された音声信号のサンプリングノ
イズを除去する。１１４はタイミング制御回路で
あり、クロツク発生回路１０８の出力である書込
みクロツク（W）を入力し、LT1，LT2，LT3の
各タイミング制御信号を発生する。この様子を第
２図のタイムチヤートに示す。
分周回路１０９がこのfWの立ち上がりで歩進さ
るとすると、（W）の立ち上がり時点にLT2が論
理レベル“１”となり、この時の入力情報をラツ
チする。LT2が論理ベル“０”となると、ラツチ
１１１は入力を出力に伝える。
るとすると、（W）の立ち上がり時点にLT2が論
理レベル“１”となり、この時の入力情報をラツ
チする。LT2が論理ベル“０”となると、ラツチ
１１１は入力を出力に伝える。
LT1は（W）の立ち上りより一定時間おくれて
立ち上り、LT3の立ち上がりより一定時間遅れて
立ち下がる。LT1が論理レベル“１”のとき、切
換え回路１１０は分周回路１０９の出力（W1〜
WA）をRAM１０４の入力端子に撰択出力する。
立ち上り、LT3の立ち上がりより一定時間遅れて
立ち下がる。LT1が論理レベル“１”のとき、切
換え回路１１０は分周回路１０９の出力（W1〜
WA）をRAM１０４の入力端子に撰択出力する。
LT3は図示の如くLT1の立ち上りより一定時間
遅れて立ち上がる。LT3の論理レベルが“１”の
とき、RAM１０４はＡ／Ｄ１０３の出力を分周
回路１０９の出力（W1〜WA）で与えられる番地
に記憶する。
遅れて立ち上がる。LT3の論理レベルが“１”の
とき、RAM１０４はＡ／Ｄ１０３の出力を分周
回路１０９の出力（W1〜WA）で与えられる番地
に記憶する。
このように構成すると、入力端子１０１に与え
られた音声信号はＡ／Ｄ１０３によりデイジタル
値に変換され、読み出しクロツク（W）の周期
でRAM１０４に記憶される。（W）の周期で分
周回路１０９が歩進されるので、音声信号がサン
プリングされ記憶されるRAM１０４のアドレス
は連続的である。但し、2Aのアドレスは０とな
る。
られた音声信号はＡ／Ｄ１０３によりデイジタル
値に変換され、読み出しクロツク（W）の周期
でRAM１０４に記憶される。（W）の周期で分
周回路１０９が歩進されるので、音声信号がサン
プリングされ記憶されるRAM１０４のアドレス
は連続的である。但し、2Aのアドレスは０とな
る。
書込みクロツク（W）に従つてサンプリング
されデイジタル値としてRAM１０４に記憶され
た音声信号は読み出しクロツク（R）に従つて読
み出され、Ｄ／Ａ変換１１２され、アナログ信号
として音声信号が再生される。この書き込みクロ
ツク（W）と読み出しクロツク（R）の比が時間
軸変換される比率となる。
されデイジタル値としてRAM１０４に記憶され
た音声信号は読み出しクロツク（R）に従つて読
み出され、Ｄ／Ａ変換１１２され、アナログ信号
として音声信号が再生される。この書き込みクロ
ツク（W）と読み出しクロツク（R）の比が時間
軸変換される比率となる。
以上、デイジタル記憶素子RAMを用いた音声
信号の時間軸変換を行う回路について説明した
が、BBD等のアナログ記憶素子を音声信号の記
憶手段として用いても、前述の場合と同様に書き
込みクロツク（W）と読み出しクロツク（R）の
比率で時間軸が変換される事は同様である。
信号の時間軸変換を行う回路について説明した
が、BBD等のアナログ記憶素子を音声信号の記
憶手段として用いても、前述の場合と同様に書き
込みクロツク（W）と読み出しクロツク（R）の
比率で時間軸が変換される事は同様である。
第３図は本発明の時間変換比率（ｍ）を制御す
るためのクロツク回路の実施例を示す。前述の如
く、時間軸変換比率（ｍ）は書き込みクロツク
（W）と読み出しクロツク（R）の比率で決定さ
れ、従つて時間軸変換比率（ｍ）を変化させるた
めにはこの２つのクロツクの片方を一定周波数に
固定し、他方のクロツクを可変抵抗器等の設定値
等で調節する構成にすれば良い。
るためのクロツク回路の実施例を示す。前述の如
く、時間軸変換比率（ｍ）は書き込みクロツク
（W）と読み出しクロツク（R）の比率で決定さ
れ、従つて時間軸変換比率（ｍ）を変化させるた
めにはこの２つのクロツクの片方を一定周波数に
固定し、他方のクロツクを可変抵抗器等の設定値
等で調節する構成にすれば良い。
第３図において、２０１は可変抵抗器であり、
一端を一定電圧電源Vccに接続し、他端を回路グ
ランドに接地する。この摺動端子２０１ａを可変
抵抗器の設定値検出回路２０２の入力端子VTに
結線する。設定値検出回路２０２はアナログ―デ
イジタル変換回路Ａ／Ｄで構成されるのが簡便で
あり、入力電圧をＫビツトのデイジタル値C1〜
Ckに変換し、数値変換回路２０３に出力する。
数値変換回路２０３は入力端子に与えられたデイ
ジタル値C1〜Ckを所定数値系列F1〜FNに変換す
る変換手段であり、リードオンリーメモリ回路
（以下ROMと称す）等のデイジタル記憶回路で
構成するのが簡便である。数値変換手段２０３を
ROMで構成する場合、入力されるデイジタル値
C1〜Ckを該ROMのアドレス入力端子に結線し、
該アドレスの内容を出力（F1〜FN）する。２０
６はクロツク発生回路であり、クロツク（A）可
変分周回路２０４及び分周回路２０５に出力す
る。２０４は可変分周回路であり、クロツク入力
端子Ｔに入力されるクロツク（A）ROM２０３
の出力（F1〜FN）の値で分周し、クロツク（R）
を出力する。即ち、クロツク（A）が（F1〜FN）
のデイジタル値で示される数だけ計数する毎に１
つのクロツクパルス（R）を出力する。２０５は
分周回路であり、クロツク入力端子Ｔに入力され
るクロツク（A）を所定数で分周し、クロツク
（W）を作る。
一端を一定電圧電源Vccに接続し、他端を回路グ
ランドに接地する。この摺動端子２０１ａを可変
抵抗器の設定値検出回路２０２の入力端子VTに
結線する。設定値検出回路２０２はアナログ―デ
イジタル変換回路Ａ／Ｄで構成されるのが簡便で
あり、入力電圧をＫビツトのデイジタル値C1〜
Ckに変換し、数値変換回路２０３に出力する。
数値変換回路２０３は入力端子に与えられたデイ
ジタル値C1〜Ckを所定数値系列F1〜FNに変換す
る変換手段であり、リードオンリーメモリ回路
（以下ROMと称す）等のデイジタル記憶回路で
構成するのが簡便である。数値変換手段２０３を
ROMで構成する場合、入力されるデイジタル値
C1〜Ckを該ROMのアドレス入力端子に結線し、
該アドレスの内容を出力（F1〜FN）する。２０
６はクロツク発生回路であり、クロツク（A）可
変分周回路２０４及び分周回路２０５に出力す
る。２０４は可変分周回路であり、クロツク入力
端子Ｔに入力されるクロツク（A）ROM２０３
の出力（F1〜FN）の値で分周し、クロツク（R）
を出力する。即ち、クロツク（A）が（F1〜FN）
のデイジタル値で示される数だけ計数する毎に１
つのクロツクパルス（R）を出力する。２０５は
分周回路であり、クロツク入力端子Ｔに入力され
るクロツク（A）を所定数で分周し、クロツク
（W）を作る。
このように可変抵抗器の所定値を検出し、これ
に対応する数値系列を選択し、これによりクロツ
ク（A）を分周して読み出しクロツク（R）を作
る事ができる。書込みクロツク（W）はクロツ
ク（A）を所定数分周したものであり、従つて、
時間軸変換比率（ｍ）はクロツク発生回路２０６
の特性変化を受けることなく、可変抵抗器２０１
及びＡ／Ｄ２０２の特性変化のみを受ける。一般
に可変抵抗器やＡ／Ｄ回路の特性バラツキや、温
度特性、経時変化等はコンデンサ等の回路部品の
それに較べ、極めて小さく構成する事ができる。
また、可変抵抗器２０１の設定値が一定値よりも
小さく、又は大きい場合は、それぞれ一定値とな
る数値系列が選ばれるようROM２０３の記憶内
容を設定する事ができ、可変抵抗器２０１やＡ／
Ｄ２０２の特性変化によらず、時間軸変換比率
（ｍ）は所定値の間に設定する事ができる。
に対応する数値系列を選択し、これによりクロツ
ク（A）を分周して読み出しクロツク（R）を作
る事ができる。書込みクロツク（W）はクロツ
ク（A）を所定数分周したものであり、従つて、
時間軸変換比率（ｍ）はクロツク発生回路２０６
の特性変化を受けることなく、可変抵抗器２０１
及びＡ／Ｄ２０２の特性変化のみを受ける。一般
に可変抵抗器やＡ／Ｄ回路の特性バラツキや、温
度特性、経時変化等はコンデンサ等の回路部品の
それに較べ、極めて小さく構成する事ができる。
また、可変抵抗器２０１の設定値が一定値よりも
小さく、又は大きい場合は、それぞれ一定値とな
る数値系列が選ばれるようROM２０３の記憶内
容を設定する事ができ、可変抵抗器２０１やＡ／
Ｄ２０２の特性変化によらず、時間軸変換比率
（ｍ）は所定値の間に設定する事ができる。
次に、可変抵抗器２０１のスライド量と抵抗値
変化特性の関係は可変抵抗器の製造段階でほぼ一
義的に決まるが、可変抵抗値のスライド量と時間
軸変換比率（ｍ）との関係を所定関係になるよう
にROM２０３の数値系列が選択されるよう構成
できる事は明らかである。また、読出しクロツク
（R）の設定される周波数が半音（12√２倍）又
は１音（６√２倍）等音楽的な関係を保つ単位で
選択するようROM２０３の数値系列を設定する
事ができる。
変化特性の関係は可変抵抗器の製造段階でほぼ一
義的に決まるが、可変抵抗値のスライド量と時間
軸変換比率（ｍ）との関係を所定関係になるよう
にROM２０３の数値系列が選択されるよう構成
できる事は明らかである。また、読出しクロツク
（R）の設定される周波数が半音（12√２倍）又
は１音（６√２倍）等音楽的な関係を保つ単位で
選択するようROM２０３の数値系列を設定する
事ができる。
次に、可変抵抗器２０１で設定する時間軸変換
比率（ｍ）は、(イ)１近辺の微調量として設定した
り、(ロ)細かい単位での可変量として設定したり、
(ハ)音楽的単位の可変量として設定する、等好みに
合せて選択可能な構成とする事ができる。このた
めにはROM２０３で変換される数値系列を選択
可能にする必要があり、別途、数列指定回路２１
０を設け、これにより前記ROM２０３を制御す
ればよい。この最も単純な構成としては数列指定
回路２１０をスイツチとして構成し、このスイツ
チによりROM２０３のアドレス線を制御すれば
良い。即ち、ROMアドレス線の下位からＫ個の
アドレス線C1〜Ckが入力結線されている）の上
位のアドレスにこのスイツチ２１０からの信号線
を結線し、このアドレスの記憶内容を所望の数値
系列として固定させておけばよい。尚、スイツチ
２１０を複数個の状態を選択可能に構成しておけ
ば、その数だけの時間軸変換比率（ｍ）の可変抵
抗器２０１による設定状態を制御する事ができ
る。
比率（ｍ）は、(イ)１近辺の微調量として設定した
り、(ロ)細かい単位での可変量として設定したり、
(ハ)音楽的単位の可変量として設定する、等好みに
合せて選択可能な構成とする事ができる。このた
めにはROM２０３で変換される数値系列を選択
可能にする必要があり、別途、数列指定回路２１
０を設け、これにより前記ROM２０３を制御す
ればよい。この最も単純な構成としては数列指定
回路２１０をスイツチとして構成し、このスイツ
チによりROM２０３のアドレス線を制御すれば
良い。即ち、ROMアドレス線の下位からＫ個の
アドレス線C1〜Ckが入力結線されている）の上
位のアドレスにこのスイツチ２１０からの信号線
を結線し、このアドレスの記憶内容を所望の数値
系列として固定させておけばよい。尚、スイツチ
２１０を複数個の状態を選択可能に構成しておけ
ば、その数だけの時間軸変換比率（ｍ）の可変抵
抗器２０１による設定状態を制御する事ができ
る。
上述の説明において、数値変換回路２０３を
ROMとして説明したが、これはマイコン等演算
制御手段の機能の一部を使つても良い。また、書
き込みクロツク（W）を作るため分周回路２０
５を用いたが、別途クロツク回路を使用してもよ
い。さらに、以上の説明では読み出しクロツク
（R）を可変して時間軸変換比率を設定したが、
クロツク（W）を可変しても同様に作用する事
は明らかである。
ROMとして説明したが、これはマイコン等演算
制御手段の機能の一部を使つても良い。また、書
き込みクロツク（W）を作るため分周回路２０
５を用いたが、別途クロツク回路を使用してもよ
い。さらに、以上の説明では読み出しクロツク
（R）を可変して時間軸変換比率を設定したが、
クロツク（W）を可変しても同様に作用する事
は明らかである。
このように本発明によれば、音声合成装置の時
間軸変換比率を正確且つ簡単に制御することがで
きる。
間軸変換比率を正確且つ簡単に制御することがで
きる。
第１図は音声合成装置の時間軸変換のための具
体的実施例のブロツク図、第２図は第１図を説明
するためのタイミングダイヤグラム、第３図は本
発明の音声合成装置を示す要部のブロツク回路図
である。 １０１……音声信号入力端子、１０２……音声
信号出力端子、１０３……Ａ／Ｄコンバータ、１
０４……RAM、１０６，１０８……クロツク回
路、１０７，１０９……分周回路、２０１……可
変抵抗器、２０２……可変抵抗器設定値検出回
路、２０３……数値変換回路、２０６……クロツ
ク回路、２０４……可変分周回路、２１０……数
列指定回路。
体的実施例のブロツク図、第２図は第１図を説明
するためのタイミングダイヤグラム、第３図は本
発明の音声合成装置を示す要部のブロツク回路図
である。 １０１……音声信号入力端子、１０２……音声
信号出力端子、１０３……Ａ／Ｄコンバータ、１
０４……RAM、１０６，１０８……クロツク回
路、１０７，１０９……分周回路、２０１……可
変抵抗器、２０２……可変抵抗器設定値検出回
路、２０３……数値変換回路、２０６……クロツ
ク回路、２０４……可変分周回路、２１０……数
列指定回路。
Claims (1)
- 【特許請求の範囲】 １ アナログ入力信号を第１クロツクによりサン
プリングして第１記憶手段に記憶し、該第１記憶
手段の記憶内容を第２クロツクにもとづき読み出
し、前記第１クロツクと第２クロツク周波数の比
で時間軸が変換されるアナログ入力信号を再生す
る音声素片編集型音声合成装置において、 (a) 可変抵抗器と、 (b) 該可変抵抗器の設定値に対応した値を検出す
る可変抵抗器の設定値検出回路と、 (c) 該可変抵抗器の設定値検出回路により検出さ
れた可変抵抗器検出値を所定数値系列に変換す
る数値変換回路と を備え、前記第１クロツクと前記第２クロツクの
周波数の比率が前記数値変換回路により変換され
た数値により制御される事を特徴とする音声合成
装置。 ２ 数値変換回路は第１クロツクと第２クロツク
の周波数の比率が音階単位の離散的な値に量子化
されるよう数値変換する回路であることを特徴と
する特許請求の範囲１に記載の音声合成装置。 ３ 数値変換回路は第１クロツクと第２クロツク
の周波数の比率が所定値以下又は以上とならない
よう数値変換する回路であることを特徴とする特
許請求の範囲１に記載の音声合成装置。 ４ 数値変換手段は可変抵抗器検出値に対応する
値を番地とし、第２記憶手段の記憶内容を読み出
し数値変換する回路であることを特徴とする特許
請求の範囲１に記載の音声合成装置。 ５ 第１クロツク（又は第２クロツク）は所定ク
ロツクを前記数値変換回路により変換された値で
分周する分周回路出力により与えられることを特
徴とする特許請求の範囲１に記載の音声合成装
置。 ６ 第１クロツク（又は第２クロツク）は所定ク
ロツクを前記数値変換回路により変換された値で
分周する分周回路出力により与えられ、且つ第２
クロツク（又は第１クロツク）は前記所定クロツ
クを所定値で分周する分周回路出力により与えら
れることを特徴とする特許請求の範囲１に記載の
音声合成装置。 ７ アナログ入力信号を第１クロツクによりサン
プリングして第１記憶手段に記憶し、該第１記憶
手段の記憶内容を第２クロツクにもとづき読み出
し、前記第１クロツクと前記第２クロツクの比で
時間軸が変換されるアナログ入力信号を再生する
音声素片編集型音声合成装置において、 (a) 可変抵抗器と、 (b) 該可変抵抗器の設定値に対応した値を検出す
る可変抵抗器の設定値検出回路と、 (c) 変換数列を指定する数列指定回路と、 (d) 前記可変抵抗器の設定値検出回路により検出
された設定値を、前記数列指定回路により指定
された数値系列に変換する数値変換回路と、 (e) 該数値変換回路により変換された数値で所定
のクロツクを分周する可変分周回路と、 を備え、該可変分周回路で分周されたクロツクを
前記第１又は第２クロツクとして使用し、前記第
１クロツクと第２クロツクの比率の数列を前記数
列指定回路により制御することを特徴とする音声
合成装置。 ８ 数列指定回路は第１クロツクと第２クロツク
の周波数の比率のとりうる数列が音階を単位にす
る離散的な値の量子数列であるか否かを制御する
ことを特徴とする特許請求の範囲７に記載の音声
合成装置。 ９ 数列指定回路は第１クロツクと第２クロツク
の周波数の比率のとりうる数列が１近辺の微小量
であるか否かを制御することを特徴とする特許請
求の範囲７に記載の音声合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144281A JPS5844498A (ja) | 1981-09-11 | 1981-09-11 | 音声合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144281A JPS5844498A (ja) | 1981-09-11 | 1981-09-11 | 音声合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5844498A JPS5844498A (ja) | 1983-03-15 |
| JPH024000B2 true JPH024000B2 (ja) | 1990-01-25 |
Family
ID=15358424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144281A Granted JPS5844498A (ja) | 1981-09-11 | 1981-09-11 | 音声合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844498A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61178256A (ja) * | 1985-02-05 | 1986-08-09 | Honda Motor Co Ltd | アンチロツク制動装置 |
-
1981
- 1981-09-11 JP JP56144281A patent/JPS5844498A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5844498A (ja) | 1983-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4036096A (en) | Musical tone waveshape generator | |
| US4338674A (en) | Digital waveform generating apparatus | |
| US4484506A (en) | Tuning control apparatus | |
| US4267586A (en) | Electrophonic musical instrument | |
| US5090291A (en) | Music signal time reverse effect apparatus | |
| JPH024000B2 (ja) | ||
| US4122744A (en) | Variable frequency generator for polyphonic electronic music system | |
| US4067254A (en) | Frequency number controlled clocks | |
| US5514831A (en) | Envelope waveform producing circuit of a small scale circuit construction for use with reproducing musical notes | |
| US4240318A (en) | Portamento and glide tone generator having multimode clock circuit | |
| US4244259A (en) | Electronic musical instrument with memory to store tone control information | |
| JPS6111754Y2 (ja) | ||
| US4646611A (en) | Electronic musical instrument | |
| JP2776045B2 (ja) | 楽音発生装置 | |
| JP2699886B2 (ja) | 楽音制御情報発生装置 | |
| SU1141591A1 (ru) | Телевизионный цветомузыкальный синтезатор | |
| JPS5942316B2 (ja) | 電子楽器 | |
| KR940008698Y1 (ko) | 음원데이타 재생시의 샘플링 주파수 배가장치 | |
| JPH0567957B2 (ja) | ||
| JPS5942313B2 (ja) | 鍵盤式電子楽器 | |
| US4351213A (en) | Player for digitally recorded music | |
| JPS59214095A (ja) | 音声合成装置 | |
| JP2754936B2 (ja) | 楽音発生装置 | |
| JPS59152499A (ja) | 音声合成装置 | |
| JPH0640264B2 (ja) | エンベロ−プジエネレ−タ |