JPH024001A - デジタルコントロールにより選択可能な固有のトポロジと特性を有するアナログ集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路、より詳細にはアナログ集積回路に
関する。

（従来技術とその問題点） アナログ回路の固有の特性を決定する基本的なパラメー
タは、大部分、特に重要な回路素子の固有の構造特性に
より決定される。従ってアナログ集積回路を設計する際
には、回路素子の大きさと他の構造特性の大きさを適切
かつ系統的に決定することが必要である。典型的な例は
、現在では決められた仕様に従って製造される演算増幅
器（実際に多数のアナログ回路のビルディングブロック
である）により代表される。従って半導体製造者が特定
の用途のための演算増幅器の再設計を余儀なくされ従っ
て要求される仕様を満足させるために製造に使用される
マスクの変更を余儀なくされるだけでなく、消費者も用
途に応じた集積演算増幅器のタイプを変更する必要があ
る。集積演算増幅器の固有特性のある程度の変更を許容
するために知られた唯一の解決法は、外的手段により前
記集積デバイスの専用入力ピンを通る前記増幅器のバイ
アス電流レベルを修正することである。この技術により
得られる前記増幅器の性能変化は実質的に僅かなパラメ
ータのみに限定され（典型的にはゲインとパワーコンセ
プション）、例えばパスバンド幅を実質的に修正するこ
とば困バであり、更に得られる変化は名目値周辺のむし
ろ狭い範囲内に［恨定される。

（′Ｒ，明の百１的） 従って本発明の主目的は、そのトランジスタ及び他の素
子ネットワークを、特定の用途のために必要とされる仕
様中にある固有特性を達成するために、デジタルコント
ロールにより使用者自身により永続的に修正できる集積
アナログ回路を提供することである。

本発明の他の目的は、その回路トポロジが要求に応じて
異なったタイプの機能的アナログ回路を実現するために
デジタルコントロールによす使用者自身により永続的に
修正でき、かつデジタルコントロールにより選択できる
固有特性も有する集積アナログ回路を提供することであ
る。

（発明の構成） 基本的には本発明は、実質的に並列に又はマトリックス
に配置され、望ましいのであれば、機能的回路中に互い
に並列関係に複数の同一デバイスを接続し形成きれるデ
バイスの固有特性を大きく変化させることにより　（あ
るパラメータの「直線」タイプの変化のため）、及び異
なった固有特性を有するデバイスのバッテリの１又は他
の単一デバイスを接続することにより、又は形成される
デバイスの固有特性を決定するパラメータの「対数」タ
イプの変化を達成するために異なった構造パラメータを
有するデバイスのバッテリの２又はそれ以上のデバイス
を互いに並列関係で接続することにより、特性の十分な
選択を提供するために互いに同一であるか異なっている
固有特性（大きさ、ドーピングレベル等）を有する、機
能的に類似するデバイスの「バッテリ」　（又はアレイ
）の集積回路中での形成を意図する。各バッテリの各デ
バイス又は単位回路素子には、選択手段として機能する
集積アナログスイッチが直列に装着されている。同じタ
イプの回路素子群の各バッテリは、前記機能的アナログ
回路自身の中で、このような機能的回路のある素子を表
している。

一般に、ある機能的集積アナログ回路の全ての回路素子
群が、特定の回路素子群の固有特性の所望範囲の変化を
提供できる機能的に類似する単位回路素子群のバッテリ
の形態である「数が多くなった」マニホールドである必
要はないが、全機能的アナログ回路に特定の固有特性を
与えることに関して重要であるこれらの回路素子群のみ
がバッテリの形態で数が多くされることができる。ある
バッテリを形成する単位回路素子群の数は、回路の他の
バッテリを形成する単一回路素子群の数とは勿論異なっ
ていてもよい。任意のバッテリの個々の異なった固有（
構造的）特性を有する単位素子群又は同一の単位素子群
（単に大きさの合計とすることができる）の数は、ある
機能的回路ダイアグラムに従って種々のバッテリ及び／
又は単一の集積素子群を適切に相互接続することにより
形成することのできる機能的アナログ回路の特定の素子
の固有特性の変化範囲の望ましい程度に関連して設計す
ればよい。

集積回路中に存在する素子群の各バッテリの１又は２以
上の特定の素子群の選択は、同じ集積回路チップ中に集
積された持久記憶装置により行うことができる。該記憶
装置の状態は、全ての集積選択スイッチのあるコンフィ
ギユレーションを決定し、該記憶装置はこのような持久
（続出専用）記憶装置のための一般的なプログラム操作
のいずれかに従って電気的にプログラムされる。前記機
能的集積回路の所望の特性に従って全ての集積選択スイ
ッチを駆動させるための前記記憶装置のプログラムされ
た状態は、所望の特定の機能的アナログ回路の固有特性
を決定するある異なったパラメータの所望の値を入力デ
ータとすることのできるソフトウェアプログラムにより
発生する出力として得ることができる。

持久記憶装置の使用は、前記集積回路への電気の供給が
阻害された場合にも選択データ（つまり記憶装置のコン
フィギユレーション）の保持を確実にする。従っである
固有特性を有する機能的アナログ回路を実現するために
選択された特定の回路素子群の選択集積スイッチのある
プログラムされたコンフィギユレーションは、前記集積
回路のスイッチングオフ及びスイッチングオンの後でも
変わらずに保持される。該記憶装置は好ましくはＥＡＰ
ＲＯＭ　（又はＥＥＰＲＯＭ）　、つまり前記記憶装置
のプログラムされた状態が、照射タイプの消去処理を必
要とすることなく電気的シグナルにより、集積された持
久記憶装置を再プログラムすることにより、前記機能的
アナログ回路のタイプ及び／又は固有特性の選択の修正
を許容するための好適な操作により電気的に変更できる
タイプの記憶装置である。

本発明の他の態様によると、永続的にプログラムされた
持久記憶装置によっても駆動される専用集積アナログス
イッチによっても選択されることのできる異なった回路
素子群間又は回路素子群の異なったバ・ノテリ間の変更
できる相互接続経路を前記集積回路中に形成することが
可能である。

この方法により、異なった種類の機能的アナログ回路の
形成をデジタルコントロールにより選択することが可能
である。例えば選択的に実現することのできる機能的回
路は、素子群のバッテリのある回路素子群を好適に選択
することにより前記集積回路により得られる固有特性の
範囲内でプログラムすることもできる固有特性を有する
演算増幅器であることができる。その代わりに、専用の
アナログ集積スイッチにより、演算増幅器の機能的回路
の前記選択に関して、異なった回路素子群間の及び／又
は素子群の異なったバッテリ間の他の相互接続経路を修
正することにより、つまり前記集積回路のトポロジを修
正することにより、素子群のそれぞれのバッテリの回路
素子群を好適にｉｘ択することにより得られる固有特性
間から選択される固有特性を有する機能的バッファ　（
又はコンパレータ等）回路を、デジタルコントロールに
より実現することもできる。

固有特性及び／又は機能的回路のトポロジの範囲は、多
数の異なった用途に適用できるこのような集積回路の価
格的利点の考慮によるだけでなく、前記チップ上の集積
面積の利用性により及び前記集積回路の外部接続のため
のピンの利用性により独占的に限定される。

例示のためであって限定しない目的で本発明のいくつか
の実施例を説明する。第１の実施例は、デジタル的に選
択できる固有特性を有するＣＭＯ８集積演算増幅器を実
現するための適用に関するものである。

第２の実施例は、異なった回路トポロジを有する演算増
幅器の実現と、同じ集積回路を使用する異なった特性を
有するアナログコンパレータとバッファの実現に関する
ものである。

（図面の簡単な説明） 第１図は、得ることのできる多数の異なった固有特性の
中からデジタルコントロール手段により選択できる固有
特性を有する、本発明の一例である集積演算増幅器の簡
略化した回路ダイアグラムであり、 第２図及び第３図は、前記演算増幅器の機能的回路を形
成する回路素子ネットワークが選択集積スイッチの状態
を変化させることにより異なって選択された第１図の集
積演算増幅器の回路ダイアグラムであり、 第４図は、第２図及び第３図の回路の演算増幅器のボー
ド（Ｂｏｄｅ）ダイアグラムを示し、第５図は、第２図
及び第３図の回路の演算増幅器の入力段のノイズ特性ダ
イアグラムを示し、第６図は、第２図及び第３図の回路
の演算増幅器のスリューレート（ｓ　ｌｅｗ−ｒａ　ｔ
ｅ）ダイアグラムを示し、 第７図は、そのトポロジがデジタルコントロール手段に
より選択されることのできる本発明の集積アナログ回路
の一例の簡略化した回路ダイアグラムであり、 第８図、第９図及び第１０図は、それぞれ第７図の集積
回路中で利用されている素子群のバッテリの回路ダイア
グラムである。

（好ましい実施例の説明） 第１図には、本発明に従って形成されかつ集積選択スイ
ッチのある種のコンフィギユレーションを選択すること
により得ることのできる多数の固有特性の中からデジタ
ルコントロール手段により選択できる固有特性を有する
集積ＣＭＯ３演算増幅器の回路ダイアダラムの例が示さ
れている。

第１図から分かるように、演算増幅器回路の素子群は、
そのそれぞれが同じバッテリ又は類似の素子群に属する
他の単位素子群と同−又は異なった固有特性を有する類
似の回路素子群の多くのバッテリを形成する多数の形態
として実現化され、該単位素子群は互いに実質的に並列
に接続され、各単位素子にはそれに直列に電気的に接続
された集積選択スイッチが装着されている。

勿論前記演算増幅器の機能回路のある回路素子のための
ある構造特性従っである固有特性の選択は、前記バッテ
リの単位素子群と直列の１つ又は他のあるいはいくつか
の集積スイッチを閉じることにより、前記素子のサイズ
、該素子の固有キャパシタンス等のようなパラメータを
増加させ又は前記素子を通る電流密度を減少させるため
に同じバッテリの２又はそれ以上の回路素子群を選択す
ることだけでなく、関連するバッテリを形成する１つ又
は他の単位回路素子群を選択することにより行うことが
できる。

第１図に示すダイアグラム中の演算増幅器の入力差動段
は、次のものから構成されている。

−それぞれが入力差動対の非反転入力能動デバイスと反
転入力能動デバイスを形成する２個のｐ−チャンネルト
ランジスタバッテリＭＢＩ・・・ＭＢ５及びＭＣＩ・・
・ＭＣ５゜ 前記入力差動段の能動１’ｔ　問を形成し、シグナルの
差動モードからシングルエンデイノドモードへの変換を
決定するｎ−チャンネルトランジスタバッテリＭＤＩ・
・・ＭＤ９及びＭＥＩ・・・ＭＢ２゜これらのトランジ
スタバッテリはマトリックスタイプアレイ配置を有する
ものであることが示され、トランジスタＭＤＩ、ＭＤ２
及びＭＤ３は直列に合計することができ形成されるトラ
ンジスタのしく長さ）因子を増加させ、一方トランジス
タＭＤＩ（２，３）　、ＭＤ４　　（５，６）及びＭＤ
７　（８，９）は並列に合計することができ形成される
トランジスタのＷ（幅）因子を増加させる。

前記増幅器の人力差動段のバイアス電流発振器を構成す
るｐ−チャンネルトランジスタバッテリＭＡＩ　・　・
・ＭＡ４゜ 前記増幅器の第２ゲイン段は反転タイプ段により形成さ
れ、これは、 前記増幅器の第２段の能動ゲインデバイスを構成するｎ
−チャンネルトランジスタバッテリＭＨｌ・・・ＭＨ５
、そして、 一前記増幅器のこの第２段のバイアス電流発振器を構成
するｐ−チャンネルトランジスタバッチＩＪ　Ｍ　Ｇ　
１　・・・ＭＣ３、 により構成されている。

前記演算増幅器の周波数補償ネットワークは、ｎ−チャ
ンネルトランジスタバッテリＭＦＩ・・・ＭＦ６　（Ｍ
ＦＩ、ＭＦ２及びＭＦ３は前記り因子つまり形成される
トランジスタの長さを増加させるために直列に接続可能
であり、次いでそれはＷ因子つまり形成されるトランジ
スタの幅を増加させるためにＭＦ４、ＭＦ５及びＭＦ６
と並列に接続することが可能である）、そして、−コン
デンサが補償ネットワーク中で並列に接続できるフィー
ドバックコンデンサバッテリＣ１・・・Ｃ４、 から形成されている。

第１図の演算増幅器の機能的回路ダイアグラムは、 ｐ−チャンネルトランジスタバッテリＭＩＩ・・・ＭＩ
４、そして、 ｐ−チャンネルトランジスタバッテリＭＬＩ・・・ＭＢ
４、 から形成されるバイアスネットワークを更に含んで成っ
ている。

該バイアスネットワークは前記演算増幅器の機能的回路
ダイアグラムが不必要に素子を多くしないためそして前
記機能的回路ダイアグラムの本質的な特徴をより明瞭に
するために、意図的に簡略化した形態で示している。

各バッテリを形成する素子群は実質的に互いに並列に機
能的に接続され、かつ各素子には該素子自身と直列に電
気的に接続された選択スイッチが装置されている。

全ての該選択スイッチの状態は、筒略化の目的のため図
示はしないが、同じチップ上に集積された持久記憶装置
により決定される。このような集積された持久記憶装置
は任意の好適な方法で永続的にプログラムされることが
できるが、好まし２くは集積デバイスの使用者により要
求される仕様に従って演算増幅器の固有特性を決定する
パフメータの値を入力データとして受け入れることので
きるソフトウェアプログラムによりプログラムされる。

本発明のＣＭＯ３の四様用であり、前記素子群のパラメ
ータの「直線」型変化の可能性の実現、つまり各バ・、
・テリの前記即−素子群を同一とし、その限界が単位素
子の固在構造パラメータと、前記増幅器回路の機能的素
子を表すあるバッテリの全ての単位素子群の固有構造パ
ラメータの「合計」とにより表される前記演算増幅器の
機能的回路の固有パラメータの変化の増加型範囲を開発
することを想定することにより、同じ機能的回路を有す
るが異なった固有特性を有する２種類の演算増幅器を形
成するための選択スイッチの状態の２種類の別個のコン
フィギユレーションが第２図及び第３図に示され、ここ
では前記スイッチの特別な状態が凡例で示されている。

第４図、第５図及び第６図では、第２図に示した選択ス
イッチのコンフィギユレーション及び第３図に示した選
択スイッチのコンノィギユレーションによりそれぞれ得
られる増幅器に関連する演算増幅器のいく・つかの固有
な電気的特性を比較している。

第２図及び第３図の２種類の異なった演算増幅器に関連
するボードダイアグラム（増幅器のゲインの周波数に関
するモジュラス）がそれぞれ曲線Ａ及び曲線Ｂにより示
されている。第４図のダイアグラムでは周波数のスケー
ルは対数であり、周波数の３の値は１０”　ヘルツの周
波数に相当する。

第２図と第３図の２種類の異なった増幅器の動作周波数
の関数である演算増幅器の入力段におけるノイズ特性間
の比較が第５図に示され、ここで曲線Ａは第２図の増幅
器に関連し曲線Ｂは第３図の増幅器に関連している。

第２図の演算増幅器（曲線Ａ）と第３図の増幅器（曲線
Ｂ）のスリューレイト間の比較が第６図に例示されてい
る。

静的状態下のパワー消失も第２図の増幅器と第３図の増
幅器とでは異なっている。く使用する特定の製造技術に
ついて示すと）第２図の増幅器は約８００　Ｘ　１０−
６ワソトを消失し、−力筒３図の増幅器は１００　Ｘ　
１０−’ワットを消失する。

これらの比較で分かるように、第２図及び第３図に示さ
れた２種類のコンフィギユレーションの本発明の実施例
による集積演算増幅器の固有特性は明確に異なっている
。

デジタルコントロール手段により異なった回路素子群間
の相互接続経路のトポロジを修正し従って機能的に異な
ったアナログ回路を得ることを可能にした本発明の他の
集積回路の例の基本的で筒略化した回路ダイアグラムが
第７図に示されている。種々の回路素子群間の異なった
相互接続経路は専用の集積アナログスイッチを開閉する
ことにより選択することができ、該スイッチは第７図で
それぞれの数字１から１６により示されている。

第７図の集積回路の回路素子群はその中にそれぞれｐ−
チャンネルトランジスタ、ｎ−チャンネルトランジスタ
又はコンデンサを示すためのＰ、Ｎ又はＣの文字が記入
された四角により示されている（回路はＣＭＯ３技術に
より形成されている）。

第７図の左側のダイオード接続さたｐ−チャンネルトラ
ンジスタのネットワークは前記集積回路の定バイアス電
圧ＶＰＩ、ＶＰ２及びＶＰ３のソースを表している。

第７図中で四角により示された各回路素子は、第８図、
第９図及び第１０図に示すように、バッテリ又は類似す
る単位回路素子群であることが好ましい。第８図に示さ
れたバッテリは実質的にｐチャンネルトランジスタを構
成する。形成されるトランジスタの特性は、既述の通り
集積選択スイソチのあるコンフィギユレーションを予備
設定することにより、バッテリを含んで成るより以上の
ｐ−チャンネル単位トランジスタを互いに直列に及び／
又は並列に接続することにより修正することができる。

第９図に示されたハフテリは実質的にｎ−チャンネルト
ランジスタを構成し、その特性は既述の通り関連する集
積選択スイッチのあるコンフィギユレーションを予備設
定することにより、バッテリを構成するより以上のｎ−
チャンネル単位トランジスタを互いに直列に及び／又は
並列に接続することにより広い範囲内で大きく修正する
ことができる。

第１０図に示したバッテリは、そのキャパシタンスが既
述の通りバッテリを形成するより以上の単位コンデンサ
を並列に接続することにより広い範囲内で修正できるコ
ンデンサを実質的に構成する。

下記する表には、種々の集積回路素子間の相互接続経路
を選択することを通して、それぞれの異なった機能的ア
ナログ回路を実現するために集積回路のトポロジを修正
することを許容する第７図の１６個の集積スイッチのコ
ンフィギユレーションが示されている。与えられた機能
的アナログ回路の例（それぞれ頭字語ＯＰ、Ａ、ＯＰ、
Ｂ、、Ｃ０ＭＰ、ＢＵＦ、Ａ及びＢＵＦ、Ｂにより特定
されている）について、前記１６個の集積スイッチのそ
れぞれの状態は次の表から明瞭に読み取ることができる
。

回路ＯＰ、Ａの実現に関して、第７図の集積回路のトポ
ロジ的に集積されたスイッチ１から１６のコンフィギユ
レーションを設定することにより、容量性及び抵抗性負
荷を駆動するために好適なプッシュプル出力段を有する
高ゲイン演算増幅器を得ることができる。

機能的回路ＯＰ、Ｂの実現に関して、第７図の集積回路
のトポロジ的に集積されたスイッチｌから１６のコンフ
ィギユレーションを設定することにより、抵抗性負荷の
ためのバッファ出力を有する広バンド演算増幅器を得る
ことができる。

機能的回路ＣＯＭＰの実現に関して、第７図の集積回路
の１６個のトポロジ的に集積されたスイッチのコンフィ
ギユレーションを設定することにより、バッファされて
いない出力を有する広バンドコンパレータを得ることが
できる。

機能的回路ＢＵＦ、Ａの実現に関して、第７図の集積回
路のトポロジ的に集積されたスイッチ１から１６のコン
フィギユレーションを設定することにより、容量性負荷
のために好適な出力段を有する高ゲインデカップリング
アナログバッファを得ることができる。

機能的回路ＢＵＦ、Ｂの実現に関して、第７図の集積回
路の１６個のトポロジ的に集積されたスイッチのコンフ
ィギユレーションを設定することにより、抵抗性負荷の
駆動のために好適な出力段を有するデカップリング広バ
ンドアナログバッファを得ることができる。

上記した表の例は第７図のｌ積回路で得られるトポロジ
のみに関するものではないことが注目されるであろう。

第７図の集積回路の１６個のトポロジ的に集積されたス
イッチの他の異なったコンフィギユレーションにより他
のアナログ機能回路を実現することができる。

勿論前記１６個のトポロジ的スイッチにより選択される
各機能的アナログ回路について、第７図の集積回路を形
成する回路素子群の異なったハフテリの選択スイッチの
コンフィギユレーションを選択することにより、十分な
変化の限界内で特定の機能曲回１路の固有特性を１１ト
正することが可能である。同じ千／ブ１−１に集積され
た持久記憶装置は、必要な固有特性を有する所望の機能
的アナログ回路を実現するだめの全てのトポロジ的な選
択スイッチの所望のコンフィギｊ、レーションを働かせ
る１、このような持久記憶装置のプログラミングは、前
記集積回路で実現されなければならない機能的回路の選
択と該選択された機能的アナログ回路が示さなければな
らない固有特性に関して、人力データを受け入れること
のできるソフトウニアブ「１グラムにより実行されるこ
とが好まＬ７い。

【図面の簡単な説明】

第１図は、多数の異なった得ることのできる固有の特性
の中からデジタル］】ン１−ロール丁段により選択でき
る国有の特性を有する、本発明の集積演算増幅器の簡略
化した回路ダイアグラム、第２図及び第３図は、前記演
算増幅器の機能的回路を形成する回路素子ネットワーク
が選択集積スイッチの状態の変化により異なって選択さ
れた第１図の集積演算増幅器の回路ダイアグラム、第４
図は、第２図及び第３図の回路の演算ｊｉら幅器のボー
ドダイアグラム、第５図は、第２図ムび第３図の回路の
演算増幅器の入力段のノイズ特性ダイアグラム、第６図
は、第２図及び第３図の回路の演算増幅器のスリ上−・
レートダイアゲラｌ１、第′１図は、そのトポロジがデ
ジタルコントローノ・７手段により選択されることので
きる本発明の集積アナログ回路の簡略化した回路ダイア
グラム、第８図、第９図及び第１０図は、それぞれ第７
図の集積回路中で利用されている素子のバッテリの回路
ダイアグラムである。 特許出Ｗｘ人　エノセヂエソセ マイクロエレクトＩコニクス 、１１３ ご ２１、ＥＩＢ　　［１１，Ｐ！Ｂ Ｄ、鴫 ８．６０ ｏ、ｇＩｌｌ ｉ、ａａ　　ｉ、ａｅ 、４８ １、ａａ 、８０ ロ

Claims (9)

【特許請求の範囲】
1. （１）機能的アナログ回路中で相互接続された多数の集
   積回路素子群により形成され、かつ回路のトポロジと固
   有特性が、前記集積回路により示されることのある任意
   の多数の回路トポロジと固有特性の間からデジタルコン
   トロール手段により選択される集積アナログ回路におい
   て、 各バッテリが機能的集積アナログ回路の回路素子を回路
   的に表す多数の回路素子群のバッテリと、異なった単一
   回路素子群間と異なった回路素子群のバッテリ間の変更
   できる多数の相互接続経路と、 各バッテリの各回路素子と直列に、かつ前記変更できる
   各相互接続経路と直列にかつ機能的に接続された集積選
   択スイッチと、 前記集積回路の同じチップ上に集積された専用のプログ
   ラムできる持久記憶装置により行われる、機能的アナロ
   グ回路を形成する選択された回路素子群の固有特性のア
   ンサンブルに対応する選択された回路トポロジと選択さ
   れた固有特性を有する機能的アナログ回路を実現するた
   めに、関連する集積スイッチを閉じることにより行われ
   る、前記回路素子群のバッテリに属するある回路素子の
   選択、及び前記変更できる相互接続経路間のある相互接
   続経路の選択と、 を含んで成ることを特徴とする集積アナログ回路。
2. （２）集積された持久記憶装置が、入力データとして、
   実現されなければならない機能的アナログ回路のタイプ
   及び該機能的アナログ回路が示さなければならない固有
   特性を決定する異なったパラメータの値に関連するデー
   タを受け入れることのできるソフトウェアプログラムに
   よりプログラムされるものである請求項１に記載のアナ
   ログ集積回路。
3. （３）いずれかのバッテリに属する回路素子群が構造的
   に同一であり、そして前記バッテリのより以上の並列に
   接続された単位素子群を通して、形成される回路素子の
   固有特性の十分に大きい変化範囲を許容するために十分
   に大きい数であり、かつ前記範囲が、単位素子の固有特
   性の値と前記バッテリを構成する全ての単位素子群の並
   列接続から生ずる素子の固有特性の値の中にあり、これ
   により、生ずる前記素子の少なくとも構造パラメータの
   実質的な直線タイプの変化を実現するようにした請求項
   １に記載のアナログ集積回路。
4. （４）いずれかのバッテリに属する回路素子群が構造的
   に異なり、かつ前記バッテリを構成する異なった特性を
   有するより以上の並列接続された単位素子群を通して、
   特定の単位素子の固有特性の値と機能的アナログ回路の
   前記バッテリを形成する全ての単位素子群の並列接続に
   より生ずる素子の固有特性の値の間の、回路素子群の固
   有特性の変化の範囲を許容する十分な数であり、これに
   より、生ずる前記素子の少なくとも構造パラメータの実
   質的な対数タイプの変化を得るようにした請求項１に記
   載のアナログ集積回路。
5. （５）選択されたトポロジと固有特性を有する機能的ア
   ナログ回路が演算増幅器である請求項１から４のいずれ
   かに記載のアナログ集積回路。
6. （６）選択されたトポロジと固有特性を有する機能的ア
   ナログ回路がバッファである請求項１から４のいずれか
   に記載のアナログ集積回路。
7. （７）各バッテリが、演算増幅器の機能的回路のそれぞ
   れトランジスタ及び補償コンデンサを回路的に表すトラ
   ンジスタと補償コンデンサのバッテリと、 前記トランジスタと前記コンデンサのバッテリの各トラ
   ンジスタと各補償コンデンサに直列にかつ機能的に接続
   された集積選択スイッチとを有し、対応する集積スイッ
   チを閉じて、前記演算増幅器と同じチップ上に集積され
   永続的にプログラムされた持久記憶装置により行われる
   、前記増幅器を構成する選択された回路素子群の固有特
   性のアンサンブルに対応するある固有特性を有する集積
   された演算増幅器の機能的回路を形成することにより行
   われる、前記それぞれのバッテリに属するあるトランジ
   スタとあるコンデンサの選択を行う、前記集積演算増幅
   器により示されることのある任意の多数の固有特性の中
   からデジタルコントロール手段により選択された固有特
   性を有する集積演算増幅器。
8. （８）集積された持久記憶装置が、形成される演算増幅
   器の固有特性を決定する異なったパラメータの所望値を
   入力データとして受け入れることのできるソフトウェア
   プログラムによりプログラムされる請求項７に記載の増
   幅器。
9. （９）単位素子群のバッテリがマトリックスの形態に配
   置され、該バッテリの１又は２以上の単位素子群が他の
   ものと電気的に直列に接続可能であり、該一連の単位素
   子群が前記バッテリの単位素子群の他のもの又は前記バ
   ッテリの単位素子群の一連の他のものに電気的に並列に
   接続可能である請求項１、３及び７のいずれかに記載の
   アナログ集積回路。