JPH0241512A - 低入出力差型定電圧装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータ回路などのように定電
圧電源を必要とする電子機器のだめの低入出力差型定電
圧装置に関するものである。

従来の技術 第３図は、従来の定電圧装置の構成を示している。第３
図において、１は電源入力端子であり、この電源入力端
子１と定電圧出力端子２との間には、電圧制御回路３が
設けられている。この電圧制御回路３は、前記入力端子
１にそのコレクタが接続され、そのエミッタが前記出力
端子２に接続されたトランジスタと、前記入力端子１と
前記トランジスタ４のペースとの間に接続されてトラン
ジスタ４に電圧制御電流を供給するための抵抗器５と、
この抵抗器５とトランジスタ４との間に並列に接続され
て一定電圧の基準電圧を発生させるための定電圧ダイオ
ード６と、この定電圧ダイオード６のカソードとトラン
ジスタ４のペースとの間に接続されて電源リップルを除
去するためのコンデンサ（キャパシタ）７より構成され
ている。

次に、上記構成を有する従来の定電圧装置の動作につい
て説明する。、第３図において、電源入力端子１に電圧
が印加されると、抵抗器５を介して定電圧ダイオード６
に電流が供給されて一定の電圧、即ち基準電圧が発生す
る。定電圧ダイオード６により生成された基準電圧は、
前記トランジスタ４のペースに印加される。このトラン
ジスタ４は前記電源入力端子１から入力される電源電圧
を前記定電圧ダイオード６からの基準電圧に基づいて電
圧制御動作を行ない、一定の電圧を定電圧出力端子２に
出力する。なお、コンデンサ７は電源リップルを除去す
るためのものであシ、電源入力端子１に印加される電源
電圧が変動した場合でも定電圧ダイオード６から安定し
た基準電圧出力を得るだめに設けられているものである
。このようにトランジスタ４乃至コンデンサ７より成る
電圧制御回路３が、従来のものにおいては定電圧装置と
して機能している。

第４図には、上記従来の定電圧装置の入出力特性が示さ
れている。第４図において、横軸は入力電源電圧Ｖ　Ｉ
　Ｎであり、縦軸は出力電圧ＶＯＵＴである。また、Ｖ
ａは定電圧装置を構成する電圧制御回路３の動作が安定
する電源入力電圧の所定値であり、Ｖｂは定電圧装置の
動作が安定したときの定格出力電圧値である。

第４図に示すように、従来の定電圧装置の入出力特性は
、入力電源電圧が所定値未満となると、電圧損失が大き
くなるだめ入力電圧に対して出力電圧が低下しているこ
とが解る。

このように、上記従来の定電圧装置においても定電圧ダ
イオード６により基準電圧が生成され、トランジスタ４
が動作することにより、一定の電圧の出力が得られるよ
うに機能している。

発明が解決しようとする課題 しかしながら、上述した従来の定電圧装置によれば、電
源入力端子１に印加される電源電圧が所定値以下となっ
た場合に、電圧制御回路３のトランジスタ４のペース電
流が低下するだめに、トランジスタ４の動作が不安定に
なるという問題点があった。このため、トランジスタ４
のコレクタ・エミッタ間の電圧損失が大きくなってしま
い、安定した定電圧出力を得ることができないという問
題点もあった。

この発明は、上述した問題を解決するために為されたも
のであり、電源入力端子に印加される電源電圧が所定値
未満となった場合でも安定した出力が得られる優れた低
入出力差型定電圧装置を提供することを目的とするもの
である。

課題を解決するための手段 上記目的を達成するため、この発明に係る低入出力差型
定電圧装置は、上記従来の定電圧装置を構成する電圧制
御回路に加えて、入力電源電圧が所定値未満となったこ
とを検出するための定電圧検出回路と、前記電圧制御回
路に印加される電源電圧を定電圧出力端子まで迂回させ
るための導通回路とを設けるようにしたものである。

作用 この発明は、上記のように構成することにより次のよう
な作用を有する。即ち、所定値以下の電源電圧が印加さ
れた場合は、定電圧検出回路により電源電圧が所定値未
満となったことを検出して導通回路を動作させることに
より、電圧制御回路に印加される電源電圧をバイパスさ
せ、入力電源電圧を定電圧出力端子に直接出力させて電
圧制御回路の電圧損失を低減し、安定した定電圧出力を
得られるようにしたものである。

実施例 以下、この発明に係る低入出力差型定電圧装置の好適な
実施例について添付図面を参照しながら詳細に説明する
。

第１図は、この発明の一実施例を示すものであシ、同図
において、従来の定電圧装置を説明した第３図と同一符
号が付された部材１〜７は、従来と同−又は相当する部
材を示している。

電源入力端子１には、この入力端子１から入力される電
源電圧が所定値未満となったことを検出する定電圧検出
回路８が接続されている。この実施例の場合の定電圧検
出回路８は、定電圧ダイオード９により構成されている
。

符号１０は、電圧制御回路３に供給される電源電圧が所
定値に満たないことを定電圧検出回路８が検出したとき
に電源電圧を電圧制御回路３から迂回させる導通回路で
ある。この導通回路１０は、上記定電圧検出回路８を構
成する定電圧ダイオード９のアノードに接続されてこの
定電圧ダイオード９が一定の電圧を検出したときにその
電圧信号を供給する第１の抵抗器１１と、この第１の抵
抗器１１にそのベースが接続されて前記定電圧ダイオー
ド９の検出した定電圧検出信号を増幅するＮＰＮ型の第
１のトランジスタ１２と、前記第１の抵抗器１１と第１
のトランジスタ１２のベースとの間に並列に接続されて
前記第１のトランジスタ１２の動作を安定させるだめの
第２の抵抗器１３と、前記第１のトランジスタ１２のコ
レクタにそのベースが接続されてそのコレクタより導通
信号を送出するＮＰＮ型の第２のトランジスタ１４と、
前記電源入力端子１と前記第１のトランジスタ１２のコ
レクタ及び第２のトランジスタ１４のベースとの間に介
挿され第２のトランジスタ１４に信号を印加するための
第３の抵抗器１５と、前記電源入力端子１にそのエミッ
タが接続され、そのコレクタが定電圧出力端子２に接続
され、そのベースに前記第２のトランジスタ１４に接続
されて電源入力端子１と定電圧出力端子２との間の導通
を制御するＰＮＰ型の第３のトランジスタ１６と、この
第３のトランジスタ１６のベースと前記第２のトランジ
スタ１４のコレクタとの間に介挿され第２のトランジス
タ１４からの導通制御信号を第３のトランジスタに印加
するための第４の抵抗器１７とにより構成されている。

次に、上記構成を有するこの実施例の動作について説明
する。上記実施例において電源入力端子１に印加される
電源電圧が高い場合は、定電圧検出回路８を構成する定
電圧ダイオード９の作用によシ、導通回路１０の第１の
抵抗器１１を介して、定電圧検出信号が第１のトランジ
スタ１２に印加される。この第１のトランジスタ１２に
信号が印加されることにより、トランジスタ１２は能動
状態となる。

この能動状態にある第１のトランジスタ１２の作用によ
シ、抵抗器１５を介して第２のトランジスタ１４に印加
される信号が第１のトランジスタ１２に吸収されるだめ
、第２のトランジスタ１４は非能動状態となる。この非
能動状態にある第２のトランジスタ１４の作用により、
第４の抵抗器１７を介して第３のトランジスタ１６に印
加される導通制御電流が阻止される。この第２のトラン
ジスタ１４の作用により、第３のトランジスタ１６が非
能動状態となるだめ、電源入力端子１に印加された入力
電圧が第３のトランジスタ１６を介して定電圧出力端子
２に出力されることはない。

一方、符号４乃至７の各回路素子より成る電圧制御回路
３は従来例で示しだものと同一の回路構成であり、電源
入力端子１から抵抗器５を介して定電圧ダイオード６に
電流が供給されることにより、この定電圧ダイオード６
より基準電圧が発生する。この電圧制御回路３のトラン
ジスタ４は、電源入力端子１から印加される電圧を定電
圧ダイオード６より印加される基準電圧により電圧制御
し、定電圧出力端子２に一定の基準電圧を出力している
。

次に、電源入力端子１に印加される電圧が低い場合は、
定電圧検出回路８を構成する定電圧ダイオード９から導
通回路１０の第１の抵抗器１１を介して、第１のトラン
ジスタ１２に定電圧検出信号が印加されることは無い。

この第１のトランジスタ１２に定電圧検出信号が印加さ
れないことによシ、第１のトランジスタ１２は非能動状
態となる。非能動状態の第１のトランジスタ１２の作用
によシ、第３の抵抗器１５を介して第２のトランジスタ
１４に信号が印加され、第２のトランジスタ１４は能動
状態となる。能動状態となった第２のトランジスタ１４
の作用により、第４の抵抗器１７を介して第３のトラン
ジスタ１６に導通制御電流が供給され、第３のトランジ
スタ１６が能動状態となる。能動状態の第３のトランジ
スタ１６においては、第３のトランジスタ１６の入力と
出力の間における電圧損失は電圧制御回路３のトランジ
スタ４の電圧損失に比べ非常に少ない。

このために、能動状態の第３のトランジスタ１６の作用
により、電源入力端子１に印加された電源電圧がほとん
ど低下することなく定電圧出力端子２に出力される。

一方、前記電圧制御回路３においては、そのトランジス
タ４の電圧損失が大きくなるため、電源入力端子１から
抵抗器５を介してトランジスタ４の制御電流が十分印加
されなくなる。このため、トランジスタ４に制御電流が
十分印加されないことにより、トランジスタ４は非能動
状態となり、入力電圧はトランジスタ４から定電圧出力
端子２へ出力されない。

第２図は、この実施例に係る低入出力差型定電圧装置の
入出力特性を示している。第２図において、横軸は入力
電源電圧ＶＩＮであシ、縦軸は出力電圧ＶＯＵＴである
。また、Ｖａは定電圧回路の動作が安定する入力電圧の
所定値であり、ｖｂは定電圧装置の動作安定時の定格出
力電圧値である。

第１図の本実施例の符号４〜７で構成される電圧制御回
路３の入出力特性をＡとし、符号９．１１〜１７で構成
される導通回路１０（定電圧検出回路８を含む）を回路
の入出力特性をＢとし、本実施例の全回路の入出力特性
をＣとすると、各回路の入出力特性は第２図に示される
ようになる。即ち、従来の定電圧回路と同一構成の電圧
制御回路３の入出力特性Ａは、入力が所定値Ｖａ未満と
なると、出力電圧が入力電圧に対して大きく低下するこ
とになる。

一方、定電圧検出回路８と導通回路１０との入出力特性
Ｂは、入力電圧が所定値未満となると、出力電圧が入力
電圧にほぼ正比例していることが解る。よって、入出力
特性Ａと特性Ｂとを有する回路の複合回路である全体回
路の特性Ｃは、入力電圧が所定値未満の場合は、出力電
圧は入力電圧に正比例しており、入力電圧が所定値以上
においては、定格出力電圧ｖｂが安定して出力されるこ
とになる。

従って、第２図から明らかなように、本実施例の低入出
力差型定電圧装置においては、従来の定電圧装置と比べ
、入力電源電圧が所定値未満であっても安定した出力が
得られる。

このように上記実施例によれば、電源電圧が低下した場
合は第３のトランジスタ１６が動作することにより電源
入力端子１と定電圧出力端子２間が導通状態となり、４
〜７で構成される電圧制御回路３が動作しないため、電
圧損失を最小限にすることができる。

発明の効果 本発明は上記実施例より明らかなように以下に示す効果
を有する。

（１）回路の電圧損失が少ないため、電源電圧が低下し
た場合でも安定した出力が得られる。

（２）電源電圧が低い場合は、電圧制御回路のトランジ
スタ、定電圧ダイオードが動作しないため消費電力が少
ない。

【図面の簡単な説明】

第１図は本発明に係る低入出力差型定電圧装置の一実施
例によるブロック構成図、第２図は第１図の実施例の各
回路における入出力特性図、第３図は従来の定電圧装置
のブロック構成図、第４図は第３図で示しだ従来の定電
圧装置の入力特性図である。 １・・・電源入力端子、２・・・定電圧出力端子、３・
・・電圧制御回路、４・・・トランジスタ、５・・・抵
抗器、６・・・定電圧ダイオード、７・・・コンデンサ
（キャパシタ）、８・・・定電圧検出回路、９・・・定
電圧ダイオド、１０・・・導通回路、１１・・・第１の
抵抗器、１２・・・第１のトランジスタ、１３・・・第
２の抵抗器、１４・・・第２のトランジスタ、１５・・
・第３の抵抗器、１６・・第３のトランジスタ、１７・
・第４の抵抗器。 代理人の氏名　弁理士　粟野重孝　ほか１名図 萬２図 θ ＬＬ 第３図

Claims (6)

【特許請求の範囲】
1. （１）所定値以上の入力電源電圧の印加により一定の電
   圧を出力する電圧制御回路と、前記入力電源電圧が前記
   所定値未満か否かを検出する定電圧検出回路と、この定
   電圧検出回路により前記入力電源電圧が所定値未満であ
   ることを検出したときに前記電圧制御回路に入力されて
   いる前記入力電源電圧を迂回させる導通回路とを有する
   低入出力差型定電圧装置。
2. （２）前記電圧制御回路は、コレクタが電源電圧入力端
   子にエミッタが定電圧出力端子に夫々接続されて前記入
   力電源電圧を制御するトランジスタと、このトランジス
   タのベースに電圧制御用の電流を供給する抵抗と、この
   抵抗及び前記トランジスタのベース間に並列に接続され
   、前記トランジスタに一定値の基準電圧を供給する定電
   圧ダイオードと、この定電圧ダイオードと前記トランジ
   スタベース間に並列に接続され、トランジスタに供給さ
   れる基準電圧のリップル成分を除去するコンデンサを有
   する請求項第１項記載の低入出力差型定電圧装置。
3. （３）前記定電圧検出回路は、そのカソード側が電源電
   圧入力端子側にアノード側が前記導通回路に夫々接続さ
   れて入力電源電圧の一定電圧値を検出する定電圧ダイオ
   ードを有する請求項第１項又は第２項記載の低入出力差
   型定電圧装置。
4. （４）前記導通回路は、定電圧検出回路の出力側に接続
   され、この定電圧検出回路が一定電圧を検出したときの
   信号を供給する第１の抵抗と、この第１の抵抗にそのベ
   ース側が接続され、前記定電圧検出回路の検出信号を増
   幅する第１のトランジスタと、この第１のトランジスタ
   のコレクタにそのベース側が接続され、そのコレクタよ
   り導通信号を送出する第２のトランジスタと、この第２
   のトランジスタのコレクタ出力をそのベースより受入れ
   て前記電圧制御回路の入力端子と出力端子との間の導通
   を制御する第３のトランジスタと、により構成されてい
   る請求項第１項〜第３項のいずれかに記載の低入出力差
   型定電圧装置。
5. （５）前記導通回路を構成する第１、第２のトランジス
   タはＮＰＮ型トランジスタにより構成され、前記第３の
   トランジスタはＰＮＰ型トランジスタにより構成されて
   なる請求項第１項〜第４項のいずれかに記載の低入出力
   差型定電圧装置。
6. （６）前記導通回路は、前記第１のトランジスタの動作
   を安定させるための第２の抵抗と、前記第２のトランジ
   スタに信号を印加させるための第３の抵抗と、前記第２
   のトランジスタのコレクタからの導通制御信号を前記第
   ３のトランジスタに印加するための第４の抵抗と、を備
   えてなる請求項第１項〜第５項のいずれかに記載の低入
   出力差型定電圧装置。