JPH0241717Y2 - - Google Patents
Info
- Publication number
- JPH0241717Y2 JPH0241717Y2 JP1982103447U JP10344782U JPH0241717Y2 JP H0241717 Y2 JPH0241717 Y2 JP H0241717Y2 JP 1982103447 U JP1982103447 U JP 1982103447U JP 10344782 U JP10344782 U JP 10344782U JP H0241717 Y2 JPH0241717 Y2 JP H0241717Y2
- Authority
- JP
- Japan
- Prior art keywords
- coin
- flip
- flop
- output
- coins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Coins (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、硬貨通路に近接して配置した選別
コイルによる電磁界と投入された硬貨との相互作
用により投入された硬貨の真偽を判別する硬貨選
別装置に関する。
コイルによる電磁界と投入された硬貨との相互作
用により投入された硬貨の真偽を判別する硬貨選
別装置に関する。
この種の投入された硬貨と選別コイルによる電
磁界との相互作用により投入された硬貨の真偽を
判別する硬貨選別装置は、硬貨通路を転動中の硬
貨を選別コイルにより検査して真偽を判定し、こ
の真偽判定出力により硬貨通路の端部に設けたゲ
ートを制御し、当該ゲートによつて正貨は正貨通
路に、偽貨は返却通路に振り分けられる。このよ
うな従来装置としては特公昭47−30877号公報に
記載された発明が良く知られている。
磁界との相互作用により投入された硬貨の真偽を
判別する硬貨選別装置は、硬貨通路を転動中の硬
貨を選別コイルにより検査して真偽を判定し、こ
の真偽判定出力により硬貨通路の端部に設けたゲ
ートを制御し、当該ゲートによつて正貨は正貨通
路に、偽貨は返却通路に振り分けられる。このよ
うな従来装置としては特公昭47−30877号公報に
記載された発明が良く知られている。
この特公昭47−30877号公報に記載された発明
は、投入された硬貨を選別コイルにより検査して
正貨と判別されたとき当該投入硬貨の金種に対応
するフリツプフロツプをセツトすると同時に他の
金種のフリツプフロツプをリセツトする。前記セ
ツトされたフリツプフロツプの出力によりゲート
を開放して投入硬貨を正貨通路に導く。
は、投入された硬貨を選別コイルにより検査して
正貨と判別されたとき当該投入硬貨の金種に対応
するフリツプフロツプをセツトすると同時に他の
金種のフリツプフロツプをリセツトする。前記セ
ツトされたフリツプフロツプの出力によりゲート
を開放して投入硬貨を正貨通路に導く。
このとき正貨通路には硬貨検知器があり、この
硬貨検知器の検知信号によりゲートを閉じるとと
もに前記セツトされたフリツプフロツプの出力と
の論理積信号により硬貨計数用信号を発し、かつ
前記検知信号によりフリツプフロツプをリセツト
するものである。この従来装置によれば硬貨が正
貨通路に受入れられたことを検知してゲートを閉
じ硬貨計数用信号を発するので糸釣り硬貨による
悪戯を防止できる。
硬貨検知器の検知信号によりゲートを閉じるとと
もに前記セツトされたフリツプフロツプの出力と
の論理積信号により硬貨計数用信号を発し、かつ
前記検知信号によりフリツプフロツプをリセツト
するものである。この従来装置によれば硬貨が正
貨通路に受入れられたことを検知してゲートを閉
じ硬貨計数用信号を発するので糸釣り硬貨による
悪戯を防止できる。
ところが、この従来装置では正貨が連続投入さ
れた場合に次のような誤計数が生じる。すなわ
ち、たとえば金種の異なる硬貨が連続投入された
場合、先行する硬貨の金種に対応するフリツプフ
ロツプは後続硬貨の真偽判定信号によりリセツト
され後続硬貨の金種に対応するフリツプフロツプ
がセツトされる。これにより先行する硬貨が正貨
通路に導かれて硬貨検知器より検知されたとき、
この検知信号と論理積（硬貨計数用信号）がとら
れるのは後続硬貨の金種に対応したフリツプフロ
ツプである。従つて、先行する硬貨の硬貨計数用
信号は発せられないこととなり、投入合計額の計
数値が実際の投入金額と異なるという誤計数を生
じる。
れた場合に次のような誤計数が生じる。すなわ
ち、たとえば金種の異なる硬貨が連続投入された
場合、先行する硬貨の金種に対応するフリツプフ
ロツプは後続硬貨の真偽判定信号によりリセツト
され後続硬貨の金種に対応するフリツプフロツプ
がセツトされる。これにより先行する硬貨が正貨
通路に導かれて硬貨検知器より検知されたとき、
この検知信号と論理積（硬貨計数用信号）がとら
れるのは後続硬貨の金種に対応したフリツプフロ
ツプである。従つて、先行する硬貨の硬貨計数用
信号は発せられないこととなり、投入合計額の計
数値が実際の投入金額と異なるという誤計数を生
じる。
本考案は、上述の点に鑑み、選別コイルの検出
信号が所定の正貨判別基準範囲内にあることを検
出して出力を発生する比較回路から所定期間内に
連続して出力を発生させるような連続投入が発生
した場合に、これらの連続投入硬貨を返却できる
ようにした硬貨選別装置を提供することを目的と
する。
信号が所定の正貨判別基準範囲内にあることを検
出して出力を発生する比較回路から所定期間内に
連続して出力を発生させるような連続投入が発生
した場合に、これらの連続投入硬貨を返却できる
ようにした硬貨選別装置を提供することを目的と
する。
本考案は、上述の目的を達成するため、硬貨投
入口から投入された投入硬貨が転動する硬貨通路
と、該硬貨通路を転動する投入硬貨の性状を検出
する選別コイルと、該選別コイルを挾んで硬貨の
転動方向に対して前後にそれぞれ設けた第１およ
び第２の硬貨検知器と、前記選別コイルの検出信
号が所定の正貨判別基準範囲内にあることを検出
して出力を発生する比較回路と、該比較回路の出
力によりセツトされる第１のフリツプフロツプ
と、該第１のフリツプフロツプがセツトされてい
るときに前記比較回路の出力が発生したことを検
出してセツトされる第２のフリツプフロツプと、
前記第１の硬貨検知器の硬貨検知信号によりセツ
トされると共に、第２の硬貨検知器の硬貨検知信
号によりセツトされ、リセツト出力により前記第
１および第２のフリツプフロツプをリセツトする
第３のフリツプフロツプと、前記第２の硬貨検知
器の硬貨検知信号が発生したときに前記第１のフ
リツプフロツプがセツトされており第２のフリツ
プフロツプがリセツトされていることを検出して
前記硬貨が正貨であることを示す正貨信号を発生
する正貨信号発生手段と、前記正貨信号の発生に
基づいて所定時間出力を発生するタイマと、該タ
イマの出力消滅時には第１状態とされ、出力発生
時には第２状態とされて前記投入硬貨を振り分け
るゲートと、該ゲートの第１状態により前記投入
硬貨が導びかれる返却通路と、前記ゲートの第２
状態により前記投入硬貨が導びかれる正貨通路と
を備えることを特徴としている。
入口から投入された投入硬貨が転動する硬貨通路
と、該硬貨通路を転動する投入硬貨の性状を検出
する選別コイルと、該選別コイルを挾んで硬貨の
転動方向に対して前後にそれぞれ設けた第１およ
び第２の硬貨検知器と、前記選別コイルの検出信
号が所定の正貨判別基準範囲内にあることを検出
して出力を発生する比較回路と、該比較回路の出
力によりセツトされる第１のフリツプフロツプ
と、該第１のフリツプフロツプがセツトされてい
るときに前記比較回路の出力が発生したことを検
出してセツトされる第２のフリツプフロツプと、
前記第１の硬貨検知器の硬貨検知信号によりセツ
トされると共に、第２の硬貨検知器の硬貨検知信
号によりセツトされ、リセツト出力により前記第
１および第２のフリツプフロツプをリセツトする
第３のフリツプフロツプと、前記第２の硬貨検知
器の硬貨検知信号が発生したときに前記第１のフ
リツプフロツプがセツトされており第２のフリツ
プフロツプがリセツトされていることを検出して
前記硬貨が正貨であることを示す正貨信号を発生
する正貨信号発生手段と、前記正貨信号の発生に
基づいて所定時間出力を発生するタイマと、該タ
イマの出力消滅時には第１状態とされ、出力発生
時には第２状態とされて前記投入硬貨を振り分け
るゲートと、該ゲートの第１状態により前記投入
硬貨が導びかれる返却通路と、前記ゲートの第２
状態により前記投入硬貨が導びかれる正貨通路と
を備えることを特徴としている。
本考案においては、投入された正貨が選別コイ
ルの位置を通過すると比較回路から出力が発生さ
れて第１のフリツプフロツプがセツトされる。そ
して、第２の硬貨検知器により検知された時点で
第１のフリツプフロツプのみがセツトされていれ
ば、正貨信号が発生され、タイマの出力によりゲ
ートが第２状態とされて投入硬貨は正貨通路に導
びかれる。しかしながら、第１および第２のフリ
ツプフロツプをリセツト出力によりリセツトする
第３のフリツプフロツプは、第１および第２の硬
貨検知器の硬貨検知信号によりそれぞれセツト、
リセツトされるものであるから、先行硬貨が第１
の硬貨検知器で検知されてから第２の硬貨検知器
で検知される以前に後続硬貨により比較回路から
出力が発生される連続投入が発生した場合には、
第１および第２のフリツプフロツプが共にセツト
されるので、正貨信号は発生されず、タイマから
も出力は発生されない。従つて、このような連続
投入が発生した場合にはゲートは第１状態にされ
たままであり、連続投入硬貨は返却通路に導びか
れ、返却される。
ルの位置を通過すると比較回路から出力が発生さ
れて第１のフリツプフロツプがセツトされる。そ
して、第２の硬貨検知器により検知された時点で
第１のフリツプフロツプのみがセツトされていれ
ば、正貨信号が発生され、タイマの出力によりゲ
ートが第２状態とされて投入硬貨は正貨通路に導
びかれる。しかしながら、第１および第２のフリ
ツプフロツプをリセツト出力によりリセツトする
第３のフリツプフロツプは、第１および第２の硬
貨検知器の硬貨検知信号によりそれぞれセツト、
リセツトされるものであるから、先行硬貨が第１
の硬貨検知器で検知されてから第２の硬貨検知器
で検知される以前に後続硬貨により比較回路から
出力が発生される連続投入が発生した場合には、
第１および第２のフリツプフロツプが共にセツト
されるので、正貨信号は発生されず、タイマから
も出力は発生されない。従つて、このような連続
投入が発生した場合にはゲートは第１状態にされ
たままであり、連続投入硬貨は返却通路に導びか
れ、返却される。
次に、本考案の一実施例を図面に基づいて詳細
に説明する。第１図および第２図はそれぞれ本考
案の一実施例を示し、第１図は硬貨選別機の要部
を示す概略構成図、第２図は回路構成図である。
に説明する。第１図および第２図はそれぞれ本考
案の一実施例を示し、第１図は硬貨選別機の要部
を示す概略構成図、第２図は回路構成図である。
第１図において、１は硬貨投入口１１および硬
貨通路を形成する突片１２を有する選別機本体、
L0は硬貨通路の突片１２上を転動する硬貨と対
向する面に固定配置した選別コイル、SW1，SW2
は選別コイルL0を挾み選別コイルL0の硬貨転動
方向に対して前方および後方に配置した検知器、
２は硬貨通路に出没自在で硬貨を矢印Ａで示す正
貨通路または矢印Ｂで示す返却通路に振り分ける
ゲートである。前記検知器SW1，SW2は例えば発
光ダイオードおよびフオトトランジスタからな
る。前記硬貨投入口１１から投入された硬貨は点
線で示すような経路に沿つて移動する。すなわ
ち、投入口１１から投入された硬貨は硬貨通路の
突片１２上を転動して検知器SW1、選別コイル
L0、硬貨検知器SW2位置を順次通過してゲート
２の位置に達する。このときゲート２はその硬貨
が正貨である場合には硬貨通路より退出して（第
２状態とされ）硬貨の落下を阻止することなく矢
印Ａで示す正貨通路に落下させ、硬貨が偽貨であ
る場合には硬貨通路上に突出して（第１状態とさ
れ）その硬貨の正貨通路への落下を阻止し矢印Ｂ
で示す返却通路に導びく。
貨通路を形成する突片１２を有する選別機本体、
L0は硬貨通路の突片１２上を転動する硬貨と対
向する面に固定配置した選別コイル、SW1，SW2
は選別コイルL0を挾み選別コイルL0の硬貨転動
方向に対して前方および後方に配置した検知器、
２は硬貨通路に出没自在で硬貨を矢印Ａで示す正
貨通路または矢印Ｂで示す返却通路に振り分ける
ゲートである。前記検知器SW1，SW2は例えば発
光ダイオードおよびフオトトランジスタからな
る。前記硬貨投入口１１から投入された硬貨は点
線で示すような経路に沿つて移動する。すなわ
ち、投入口１１から投入された硬貨は硬貨通路の
突片１２上を転動して検知器SW1、選別コイル
L0、硬貨検知器SW2位置を順次通過してゲート
２の位置に達する。このときゲート２はその硬貨
が正貨である場合には硬貨通路より退出して（第
２状態とされ）硬貨の落下を阻止することなく矢
印Ａで示す正貨通路に落下させ、硬貨が偽貨であ
る場合には硬貨通路上に突出して（第１状態とさ
れ）その硬貨の正貨通路への落下を阻止し矢印Ｂ
で示す返却通路に導びく。
第２図は硬貨の選別を行なう回路図を示し、第
２図において、ABは選別コイルL0、可変コイル
L1、可変抵抗R0、固定抵抗r1，r0により構成され
たブリツジ回路、RSは演算増幅器OP、帰還抵抗
R1、ダイオードD1とD2、平滑コンデンサC1から
なる整流平滑回路、CPは差動増幅器DA、帰還抵
抗R2からなる比較回路、SWはＲ−Ｓフリツプフ
ロツプFF3、抵抗R3、コンデンサC2、アンド回路
AD1からなる検知出力回路、OUTはＪ−Ｋフリ
ツプフロツプFF1、Ｒ−ＳフリツプフロツプFF2、
アンド回路AD2とAD3、タイマＴからなる出力回
路である。第２図に示す回路において、ブリツジ
回路ABの出力V1が整流平滑回路RSで整流・平
滑される。次にこの整流平滑回路RSの直流出力
V2は比較回路CPの差動増幅器DAで正貨判別基
準電圧CVと比較され、この比較回路CPは出力
V2が基準電圧CVよりも低い状態にあるとき、す
なわちブリツジ回路ABが平衡したとき出力V3と
して単パルスの選別信号を出力回路OUTの第１
のフリツプフロツプFF1のクロツクパルス入力端
子CLに送出する。一方、検知出力回路SWは第３
のフリツプフロツプFF3のセツト入力に検知器
SW1の検知信号SW11の入力がない場合にはその
Ｑ端子から論理信号「１」（以下単に「１」とす
る）が出力されているのでアンド回路AD1のアン
ド条件が成立しており、出力回路OUTの第１、
第２のフリツプフロツプFF1，FF2のクリア入力
Ｃ、リセツト入力Ｒに「１」を出力して各フリツ
プフロツプFF1，FF2をリセツトしている。フリ
ツプフロツプFF3のセツト入力に検知器SW1から
の検知信号SW11が入力すると端子には論理信
号「０」（以下単に「０」とする）が現われるの
でアンド回路AD1を介して各フリツプフロツプ
FF1，FF2に供給されていたリセツト信号が解除
され、このときから硬貨選別期間が開始される。
この硬貨選別期間の終了はフリツプフロツプFF3
のリセツト入力Ｒに硬貨検知器SW3からの検知信
号SW21が入力することにより行なわれる。フリ
ツプフロツプFF3がリセツトされるとその端子
に再び「１」が現われ、これによりアンド回路
AD1を介してフリツプフロツプFF1，FF2のクリ
ア入力Ｃ、リセツト入力Ｒにリセツト信号が与え
られる。前記アンド回路AD1の一方の入力端に接
続されたコンデンサC2はフリツプフロツプFF3の
Ｑ端子「１」が現われたときこれと同時にフリツ
プフロツプFF1，FF2をリセツトするのではなく、
短い所定時間だけ遅らせてアンド回路AD1のアン
ド条件が満足されるようにするもので、硬貨選別
期間を決定する硬貨検知器SW2で硬貨が検知され
る直前に比較回路CPから単パルスの選別信号V3
が出力されたときこの出力をフリツプフロツプ
FF1またはFF2で確実に記憶させるためのもので
ある。出力回路OUTは前記検知出力回路SWに
より定められる硬貨選別期間に比較回路CPから
ブリツジ回路の平衡状態を表わす選別信号V3が
ただ１回のみ現われた場合、すなわち連続投入が
なかつた場合にフリツプフロツプFF1がセツトさ
れて硬貨検知器SW2から検知信号が与えられたと
きアンド回路AD3を介してタイマＴに入力「１」
が与えられる。このとき正貨信号発生手段として
のアンド回路AD3を介して硬貨計数用正貨信号Ｍ
が発信される。また前記硬貨選別期間中にブリツ
ジ回路の平衡状態を表わす選別信号V3が２回以
上現われた場合、すなわち正貨が連続投入された
場合にはフリツプフロツプFF1，FF2が共にセツ
トされるのでアンドAD3のアンド条件が満足され
ず、この場合にはタイマＴに入力「１」が与えら
れずタイマＴは動作しない。タイマＴはアンド
AD3を介して入力「１」があると限時動作を開始
して所定時間幅の出力「１」を送出し、この出力
「１」はゲート制御信号Ｇとして利用される。
２図において、ABは選別コイルL0、可変コイル
L1、可変抵抗R0、固定抵抗r1，r0により構成され
たブリツジ回路、RSは演算増幅器OP、帰還抵抗
R1、ダイオードD1とD2、平滑コンデンサC1から
なる整流平滑回路、CPは差動増幅器DA、帰還抵
抗R2からなる比較回路、SWはＲ−Ｓフリツプフ
ロツプFF3、抵抗R3、コンデンサC2、アンド回路
AD1からなる検知出力回路、OUTはＪ−Ｋフリ
ツプフロツプFF1、Ｒ−ＳフリツプフロツプFF2、
アンド回路AD2とAD3、タイマＴからなる出力回
路である。第２図に示す回路において、ブリツジ
回路ABの出力V1が整流平滑回路RSで整流・平
滑される。次にこの整流平滑回路RSの直流出力
V2は比較回路CPの差動増幅器DAで正貨判別基
準電圧CVと比較され、この比較回路CPは出力
V2が基準電圧CVよりも低い状態にあるとき、す
なわちブリツジ回路ABが平衡したとき出力V3と
して単パルスの選別信号を出力回路OUTの第１
のフリツプフロツプFF1のクロツクパルス入力端
子CLに送出する。一方、検知出力回路SWは第３
のフリツプフロツプFF3のセツト入力に検知器
SW1の検知信号SW11の入力がない場合にはその
Ｑ端子から論理信号「１」（以下単に「１」とす
る）が出力されているのでアンド回路AD1のアン
ド条件が成立しており、出力回路OUTの第１、
第２のフリツプフロツプFF1，FF2のクリア入力
Ｃ、リセツト入力Ｒに「１」を出力して各フリツ
プフロツプFF1，FF2をリセツトしている。フリ
ツプフロツプFF3のセツト入力に検知器SW1から
の検知信号SW11が入力すると端子には論理信
号「０」（以下単に「０」とする）が現われるの
でアンド回路AD1を介して各フリツプフロツプ
FF1，FF2に供給されていたリセツト信号が解除
され、このときから硬貨選別期間が開始される。
この硬貨選別期間の終了はフリツプフロツプFF3
のリセツト入力Ｒに硬貨検知器SW3からの検知信
号SW21が入力することにより行なわれる。フリ
ツプフロツプFF3がリセツトされるとその端子
に再び「１」が現われ、これによりアンド回路
AD1を介してフリツプフロツプFF1，FF2のクリ
ア入力Ｃ、リセツト入力Ｒにリセツト信号が与え
られる。前記アンド回路AD1の一方の入力端に接
続されたコンデンサC2はフリツプフロツプFF3の
Ｑ端子「１」が現われたときこれと同時にフリツ
プフロツプFF1，FF2をリセツトするのではなく、
短い所定時間だけ遅らせてアンド回路AD1のアン
ド条件が満足されるようにするもので、硬貨選別
期間を決定する硬貨検知器SW2で硬貨が検知され
る直前に比較回路CPから単パルスの選別信号V3
が出力されたときこの出力をフリツプフロツプ
FF1またはFF2で確実に記憶させるためのもので
ある。出力回路OUTは前記検知出力回路SWに
より定められる硬貨選別期間に比較回路CPから
ブリツジ回路の平衡状態を表わす選別信号V3が
ただ１回のみ現われた場合、すなわち連続投入が
なかつた場合にフリツプフロツプFF1がセツトさ
れて硬貨検知器SW2から検知信号が与えられたと
きアンド回路AD3を介してタイマＴに入力「１」
が与えられる。このとき正貨信号発生手段として
のアンド回路AD3を介して硬貨計数用正貨信号Ｍ
が発信される。また前記硬貨選別期間中にブリツ
ジ回路の平衡状態を表わす選別信号V3が２回以
上現われた場合、すなわち正貨が連続投入された
場合にはフリツプフロツプFF1，FF2が共にセツ
トされるのでアンドAD3のアンド条件が満足され
ず、この場合にはタイマＴに入力「１」が与えら
れずタイマＴは動作しない。タイマＴはアンド
AD3を介して入力「１」があると限時動作を開始
して所定時間幅の出力「１」を送出し、この出力
「１」はゲート制御信号Ｇとして利用される。
次に本考案の硬貨選別動作について説明する。
第１図に示す硬貨投入口１１より硬貨が投入され
る以前で選別コイルL0のインピーダンス変化が
ない状態ではブリツジ回路ABは不平衡状態にあ
りブリツジ回路ABはの出力V1は大きな不平衡電
圧となり、この不平衡電圧の波形を第３図V1に
示す。第３図は正貨が１枚のみ投入された場
合、は正貨が２枚連続投入された場合の波形図
を示す。硬貨が投入される以前ではフリツプフロ
ツプFF3は後述より明らかになるがリセツト状態
にあり、これによりアンド回路AD1を介してフリ
ツプフロツプFF1，FF2もリセツト状態にある。
フリツプフロツプFF1〜FF3がこのような状態に
あるとき、正貨が硬貨投入口１１から投入された
とすると、この硬貨は先づ検知器SW1によつて検
知され、検知器SW1から第３図にSW11で示す
ような検知信号が発信される。この検知信号
SW11をセツト入力とするフリツプフロツプFF3
は当該検知信号を与えられると同時に第３図に
FF3で示すようにセツトされる。これによりフリ
ツプフロツプFF3の端子「０」が現われ、アン
ド回路AD1はアンド条件が成り立たなくなるので
アンド回路AD1の出力は「０」となる。アンド回
路AD1の出力が「０」となることにより各フリツ
プフロツプFF1，FF2のリセツト入力は解除され
硬貨選別期間の開始となる。フリツプフロツプ
FF2の端子からはアンド回路AD3の一つの入力
端に「１」が与えられている。
第１図に示す硬貨投入口１１より硬貨が投入され
る以前で選別コイルL0のインピーダンス変化が
ない状態ではブリツジ回路ABは不平衡状態にあ
りブリツジ回路ABはの出力V1は大きな不平衡電
圧となり、この不平衡電圧の波形を第３図V1に
示す。第３図は正貨が１枚のみ投入された場
合、は正貨が２枚連続投入された場合の波形図
を示す。硬貨が投入される以前ではフリツプフロ
ツプFF3は後述より明らかになるがリセツト状態
にあり、これによりアンド回路AD1を介してフリ
ツプフロツプFF1，FF2もリセツト状態にある。
フリツプフロツプFF1〜FF3がこのような状態に
あるとき、正貨が硬貨投入口１１から投入された
とすると、この硬貨は先づ検知器SW1によつて検
知され、検知器SW1から第３図にSW11で示す
ような検知信号が発信される。この検知信号
SW11をセツト入力とするフリツプフロツプFF3
は当該検知信号を与えられると同時に第３図に
FF3で示すようにセツトされる。これによりフリ
ツプフロツプFF3の端子「０」が現われ、アン
ド回路AD1はアンド条件が成り立たなくなるので
アンド回路AD1の出力は「０」となる。アンド回
路AD1の出力が「０」となることにより各フリツ
プフロツプFF1，FF2のリセツト入力は解除され
硬貨選別期間の開始となる。フリツプフロツプ
FF2の端子からはアンド回路AD3の一つの入力
端に「１」が与えられている。
検知器SW1によつて検知された硬貨は次いで選
別コイルL0の位置を通過する。このときブリツ
ジ回路ABは選別コイルL0のインピーダンス変化
により平衡状態となる。ブリツジ回路ABの出力
V1は前記したように整流平滑回路RSで整流され
更に平滑されて第３図にV2で示すような“正”
の直流出力V2となる。この出力V2は比較回路CP
で正貨判別基準電圧CVと比較される。この基準
電圧CVは第３図のV2のところに示す。ブリツ
ジ回路ABの出力V1の大きさは、ブリツジが不平
衡状態から平衡状態となるに従い零に近づくの
で、ブリツジ回路ABの平衡時には整流平滑回路
RSの出力V2は基準電圧CVよりも低下する。比
較回路CPでは出力V2が基準電圧CVよりも下回
ると信号を発し、出力V2が基準電圧CVを下回つ
ている間第３図にV3で示すような単パルスの
選別信号V3を出力する。比較回路CPの選別信号
V3は出力回路OUTのフリツプフロツプFF1のク
ロツクパルス入力端子CLに与えられる。このと
きフリツプフロツプFF1はリセツト入力を解除さ
れているので、選別信号V3が入力することによ
りセツトされ、この状態を第３図のFF1に示
す。フリツプフロツプFF1がセツトされるとその
Ｑ端子と接続されたアンド回路AD3の一つの入力
端には「１」が与えられる。
別コイルL0の位置を通過する。このときブリツ
ジ回路ABは選別コイルL0のインピーダンス変化
により平衡状態となる。ブリツジ回路ABの出力
V1は前記したように整流平滑回路RSで整流され
更に平滑されて第３図にV2で示すような“正”
の直流出力V2となる。この出力V2は比較回路CP
で正貨判別基準電圧CVと比較される。この基準
電圧CVは第３図のV2のところに示す。ブリツ
ジ回路ABの出力V1の大きさは、ブリツジが不平
衡状態から平衡状態となるに従い零に近づくの
で、ブリツジ回路ABの平衡時には整流平滑回路
RSの出力V2は基準電圧CVよりも低下する。比
較回路CPでは出力V2が基準電圧CVよりも下回
ると信号を発し、出力V2が基準電圧CVを下回つ
ている間第３図にV3で示すような単パルスの
選別信号V3を出力する。比較回路CPの選別信号
V3は出力回路OUTのフリツプフロツプFF1のク
ロツクパルス入力端子CLに与えられる。このと
きフリツプフロツプFF1はリセツト入力を解除さ
れているので、選別信号V3が入力することによ
りセツトされ、この状態を第３図のFF1に示
す。フリツプフロツプFF1がセツトされるとその
Ｑ端子と接続されたアンド回路AD3の一つの入力
端には「１」が与えられる。
選別コイルL0の位置を通過した硬貨は次に硬
貨検知器SW2の位置に達する。硬貨検知器SW2の
検知信号SW21は第３図のSW21に示し、この検
知信号によりフリツプフロツプFF3がリセツトさ
れると共にアンド回路AD3のアンド条件が成立す
る。アンド回路AD3のアンド条件が成り立つこと
により硬貨計数用正貨信号Ｍが発信されかつタイ
マＴが動作を開始し所定の限時時間の間ゲート信
号Ｇを発信する。ゲート信号Ｇにより第１図に示
すゲート部材２が通路から退出して投入硬貨を矢
印Ａで示す正貨通路に導びく。前記検知信号
SW21によりフリツプフロツプFF3がリセツトさ
れるとその端子に「１」が現われる。これによ
りアンド回路AD1はコンデンサC2により短い遅
れ時間の経過後アンド条件が成立しその出力端か
ら「１」を送出しフリツプフロツプFF1，FF2を
リセツトする。フリツプフロツプFF1，FF2がリ
セツト状態に置かれることにより硬貨選別期間は
終了し次の投入硬貨に備えて待機状態となる。
貨検知器SW2の位置に達する。硬貨検知器SW2の
検知信号SW21は第３図のSW21に示し、この検
知信号によりフリツプフロツプFF3がリセツトさ
れると共にアンド回路AD3のアンド条件が成立す
る。アンド回路AD3のアンド条件が成り立つこと
により硬貨計数用正貨信号Ｍが発信されかつタイ
マＴが動作を開始し所定の限時時間の間ゲート信
号Ｇを発信する。ゲート信号Ｇにより第１図に示
すゲート部材２が通路から退出して投入硬貨を矢
印Ａで示す正貨通路に導びく。前記検知信号
SW21によりフリツプフロツプFF3がリセツトさ
れるとその端子に「１」が現われる。これによ
りアンド回路AD1はコンデンサC2により短い遅
れ時間の経過後アンド条件が成立しその出力端か
ら「１」を送出しフリツプフロツプFF1，FF2を
リセツトする。フリツプフロツプFF1，FF2がリ
セツト状態に置かれることにより硬貨選別期間は
終了し次の投入硬貨に備えて待機状態となる。
次に、正貨が２枚連続して投入された場合につ
いて説明する。回路の波形図は第３図のに示
す。第１図に示す投入口１１から硬貨が連続して
投入されると先行する硬貨が先ず検出器SW1によ
つて検知される。この検知器SW1の検知信号
SW11によりフリツプフロツプFF3がセツトされ、
このとき端子に「０」が現われるのでアンド回
路AD1を介してフリツプフロツプFF1，FF2がリ
セツト解除される。先行する硬貨に続き後続の硬
貨が検知器SW1により検知されるが、フリツプフ
ロツプFF3は既にセツトされているのでフリツプ
フロツプFF3のセツト状態は変化しない。検知器
SW1を通過した硬貨は次に選別コイルL0の位置
に達し、先行する硬貨と後続する硬貨が選別コイ
ルL0の位置を通過するときブリツジ回路ABには
第３図のV1に示すようにブリツジの平衡状態
が現われる。このブリツジ回路ABの出力V1は整
流平滑回路RSと比較回路CPを介して前記ブリツ
ジの平衡状態を表わす単パルスの選別信号V3に
変換される。比較回路CPの選別信号V3として先
行する硬貨による単パルスがフリツプフロツプ
FF1に与えられると、そのＱ端子に「１」が現わ
れアンド回路AD2，AD3の一つの入力に「１」を
与える。フリツプフロツプFF1が先行する硬貨に
よる単パルスでセツトされた後比較回路CPから
後続する硬貨による単パルスが出力されると、ア
ンド回路AD2の他の入力に「１」が与えられるの
でアンド回路AD2のアンド条件が成立しフリツプ
フロツプFF2にセツト入力「１」が与えられる。
これによりフリツプフロツプFF2の端子には
「０」が現われるのでアンド回路AD3の一つの入
力には「０」が与えられる。
いて説明する。回路の波形図は第３図のに示
す。第１図に示す投入口１１から硬貨が連続して
投入されると先行する硬貨が先ず検出器SW1によ
つて検知される。この検知器SW1の検知信号
SW11によりフリツプフロツプFF3がセツトされ、
このとき端子に「０」が現われるのでアンド回
路AD1を介してフリツプフロツプFF1，FF2がリ
セツト解除される。先行する硬貨に続き後続の硬
貨が検知器SW1により検知されるが、フリツプフ
ロツプFF3は既にセツトされているのでフリツプ
フロツプFF3のセツト状態は変化しない。検知器
SW1を通過した硬貨は次に選別コイルL0の位置
に達し、先行する硬貨と後続する硬貨が選別コイ
ルL0の位置を通過するときブリツジ回路ABには
第３図のV1に示すようにブリツジの平衡状態
が現われる。このブリツジ回路ABの出力V1は整
流平滑回路RSと比較回路CPを介して前記ブリツ
ジの平衡状態を表わす単パルスの選別信号V3に
変換される。比較回路CPの選別信号V3として先
行する硬貨による単パルスがフリツプフロツプ
FF1に与えられると、そのＱ端子に「１」が現わ
れアンド回路AD2，AD3の一つの入力に「１」を
与える。フリツプフロツプFF1が先行する硬貨に
よる単パルスでセツトされた後比較回路CPから
後続する硬貨による単パルスが出力されると、ア
ンド回路AD2の他の入力に「１」が与えられるの
でアンド回路AD2のアンド条件が成立しフリツプ
フロツプFF2にセツト入力「１」が与えられる。
これによりフリツプフロツプFF2の端子には
「０」が現われるのでアンド回路AD3の一つの入
力には「０」が与えられる。
選別コイルL0の位置を通過した先行する硬貨
が次に硬貨検知器SW2の位置まで転動すると、硬
貨検知器SW2から検知信号SW21が発信される。
硬貨検知器SW2の検知信号SW21によりフリツプ
フロツプFF3がリセツトされる。このとき前記検
知信号SW21がアンド回路AD3に与えられるがア
ンド回路AD3はその一の入力がセツト状態にある
フリツプフロツプFF2の端子と接続されている
のでアンド条件は成り立たない。したがつて硬貨
計数用正貨信号Ｍおよびゲート信号Ｇは発信され
ず、第１図に示すゲート部材２は硬貨通路に突出
した状態にあり投入硬貨の矢印Ａで示す正貨通路
への落下を阻止しそれを矢印Ｂで示す返却連路へ
振り分ける。前記検知信号SW21によりフリツプ
フロツプFF3がリセツトされるとその端子に
「１」が現われるのでアンド回路AD1を介してフ
リツプフロツプFF1，FF2にリセツト信号が与え
られる。フリツプフロツプFF1，FF2がリセツト
状態となると硬貨選別期間は終了し次の投入硬貨
のための待機状態となる。
が次に硬貨検知器SW2の位置まで転動すると、硬
貨検知器SW2から検知信号SW21が発信される。
硬貨検知器SW2の検知信号SW21によりフリツプ
フロツプFF3がリセツトされる。このとき前記検
知信号SW21がアンド回路AD3に与えられるがア
ンド回路AD3はその一の入力がセツト状態にある
フリツプフロツプFF2の端子と接続されている
のでアンド条件は成り立たない。したがつて硬貨
計数用正貨信号Ｍおよびゲート信号Ｇは発信され
ず、第１図に示すゲート部材２は硬貨通路に突出
した状態にあり投入硬貨の矢印Ａで示す正貨通路
への落下を阻止しそれを矢印Ｂで示す返却連路へ
振り分ける。前記検知信号SW21によりフリツプ
フロツプFF3がリセツトされるとその端子に
「１」が現われるのでアンド回路AD1を介してフ
リツプフロツプFF1，FF2にリセツト信号が与え
られる。フリツプフロツプFF1，FF2がリセツト
状態となると硬貨選別期間は終了し次の投入硬貨
のための待機状態となる。
尚、前記では正貨が連続投入された場合につい
て説明したが、偽貨が連続投入されたときには選
別信号V3が生じないので、フリツプフロツプFF1
がセツトされることはなく、従つてゲート信号Ｇ
が発せられずゲート２が硬貨通路に突出した状態
に維持され、連続投入された偽貨は返却される。
正貨と偽貨とが連続投入された場合には、偽貨が
正貨とともに正貨通路に受入れられるが、硬貨計
数用正貨信号は正貨に対応して発信されるので誤
計数を生じることはなく、このような偽貨の受入
れが不都合な場合には別途対処すればよい。
て説明したが、偽貨が連続投入されたときには選
別信号V3が生じないので、フリツプフロツプFF1
がセツトされることはなく、従つてゲート信号Ｇ
が発せられずゲート２が硬貨通路に突出した状態
に維持され、連続投入された偽貨は返却される。
正貨と偽貨とが連続投入された場合には、偽貨が
正貨とともに正貨通路に受入れられるが、硬貨計
数用正貨信号は正貨に対応して発信されるので誤
計数を生じることはなく、このような偽貨の受入
れが不都合な場合には別途対処すればよい。
なお、前記実施例においては選別コイルを一辺
とするブリツジ回路を利用した選別装置について
述べたが、選別コイルを用いて発振器を構成し硬
貨通過時の発振周波数の変化を検出する選別装
置、あるいは選別コイルとして発振コイルと受信
コイルを設け、硬貨通過時に受信コイルに誘起さ
れる電圧の変化を検出する選別装置に対しても利
用し得る。
とするブリツジ回路を利用した選別装置について
述べたが、選別コイルを用いて発振器を構成し硬
貨通過時の発振周波数の変化を検出する選別装
置、あるいは選別コイルとして発振コイルと受信
コイルを設け、硬貨通過時に受信コイルに誘起さ
れる電圧の変化を検出する選別装置に対しても利
用し得る。
以上のような本考案によれば、選別コイルの検
出信号が所定の正貨判別基準範囲内にあることを
検出して出力を発生する比較回路から所定期間内
に連続して出力が発生されるような連続投入が発
生した場合には、正貨信号を発生せず、ゲートを
第１状態にしたままにして連続投入硬貨を返却す
るようにしたので、正貨が連続投入された場合の
誤計数を防止することができ、選別精度が向上す
る。
出信号が所定の正貨判別基準範囲内にあることを
検出して出力を発生する比較回路から所定期間内
に連続して出力が発生されるような連続投入が発
生した場合には、正貨信号を発生せず、ゲートを
第１状態にしたままにして連続投入硬貨を返却す
るようにしたので、正貨が連続投入された場合の
誤計数を防止することができ、選別精度が向上す
る。
第１図および第２図は本考案の一実施例を示す
概略構成図および回路構成図、第３図はその動作
を示す波形図である。 ２……ゲート、１１……硬貨投入口、１２……
硬貨通路、Ａ……正貨通路、Ｂ……返却通路、
L0……選別コイル、SW1……第１の硬貨検知器、
SW2……第２の硬貨検知器、CP……比較回路、
FF1……第１のフリツプフロツプ、FF2……第２
のフリツプフロツプ、FF3……第３のフリツプフ
ロツプ、AD3……正貨信号発生手段としてのアン
ド回路、Ｔ……タイマ。
概略構成図および回路構成図、第３図はその動作
を示す波形図である。 ２……ゲート、１１……硬貨投入口、１２……
硬貨通路、Ａ……正貨通路、Ｂ……返却通路、
L0……選別コイル、SW1……第１の硬貨検知器、
SW2……第２の硬貨検知器、CP……比較回路、
FF1……第１のフリツプフロツプ、FF2……第２
のフリツプフロツプ、FF3……第３のフリツプフ
ロツプ、AD3……正貨信号発生手段としてのアン
ド回路、Ｔ……タイマ。
Claims (1)
- 硬貨投入口から投入された硬貨が転動する硬貨
通路と、該硬貨通路を転動する硬貨の性状を検出
する選別コイルと、該選別コイルを挾んで硬貨の
転動方向に対して前後にそれぞれ設けた第１およ
び第２の硬貨検知器と、前記選別コイルの検出信
号が所定の正貨判別基準範囲内にあることを検出
して出力を発生する比較回路と、該比較回路の出
力によりセツトされる第１のフリツプフロツプ
と、該第１のフリツプフロツプがセツトされてい
るときに前記比較回路の出力が発生したことを検
出してセツトされる第２のフリツプフロツプと、
前記第１の硬貨検知器の硬貨検知信号によりセツ
トされると共に、第２の硬貨検知器の硬貨検知信
号によりセツトされ、リセツト出力により前記第
１および第２のフリツプフロツプをリセツトする
第３のフリツプフロツプと、前記第２の硬貨検知
器の硬貨検知信号が発生したときに前記第１のフ
リツプフロツプがセツトされており第２のフリツ
プフロツプがリセツトされていることを検出して
前記硬貨が正貨であることを示す正貨信号を発生
する正貨信号発生手段と、前記正貨信号の発生に
基づいて所定時間出力を発生するタイマと、該タ
イマの出力消滅時には第１状態とされ、出力発生
時には第２状態とされて前記投入硬貨を振り分け
るゲートと、該ゲートの第１状態により前記投入
硬貨が導びかれる返却通路と、前記ゲートの第２
状態により前記投入硬貨が導びかれる正貨通路と
を備えることを特徴とする硬貨選別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10344782U JPS58122166U (ja) | 1982-07-08 | 1982-07-08 | 硬貨選別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10344782U JPS58122166U (ja) | 1982-07-08 | 1982-07-08 | 硬貨選別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58122166U JPS58122166U (ja) | 1983-08-19 |
| JPH0241717Y2 true JPH0241717Y2 (ja) | 1990-11-07 |
Family
ID=30101104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10344782U Granted JPS58122166U (ja) | 1982-07-08 | 1982-07-08 | 硬貨選別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58122166U (ja) |
-
1982
- 1982-07-08 JP JP10344782U patent/JPS58122166U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58122166U (ja) | 1983-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0304535B1 (en) | Improvements in and relating to apparatus for checking the validity of coins | |
| US4432447A (en) | Coin detecting device for a coin sorting machine | |
| EP0308997B1 (en) | Coin validators | |
| US4275806A (en) | Coin sorting machine | |
| EP1012796B1 (en) | Method and apparatus for validating coins | |
| US5392891A (en) | Apparatus and method for discriminating coins based on metal content | |
| US5050719A (en) | Coin receiving apparatus for a vending machine | |
| JPH0241717Y2 (ja) | ||
| CA2184147C (en) | Coin detection device and associated method | |
| US4565275A (en) | Optoelectronic coin entry sensing system for coin operated machines | |
| GB2152208A (en) | Optoelectronic coin entry sensing system for coin operated machines | |
| JPH0241716Y2 (ja) | ||
| CA1327389C (en) | Moving coin validation | |
| JPS5838446Y2 (ja) | 貨幣選別装置 | |
| JP2655169B2 (ja) | 紙幣識別方法 | |
| JPH0222436B2 (ja) | ||
| US6076651A (en) | Coin diameter measurement | |
| KR820001292B1 (ko) | 경화 선별장치 | |
| JPS6121750Y2 (ja) | ||
| JPS5846754B2 (ja) | コインノセンベツソウ | |
| JPS6327251Y2 (ja) | ||
| JP3192785B2 (ja) | コイン識別装置 | |
| JPS6346479B2 (ja) | ||
| JPS6234375Y2 (ja) | ||
| JPH0156435B2 (ja) |