JPH0241939B2 - - Google Patents
Info
- Publication number
- JPH0241939B2 JPH0241939B2 JP57217663A JP21766382A JPH0241939B2 JP H0241939 B2 JPH0241939 B2 JP H0241939B2 JP 57217663 A JP57217663 A JP 57217663A JP 21766382 A JP21766382 A JP 21766382A JP H0241939 B2 JPH0241939 B2 JP H0241939B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- providing
- detection
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 43
- 230000001360 synchronised effect Effects 0.000 claims description 24
- 230000001427 coherent effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 238000007493 shaping process Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、一般的には復調器回路に関するもの
であり、更に具体的には被変調信号のエネルギー
により被変調信号に同期される同期化復調器回路
及びその同期化復調方法に関する。
であり、更に具体的には被変調信号のエネルギー
により被変調信号に同期される同期化復調器回路
及びその同期化復調方法に関する。
背景技術
一般的に、復調器は、有効な出力を与えるため
には変調したデータストリーム入力信号と同期さ
れなければならない。被変調信号との同期化を得
る先行技術の方法は、復調器を同期させるのに使
用され得る固定パターンに埋め込まれた同期ビツ
トを有する搬送波信号の連続伝送を含む。同期パ
ターンによる搬送波信号を使用する厳しい制限
は、そのパターンが長い時間周期とデータストリ
ームの遅延復調を占有すると云う事実である。同
期を得るもう１つの方法は、データストリーム信
号の始りにスタートビツトを加えることである。
然し、スタートビツトは、各データ信号に特別の
ビツトを必要とするのみならず、大抵の応用は、
典型的には、付加的ビツトを必要とする幾つかの
ストツプビツトを使用する。
には変調したデータストリーム入力信号と同期さ
れなければならない。被変調信号との同期化を得
る先行技術の方法は、復調器を同期させるのに使
用され得る固定パターンに埋め込まれた同期ビツ
トを有する搬送波信号の連続伝送を含む。同期パ
ターンによる搬送波信号を使用する厳しい制限
は、そのパターンが長い時間周期とデータストリ
ームの遅延復調を占有すると云う事実である。同
期を得るもう１つの方法は、データストリーム信
号の始りにスタートビツトを加えることである。
然し、スタートビツトは、各データ信号に特別の
ビツトを必要とするのみならず、大抵の応用は、
典型的には、付加的ビツトを必要とする幾つかの
ストツプビツトを使用する。
発明の要約
従つて、本発明の目的は、被変調信号のエネル
ギーの存在により同期される改良された同期化復
調器回路及びその同期化復調方法を提供すること
である。
ギーの存在により同期される改良された同期化復
調器回路及びその同期化復調方法を提供すること
である。
本発明のもう１つの目的は、被変調信号との同
期を検出し、先行技術の復調器回路よりも速い同
期化復調器回路及びその同期化復調方法を提供す
ることである。
期を検出し、先行技術の復調器回路よりも速い同
期化復調器回路及びその同期化復調方法を提供す
ることである。
本発明の前述した目的及び利点、他の目的及び
利点を実行する場合に、２、４又は６線電話シス
テムの変調した２線入力から単一の最終出力を与
える差動増幅器手段の一形式にて与えられる。同
期検波回路は、差動増幅器手段の出力に結合さ
れ、ライン（line）からの信号エネルギーの初期
バーストの発生との同期を検出することにより検
波信号を与える。検波信号は、カウンタにより積
分されて積分信号を与え、積分信号は閾値検出器
に結合されカウンタよりデコードされる。閾値検
出器は、積分信号が所定のレベルを超えた時に同
期検波信号を与える。同期検波信号は、フイルタ
に結合され、復調器の被変調信号との同期引込み
を示す有効データ信号を与える。相関器は、検変
信号を使用してデータビツトを与える同期検波回
路に結合される。有効データビツトは、有効デー
タ信号の発生まで蓄積される。
利点を実行する場合に、２、４又は６線電話シス
テムの変調した２線入力から単一の最終出力を与
える差動増幅器手段の一形式にて与えられる。同
期検波回路は、差動増幅器手段の出力に結合さ
れ、ライン（line）からの信号エネルギーの初期
バーストの発生との同期を検出することにより検
波信号を与える。検波信号は、カウンタにより積
分されて積分信号を与え、積分信号は閾値検出器
に結合されカウンタよりデコードされる。閾値検
出器は、積分信号が所定のレベルを超えた時に同
期検波信号を与える。同期検波信号は、フイルタ
に結合され、復調器の被変調信号との同期引込み
を示す有効データ信号を与える。相関器は、検変
信号を使用してデータビツトを与える同期検波回
路に結合される。有効データビツトは、有効デー
タ信号の発生まで蓄積される。
本発明の前述した目的、特徴及び利点、及びそ
の他の目的、特徴及び利点は、添付図面に関連し
てなされた次の詳細説明から更に明らかに理解さ
れよう。
の他の目的、特徴及び利点は、添付図面に関連し
てなされた次の詳細説明から更に明らかに理解さ
れよう。
好ましい実施例の説明
本発明の好ましい実施例に従つて構成されたエ
ネルギー同期化復調器回路１０は、第１図に示さ
れる。同期化復調器回路１０は、一般的には、差
動単一出力化（differential to single ended）
変換部分１２、ウインドー検波部分１４、積分及
び閾値検出部分１６、パルス成形部分１８、相関
部分２０、及び蓄積（記憶）部分２２から構成さ
れる。変換部分１２は、１出力、第１ライン入力
信号LI１に結合された第１入力、第２ライン入
力信号LI２に結合された第２入力を有する演算
増幅器からなる。ライン入力信号LI１，LI２は、
第２図に図示された変調器（図示せず）からの変
調信号を示し、好ましい実施例においては、２
線、４線又は６線電話システムの２線を示す。第
２図に図示の変調信号は、ビツト間隔の間の位相
関係を利用する通常の差動位相変調（DPSK）を
図示するものである。換言すれば、２進システム
において、１サイクルの完了における位相反転
は、２進“１”を示し、位相反転は２進“０”を
示さない。
ネルギー同期化復調器回路１０は、第１図に示さ
れる。同期化復調器回路１０は、一般的には、差
動単一出力化（differential to single ended）
変換部分１２、ウインドー検波部分１４、積分及
び閾値検出部分１６、パルス成形部分１８、相関
部分２０、及び蓄積（記憶）部分２２から構成さ
れる。変換部分１２は、１出力、第１ライン入力
信号LI１に結合された第１入力、第２ライン入
力信号LI２に結合された第２入力を有する演算
増幅器からなる。ライン入力信号LI１，LI２は、
第２図に図示された変調器（図示せず）からの変
調信号を示し、好ましい実施例においては、２
線、４線又は６線電話システムの２線を示す。第
２図に図示の変調信号は、ビツト間隔の間の位相
関係を利用する通常の差動位相変調（DPSK）を
図示するものである。換言すれば、２進システム
において、１サイクルの完了における位相反転
は、２進“１”を示し、位相反転は２進“０”を
示さない。
ウインドー検波部分１４において、比較器２６
は、第１入力を演算増幅器２４の出力に結合さ
せ、第２入力を正の閾値電圧レベルVTH1に結合さ
せる。比較器２８は、第１入力を比較器２６の第
１入力と演算増幅器２４の出力との両方に結合さ
せ、第２入力を負の閾値電圧レベルVTH2に結合さ
せる。信号Ａを与える比較器２６の出力は、オア
ゲート３０の第１入力に結合される。信号Ｂを与
える比較器２８の出力は、オアゲート３０の第２
入力に結合される。オアゲート３０の出力は、第
１検波信号Ｃを与える。比較器３２は、第１入力
を比較器２６，２８の第１入力及び演算増幅器２
４の出力に結合される。比較器３２は、第２入力
を基準電圧即ちアナログ接地VAGに結合させ、出
力を相関器回路３４に結合させる。比較器３２の
出力は、第２検波信号Ｄを与える。
は、第１入力を演算増幅器２４の出力に結合さ
せ、第２入力を正の閾値電圧レベルVTH1に結合さ
せる。比較器２８は、第１入力を比較器２６の第
１入力と演算増幅器２４の出力との両方に結合さ
せ、第２入力を負の閾値電圧レベルVTH2に結合さ
せる。信号Ａを与える比較器２６の出力は、オア
ゲート３０の第１入力に結合される。信号Ｂを与
える比較器２８の出力は、オアゲート３０の第２
入力に結合される。オアゲート３０の出力は、第
１検波信号Ｃを与える。比較器３２は、第１入力
を比較器２６，２８の第１入力及び演算増幅器２
４の出力に結合される。比較器３２は、第２入力
を基準電圧即ちアナログ接地VAGに結合させ、出
力を相関器回路３４に結合させる。比較器３２の
出力は、第２検波信号Ｄを与える。
積分閾値部分１６において、アツプ−ダウンカ
ウンタ３６は、入力をオアゲート３０の出力に結
合させ、出力をパルス成形部分１８に結合させ
る。通常のクロツク手段３８により発生されるク
ロツク信号は、アツプ−ダウンカウンタ３６に結
合される。好ましい実施例において、アツプ−ダ
ウンカウンタ３６は、変化する速度においてカウ
ンテイング可能な通常のカウンタ回路である。カ
ウンタ３６は、そのレベルがデジタル入力信号の
積分時間外にある積分信号を与え、積分信号が所
定の閾値レベルを超える時、出力同期検波信号Ｅ
を与える。
ウンタ３６は、入力をオアゲート３０の出力に結
合させ、出力をパルス成形部分１８に結合させ
る。通常のクロツク手段３８により発生されるク
ロツク信号は、アツプ−ダウンカウンタ３６に結
合される。好ましい実施例において、アツプ−ダ
ウンカウンタ３６は、変化する速度においてカウ
ンテイング可能な通常のカウンタ回路である。カ
ウンタ３６は、そのレベルがデジタル入力信号の
積分時間外にある積分信号を与え、積分信号が所
定の閾値レベルを超える時、出力同期検波信号Ｅ
を与える。
パルス成形部分１８において、デジタルフイル
タ４０の入力は、アツプ−ダウンカウンタ３６の
出力に結合される。フイルタ４０は、通常のデジ
タルフイルタを示し、それは、そこに印加される
時変（time varying）入力信号が所定の時間量
だけ所定の閾値レベル以上にとどまる限り、機能
的には一定レベルの出力信号を与えることが可能
である。フイルタ４０には、同期検波信号Ｅのタ
イミング及び持続時間を計算するアルゴリズム
（算法）を実行し、同期を確認する通常の回路が
含まれる。フイルタ４０の出力は、同期化有効デ
ータの存在を示す信号である。
タ４０の入力は、アツプ−ダウンカウンタ３６の
出力に結合される。フイルタ４０は、通常のデジ
タルフイルタを示し、それは、そこに印加される
時変（time varying）入力信号が所定の時間量
だけ所定の閾値レベル以上にとどまる限り、機能
的には一定レベルの出力信号を与えることが可能
である。フイルタ４０には、同期検波信号Ｅのタ
イミング及び持続時間を計算するアルゴリズム
（算法）を実行し、同期を確認する通常の回路が
含まれる。フイルタ４０の出力は、同期化有効デ
ータの存在を示す信号である。
相関部分２０において、相関器３４は、クロツ
ク手段３８のクロツク信号をそこに結合させる。
信号D′を与える相関器３４の出力は、記憶レジ
スタ４２から成る蓄積部分２２の入力に結合され
る。好ましい実施例において、相関器３４は、被
変調入力信号の所定ビツト間隔の間の位相又は周
波数関係の何れかを検波し、ビツト間隔の各々に
対して位相又は周波数関係を示すデジタル信号を
与えることが可能である通常の回路（図示せず）
である。DPSK変調が使用されると、被変調入力
信号は、連続サイクル中にサンプルされ、そのサ
ンプルは、次いで位相変化を相関させるように比
較される。従つて、相関器３４は、排他的OR論
理ゲートにそのサンプルを選択的に結合させるこ
とによつて実行されよう。相関器３４の出力信号
D′は、記憶レジスタ４２により記憶される有効
な復調データを示す。
ク手段３８のクロツク信号をそこに結合させる。
信号D′を与える相関器３４の出力は、記憶レジ
スタ４２から成る蓄積部分２２の入力に結合され
る。好ましい実施例において、相関器３４は、被
変調入力信号の所定ビツト間隔の間の位相又は周
波数関係の何れかを検波し、ビツト間隔の各々に
対して位相又は周波数関係を示すデジタル信号を
与えることが可能である通常の回路（図示せず）
である。DPSK変調が使用されると、被変調入力
信号は、連続サイクル中にサンプルされ、そのサ
ンプルは、次いで位相変化を相関させるように比
較される。従つて、相関器３４は、排他的OR論
理ゲートにそのサンプルを選択的に結合させるこ
とによつて実行されよう。相関器３４の出力信号
D′は、記憶レジスタ４２により記憶される有効
な復調データを示す。
動作的には、第２図に図示されたライン入力信
号は、演算増幅器２４の入力に結合される。閾値
レベルVTH1及びVTH2は、夫々ある正負レベルに予
め定められる。VTH1よりも正であるライン入力信
号の各部分に対して、比較器２６は信号Ａとして
示されるパルスを盟える。同様に、VTH2よりも負
であるライン入力信号の各部分に対して、比較器
２８は信号Ｂとして示されるパルスを与える。か
くして、比較器２６，２８及びオアゲート３０
は、ウインドー検波器として機能し、被変調入力
ライン信号を受信し、検波信号を与える。そのウ
インドーは、VTH1よりも正である全電圧レベルを
含み、またVTH2より負である全電圧レベルを含
む。検波信号Ｃとして図示されるオアゲート３０
の出力は、信号Ａ，Ｂよりのパルスの結合であ
る。アツプ−ダウンカウンタ３６は、積分器及び
閾値検出器の両方に機能する。検波信号Ｃが受信
された後、アツプ−ダウンカウンタ３６は、第１
所定速度において検波信号Ｃの存在の長さの計数
を開始する。若し、アツプ−ダウンカウンタ３６
が中点値又は同期化閾値レベルに至るまで順方向
計数するまでに検波信号Ｃが存在する場合、アツ
プ−ダウンカウンタ３６の閾値検波手段は、一定
レベルの同期検波信号Ｅを与える。検波信号Ｃが
パルス間に存在しない場合、アツプ−ダウンカウ
ンタ３６は、所定の中点値レベル以上である同期
検波信号Ｅを与える。検波信号Ｃのパルス間で、
アツプ−ダウンカウンタ３６は、第２所定速度に
おいて逆方向計数を開始する。第２所定速度は、
第１カウント速度より遅いので検波信号Ｃのデー
タパルス間の間隔中同期閾値レベルに到達しな
い。同期検波信号Ｅのレベルが絶えず変化するか
ら、信号Ｅはフイルタ４０に結合され、同期検波
信号号Ｅが同期閾値レベルよりも大きい場合には
必ず、フイルタ４０は、一定の所定レベルの有効
データ信号を与える。
号は、演算増幅器２４の入力に結合される。閾値
レベルVTH1及びVTH2は、夫々ある正負レベルに予
め定められる。VTH1よりも正であるライン入力信
号の各部分に対して、比較器２６は信号Ａとして
示されるパルスを盟える。同様に、VTH2よりも負
であるライン入力信号の各部分に対して、比較器
２８は信号Ｂとして示されるパルスを与える。か
くして、比較器２６，２８及びオアゲート３０
は、ウインドー検波器として機能し、被変調入力
ライン信号を受信し、検波信号を与える。そのウ
インドーは、VTH1よりも正である全電圧レベルを
含み、またVTH2より負である全電圧レベルを含
む。検波信号Ｃとして図示されるオアゲート３０
の出力は、信号Ａ，Ｂよりのパルスの結合であ
る。アツプ−ダウンカウンタ３６は、積分器及び
閾値検出器の両方に機能する。検波信号Ｃが受信
された後、アツプ−ダウンカウンタ３６は、第１
所定速度において検波信号Ｃの存在の長さの計数
を開始する。若し、アツプ−ダウンカウンタ３６
が中点値又は同期化閾値レベルに至るまで順方向
計数するまでに検波信号Ｃが存在する場合、アツ
プ−ダウンカウンタ３６の閾値検波手段は、一定
レベルの同期検波信号Ｅを与える。検波信号Ｃが
パルス間に存在しない場合、アツプ−ダウンカウ
ンタ３６は、所定の中点値レベル以上である同期
検波信号Ｅを与える。検波信号Ｃのパルス間で、
アツプ−ダウンカウンタ３６は、第２所定速度に
おいて逆方向計数を開始する。第２所定速度は、
第１カウント速度より遅いので検波信号Ｃのデー
タパルス間の間隔中同期閾値レベルに到達しな
い。同期検波信号Ｅのレベルが絶えず変化するか
ら、信号Ｅはフイルタ４０に結合され、同期検波
信号号Ｅが同期閾値レベルよりも大きい場合には
必ず、フイルタ４０は、一定の所定レベルの有効
データ信号を与える。
パルス成形部分１８において、フイルタ４０が
有効データ信号を与える前に、同期検波信号Ｅの
存在、タイミング及び持続時間を確認するため通
常の論理回路（図示せず）によりアルゴリズムが
実行される。同期検波信号Ｅの存在を計時し、被
変調ライン入力信号の持続時間の所定％内に同期
検波信号Ｅの持続時間が存在するかどうかを決定
する回路によりアルゴリズムが実行される。かく
して、アルゴリズムの目的は、同期検波信号Ｅを
有効ならしめ、ライン入力上で雑音（noise）の
連続的流れからのみ信号Ｅがもたらされるかどう
かを決定することである。アルゴリズムは、変調
入力信号の存在中に雑音妨害のために１サイクル
の中点値レベル以下に信号Ｅが低下した場合に、
有効データ信号が中断されないことを保証する。
有効データ信号を与える前に、同期検波信号Ｅの
存在、タイミング及び持続時間を確認するため通
常の論理回路（図示せず）によりアルゴリズムが
実行される。同期検波信号Ｅの存在を計時し、被
変調ライン入力信号の持続時間の所定％内に同期
検波信号Ｅの持続時間が存在するかどうかを決定
する回路によりアルゴリズムが実行される。かく
して、アルゴリズムの目的は、同期検波信号Ｅを
有効ならしめ、ライン入力上で雑音（noise）の
連続的流れからのみ信号Ｅがもたらされるかどう
かを決定することである。アルゴリズムは、変調
入力信号の存在中に雑音妨害のために１サイクル
の中点値レベル以下に信号Ｅが低下した場合に、
有効データ信号が中断されないことを保証する。
典型的には、すべての変調器／復調器システム
は、雑音が同期及び適当なデータ伝送を中断する
のを防止しなければならない。第２図に図示例に
おいて、雑音パルス４４は、ライン入力上に与え
られる。電話システムにおいて、変圧器動作は、
ライン入力において正負の両パルスを発生する。
従つて、第１検波信号Ｃは、単一雑音スパイクに
よりオアゲート３０の出力において２パルスを発
生させる。然し、アツプ−ダウンカウンタ３６
は、同期閾値レベルまで計数せず、その結果、フ
イルタ４０は、有効データ信号を発生しない。従
つて、復調器回路１０は、短い雑音妨害に感じな
い。
は、雑音が同期及び適当なデータ伝送を中断する
のを防止しなければならない。第２図に図示例に
おいて、雑音パルス４４は、ライン入力上に与え
られる。電話システムにおいて、変圧器動作は、
ライン入力において正負の両パルスを発生する。
従つて、第１検波信号Ｃは、単一雑音スパイクに
よりオアゲート３０の出力において２パルスを発
生させる。然し、アツプ−ダウンカウンタ３６
は、同期閾値レベルまで計数せず、その結果、フ
イルタ４０は、有効データ信号を発生しない。従
つて、復調器回路１０は、短い雑音妨害に感じな
い。
復調器によるライン入力信号の同期化は、最初
ライン入力信号からのエネルギーの初期バースト
により達成された。アツプ−ダウンカウンタ３６
の動作と同時に第２検波信号Ｄは相関器３４に結
合される。相関器３４は、連続サイクル間の位相
関係を検波する。位相が反転すると、信号Ｄは同
極性の２個の連続パルスを与える。位相反転が発
生しない場合、信号Ｄは交流パルスを与える。従
つて、相関器３４は、記憶レジスタ４２に結合さ
れる２進復調出力信号D′を与える。有効データ
信号が与えられると、同期した復調データは、記
憶レジスタ４２から転送されることができる。同
様に、相関器３４は、第１検波信号Ｄの所定ビツ
ト間隔の間の周波数関係を検出することによりラ
イン入力信号を復調するのに適合可能となる。周
波数復調は、変調したライン入力信号がDPSK変
調の代りに通常のFSK変調を使用する場合、相
関器３４により達成されよう。
ライン入力信号からのエネルギーの初期バースト
により達成された。アツプ−ダウンカウンタ３６
の動作と同時に第２検波信号Ｄは相関器３４に結
合される。相関器３４は、連続サイクル間の位相
関係を検波する。位相が反転すると、信号Ｄは同
極性の２個の連続パルスを与える。位相反転が発
生しない場合、信号Ｄは交流パルスを与える。従
つて、相関器３４は、記憶レジスタ４２に結合さ
れる２進復調出力信号D′を与える。有効データ
信号が与えられると、同期した復調データは、記
憶レジスタ４２から転送されることができる。同
様に、相関器３４は、第１検波信号Ｄの所定ビツ
ト間隔の間の周波数関係を検出することによりラ
イン入力信号を復調するのに適合可能となる。周
波数復調は、変調したライン入力信号がDPSK変
調の代りに通常のFSK変調を使用する場合、相
関器３４により達成されよう。
本発明は、好ましい実施例に関連して説明され
たが、本発明は数々の方法にて変更され、特別に
詳細し前述した実施例ではない多くの実施例を想
定することは当業技術者にとつて明らかである。
従つて、本発明の真の精神と範囲内に入る本発明
のすべての変形を包含することが添付特許請求の
範囲により意図されている。
たが、本発明は数々の方法にて変更され、特別に
詳細し前述した実施例ではない多くの実施例を想
定することは当業技術者にとつて明らかである。
従つて、本発明の真の精神と範囲内に入る本発明
のすべての変形を包含することが添付特許請求の
範囲により意図されている。
第１図は、本発明の好ましい実施例に従つて構
成されたエネルギー同期化復調器回路をブロツク
図形式にて示す。第２図は、第１図のエネルギー
同期化復調器回路に対するタイミング図を示す。 第１図において、１０は同期化復調器回路、１
２は差動単一出力化変換部分、１４はウインドー
検波部分、１６は積分及び閾値検出部分、１８は
パルス成形部分、２０は相関部分、２２は蓄積部
分、３４は相関器、３６はカウンタ、３８はクロ
ツク手段、４０はフイルタ、４２は記憶レジス
タ。
成されたエネルギー同期化復調器回路をブロツク
図形式にて示す。第２図は、第１図のエネルギー
同期化復調器回路に対するタイミング図を示す。 第１図において、１０は同期化復調器回路、１
２は差動単一出力化変換部分、１４はウインドー
検波部分、１６は積分及び閾値検出部分、１８は
パルス成形部分、２０は相関部分、２２は蓄積部
分、３４は相関器、３６はカウンタ、３８はクロ
ツク手段、４０はフイルタ、４２は記憶レジス
タ。
Claims (1)
- 【特許請求の範囲】 １ 位相変調された伝送バーストの同期化復調器
回路であつて、各バーストは、前記バーストを含
む第１の信号のAC成分を復調することによつて、
所定の数のビツト間隔を具備しており、 前記第１の信号を受信し、前記第１の信号の
AC成分に比例する第２の信号を与える入力手段
と、 前記入力手段に結合され、第２の信号を受信し
て前記第２の信号の振幅が所定の正負半サイクル
閾値レベルを超えた時に第１の検波信号を与え、
夫々基準電圧の上下に変化する前記第２の信号に
応答して所定の正負レベルの第２の検波信号を与
えるウインドー検波手段と、 前記ウインドー検波手段に結合され、前記第１
の検波信号を受信して前記第１の検波信号の積分
時間外であるレベルの積分信号を与え、所定の同
期閾値レベルを超える前記積分信号に応答して、
前記第２の信号の検波を示す、同期検波信号を与
える積分及び閾値検出手段と、 前記ウインドー検波手段に結合され、前記第２
の検波信号を受信して、前記第２の検波信号の所
定のビツト間隔間の位相関係を検出し、前記ビツ
ト間隔の各々に対して前記位相関係を示す復調さ
れた出力信号を表わすデータビツトを与える相関
手段と、 前記相関手段に結合され、前記データヒツトの
うち最も最近に受信した所定数を蓄積する蓄積手
段と、 前記閾値検出手段に結合され、前記同期検波信
号を受信して同期引込み及び前記蓄積手段に蓄積
されたデータビツトの有効性の両者を示す有効デ
ータ信号を与えるパルス成形手段と、 を具えることを特徴とする位相変調された伝送バ
ーストの同期化復調器回路。 ２ 前記ウインドー検波手段は、 前記入力手段の出力に結合された第１の入力
と、 前記正の半サイクル閾値レベルを表わす正の閾
値電圧に結合された第２の入力及び１つの出力を
有し、前記第２の信号の振幅が正の閾値電圧を超
える時第３の信号を与える第１の比較器と、 前記入力手段の出力に結合された第１の入力
と、前記負の半サイクル閾値レベルを表わす負の
閾値電圧に結合された第２の入力及び１つの出力
を有し、前記第２の信号の振幅が負の閾値レベル
を超える時第４の信号を与える第２の比較器と、 前記第３の信号に結合された第１の入力と、前
記第４の信号に結合された第２の入力及び１つの
出力を有し、前記第１の検波信号を与える論理手
段と、 前記入力手段の出力に結合された第１の入力
と、前記基準電圧に結合された第２の入力及び１
つの出力を有し、前記第２の検波信号を与える第
３の比較器と、 を具えることを特徴とする前記特許請求の範囲第
１項記載の同期化復調器回路。 ３ 位相変調された伝送バーストの同期化復調器
回路の同期化復調方法であつて、各バーストは、
前記バーストを含む第１の信号のAC成分を復調
することによつて、所定の数のビツト間隔を具備
しており、 前記第１の信号を受信して前記第１の信号の
AC成分に比例した第２の信号を与える段階と、 前記第２の信号の振幅が所定の正負半サイクル
の閾値レベルを超える時に第１の検波信号を与え
る段階と、 基準電圧の上下に変化する前記第２の信号に応
答して第２の検波信号を与える段階と、 前記第１の検波信号を積分し、前記検波信号の
積分時間外のレベルの積分信号を与える段階と、 所定の同期化閾値レベルを超える前記積分信号
に応答して前記第１の信号の検出を示す同期検波
信号を与える段階と、 前記第２の検波信号のうち所定ビツト間隔間の
位相関係を検出し、前記ビツト間隔の各々に対し
て前記検出した位相関係を示す復調出力信号を表
わすデータビツトを与える段階と、 前記データビツトのうち最も最近に受信した所
定数を蓄積する段階と、 少なくとも所定数のビツト間隔の間、前記同期
検波信号の存在に応答して同期引込み及び蓄積さ
れたデータビツトの有効性の両方を示す有効デー
タ信号を与える段階とを具えることを特徴とする
同期化復調器回路の同期化復調方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/332,408 US4458206A (en) | 1981-12-21 | 1981-12-21 | Circuit for synchronizing the demodulation of phase modulated transmission bursts |
| US332408 | 1999-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107754A JPS58107754A (ja) | 1983-06-27 |
| JPH0241939B2 true JPH0241939B2 (ja) | 1990-09-20 |
Family
ID=23298100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57217663A Granted JPS58107754A (ja) | 1981-12-21 | 1982-12-10 | 同期化復調器回路及びその同期化復調方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4458206A (ja) |
| EP (1) | EP0082575B1 (ja) |
| JP (1) | JPS58107754A (ja) |
| CA (1) | CA1190610A (ja) |
| DE (1) | DE3268720D1 (ja) |
| HK (1) | HK103488A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE19570T1 (de) * | 1982-01-26 | 1986-05-15 | Studer Willi Ag | Verfahren und schaltungsanordnung zur messung der zeitdifferenz zwischen abtastzeitpunkten zweier abgetasteter signale, insbesondere einund ausgangssignale eines abtastratenumsetzers. |
| FR2651941B1 (fr) * | 1989-09-12 | 1991-10-25 | Alcatel Business Systems | Dispositif de synchronisation a deux modes, notamment pour la recuperation de la phase de l'horloge trame dans un systeme de transmission a l'alternat. |
| EP0445384B1 (de) * | 1990-03-06 | 1995-07-26 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zur Pegelüberwachung |
| US5271038A (en) * | 1990-09-10 | 1993-12-14 | Hughes Aircraft Company | Distortion suppression using thresholding techniques |
| FR2731125B1 (fr) * | 1995-02-28 | 1997-05-16 | Sgs Thomson Microelectronics | Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation |
| US5699389A (en) * | 1995-09-28 | 1997-12-16 | Motorola, Inc. | Oversampling correlator with virtual clock phase for a telecommunications device |
| RU2128398C1 (ru) * | 1997-08-13 | 1999-03-27 | Закрытое акционерное общество "Кодофон" | Устройство слежения за задержкой сигнала |
| US10305676B2 (en) | 2013-07-24 | 2019-05-28 | Silicon Laboratories Inc. | Apparatus for receiver with digital signal arrival detector and associated methods |
| US10172105B2 (en) | 2013-07-24 | 2019-01-01 | Silicon Laboratories Inc. | Apparatus for receiver with multi-bit observation interval and associated methods |
| US10389482B2 (en) * | 2016-12-06 | 2019-08-20 | Silicon Laboratories Inc. | Radio-frequency apparatus with improved power consumption and associated methods |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3571712A (en) * | 1969-07-30 | 1971-03-23 | Ibm | Digital fsk/psk detector |
| US3656064A (en) * | 1969-09-17 | 1972-04-11 | Sanders Associates Inc | Data demodulator employing comparison |
| US3654492A (en) * | 1970-08-24 | 1972-04-04 | Itt | Code communication frame synchronization system |
| GB1384336A (en) * | 1972-11-03 | 1975-02-19 | Itt Creed | Telegraphic receiving apparatus |
| US4019149A (en) * | 1976-01-16 | 1977-04-19 | Bell Telephone Laboratories, Incorporated | Correlative data demodulator |
| GB2020132B (en) * | 1978-03-17 | 1982-06-03 | Post Office | Arrangement for monitoring the performance of a digital transmission system |
| JPS6032847A (ja) * | 1983-08-03 | 1985-02-20 | Asahi Chem Ind Co Ltd | 反り変形を改良した強化ポリアミド樹脂組成物 |
| JPS6039652A (ja) * | 1983-08-12 | 1985-03-01 | Satou Fumisada | 印刷板の多面焼付位置決定器具 |
| JPS60161451A (ja) * | 1984-01-30 | 1985-08-23 | Sumitomo Chem Co Ltd | 粉末成形用塩化ビニル系樹脂組成物 |
-
1981
- 1981-12-21 US US06/332,408 patent/US4458206A/en not_active Expired - Lifetime
-
1982
- 1982-11-29 CA CA000416611A patent/CA1190610A/en not_active Expired
- 1982-12-10 JP JP57217663A patent/JPS58107754A/ja active Granted
- 1982-12-20 DE DE8282201630T patent/DE3268720D1/de not_active Expired
- 1982-12-20 EP EP82201630A patent/EP0082575B1/en not_active Expired
-
1988
- 1988-12-22 HK HK1034/88A patent/HK103488A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58107754A (ja) | 1983-06-27 |
| HK103488A (en) | 1988-12-30 |
| DE3268720D1 (en) | 1986-03-06 |
| CA1190610A (en) | 1985-07-16 |
| US4458206A (en) | 1984-07-03 |
| EP0082575A1 (en) | 1983-06-29 |
| EP0082575B1 (en) | 1986-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4302845A (en) | Phase-encoded data signal demodulator | |
| US4438519A (en) | Methods, and apparatus, for transmitting high-bit-rate digital data in power line communication media having high harmonic noise content | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| JPH0241939B2 (ja) | ||
| US4233565A (en) | Method and apparatus for a PSK signal detector | |
| JP3180186B2 (ja) | 振幅シフトキーイング受信装置 | |
| JPH06338916A (ja) | データ端末 | |
| US4732355A (en) | Rate code decoding system | |
| EP0148016B1 (en) | Interference wave detection circuit for use in radio receiver | |
| US4229823A (en) | Digital clock phase recovery circuits for data receiver | |
| US4191862A (en) | Dual frequency tone decoder | |
| US6617917B2 (en) | Caller-ID demodulation apparatus and method using multiple thresholds | |
| JPH03174826A (ja) | ユニーク・ワード検出方式 | |
| US6018558A (en) | Signal disconnection detection circuit that ensures positive detection of signal disconnection | |
| JP3121995B2 (ja) | 同期装置 | |
| JPH0528547B2 (ja) | ||
| JPS59183560A (ja) | クロツク位相制御回路 | |
| JPH023337B2 (ja) | ||
| JPH0614525Y2 (ja) | ビツト同期検出回路 | |
| JPH0683216B2 (ja) | 衝突検出機能付受信装置 | |
| JPS5912844Y2 (ja) | Ｆｓ信号復調装置 | |
| JPS6058750A (ja) | パルス幅変調波復調方式 | |
| JP2805542B2 (ja) | スペクトラム拡散信号復調方式及び装置 | |
| CN121441327A (zh) | 一种自动切换解调模式的方法 | |
| JPS6266726A (ja) | トレ−ニング同期方式 |