JPH0683216B2 - 衝突検出機能付受信装置 - Google Patents
衝突検出機能付受信装置Info
- Publication number
- JPH0683216B2 JPH0683216B2 JP62001906A JP190687A JPH0683216B2 JP H0683216 B2 JPH0683216 B2 JP H0683216B2 JP 62001906 A JP62001906 A JP 62001906A JP 190687 A JP190687 A JP 190687A JP H0683216 B2 JPH0683216 B2 JP H0683216B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- collision
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アクセス方式としてCSMA/CD方式（Carrier
Sense Multiple Access With Collision Detection方
式）を用いたバス形ローカルネツトワークにおいて、デ
ータの伝送とともに衝突検出を行う衝突検出機能付受信
装置に関するものである。
Sense Multiple Access With Collision Detection方
式）を用いたバス形ローカルネツトワークにおいて、デ
ータの伝送とともに衝突検出を行う衝突検出機能付受信
装置に関するものである。
第５図に、1B2B符号としてダイパルス符号を考え、光伝
送に適用した例として例えば「CSMA/CD制御を用いた32M
b/S光スター伝送方式の検討」（電子通信学会技術研究
報告CS83−110,1983）に示された従来の衝突検出機能付
受信装置を含む送受信システムを示す。図において、
（１）は送信装置、（２）はダイパルス符号化回路、
（３）は発光素子駆動回路、（４）は発光素子、（５）
は光フアイバ、（６）は光スターカツプラ、（７）は光
フアイバ、（８）は受信装置、（９）は受光素子、（1
0）は前置増幅回路、（11）はパーシヤルレスポンス
（1,−１）フイルタ（以下PR（1,−１）フイルタと略
す。）、（12）は第１の比較回路、（14）はタイミング
抽出回路、（15）は第１のシフトレジスタ、（16）はレ
ジスタ１、（17）はレジスタ２、（18）はレジスタ３、
（24）はブロツク同期回路、（25）は第１の符号則違反
検出回路（以下第１のCRV検出回路と略す。）、（29）
は衝突判定回路である。
送に適用した例として例えば「CSMA/CD制御を用いた32M
b/S光スター伝送方式の検討」（電子通信学会技術研究
報告CS83−110,1983）に示された従来の衝突検出機能付
受信装置を含む送受信システムを示す。図において、
（１）は送信装置、（２）はダイパルス符号化回路、
（３）は発光素子駆動回路、（４）は発光素子、（５）
は光フアイバ、（６）は光スターカツプラ、（７）は光
フアイバ、（８）は受信装置、（９）は受光素子、（1
0）は前置増幅回路、（11）はパーシヤルレスポンス
（1,−１）フイルタ（以下PR（1,−１）フイルタと略
す。）、（12）は第１の比較回路、（14）はタイミング
抽出回路、（15）は第１のシフトレジスタ、（16）はレ
ジスタ１、（17）はレジスタ２、（18）はレジスタ３、
（24）はブロツク同期回路、（25）は第１の符号則違反
検出回路（以下第１のCRV検出回路と略す。）、（29）
は衝突判定回路である。
第６図は、従来の衝突検出機能付受信装置の各部波形図
である。図において（10a）は先に受信された光信号
（以下主信号と略す。）、（10b）は後に受信された光
信号（以下衝突信号と略す。）、（11a）は主信号のパ
ーシヤルレスポンス（1,−１）フイルタ出力（以下主信
号PR（1,−１）フイルタ出力と略す。）、（11b）は衝
突信号のパーシヤルレスポンス（1,−１）フイルタ出力
（以下衝突信号PR（1,−１）フイルタ出力と略す。）、
（11c）は主信号と衝突信号を合成したパーシヤルレス
ポンス（1,−１）フイルタ出力（以下信号衝突時PR（1,
−１）フイルタ出力と略す。）、（12a）は第１の比較
回路出力、（14a）は第１のクロツク、（16a）はレジス
タ１出力、（25a）は第１の符号則違反検出回路出力
（以下第１のCRV検出回路出力と略す。）、（30）は＋
側閾値、（31a），（31b）は第１のクロツクのサンプル
位相である。
である。図において（10a）は先に受信された光信号
（以下主信号と略す。）、（10b）は後に受信された光
信号（以下衝突信号と略す。）、（11a）は主信号のパ
ーシヤルレスポンス（1,−１）フイルタ出力（以下主信
号PR（1,−１）フイルタ出力と略す。）、（11b）は衝
突信号のパーシヤルレスポンス（1,−１）フイルタ出力
（以下衝突信号PR（1,−１）フイルタ出力と略す。）、
（11c）は主信号と衝突信号を合成したパーシヤルレス
ポンス（1,−１）フイルタ出力（以下信号衝突時PR（1,
−１）フイルタ出力と略す。）、（12a）は第１の比較
回路出力、（14a）は第１のクロツク、（16a）はレジス
タ１出力、（25a）は第１の符号則違反検出回路出力
（以下第１のCRV検出回路出力と略す。）、（30）は＋
側閾値、（31a），（31b）は第１のクロツクのサンプル
位相である。
第７図は主信号と衝突信号の位相関係図であり、図にお
いて（11d）は主信号のPR（1,−１）フイルタ出力アイ
パターン、（11e）は主信号との位相差が０のときのPR
（1,−１）フイルタ出力アイパターン、（11f）は主信
号との位相差が のときのPR（1,−１）フイルタ出力アイパターン、（3
1）は第１のクロツクのサンプル位相である。
いて（11d）は主信号のPR（1,−１）フイルタ出力アイ
パターン、（11e）は主信号との位相差が０のときのPR
（1,−１）フイルタ出力アイパターン、（11f）は主信
号との位相差が のときのPR（1,−１）フイルタ出力アイパターン、（3
1）は第１のクロツクのサンプル位相である。
第８図は、従来の衝突検出機能付受信装置における各部
符号則を表わす説明図である。
符号則を表わす説明図である。
次に動作について説明する。第５図を用いて信号の流れ
を説明する。送信装置（１）ではパケツト送信データを
ダイパルス符号化回路（２）で符号化（０→10,1→01）
した後、発光素子駆動回路（３）により発光素子（４）
を強度変調し、光フアイバ（５）に光信号として出力す
る。光フアイバ（５）の出力信号は光スターカプラ
（６）に入力される。光スターカプラ（６）は入力光信
号を光フアイバ（７）を含む各出力光フアイバに等しい
レベルの光信号を出力する。光フアイバ（７）の出力は
受信装置（８）の受光素子（９）に入力され光電気信号
変換される。受光素子（９）の出力信号は前置増幅回路
（10）で増幅後、PR（1,−１）フイルタ（11）に入力さ
れる。
を説明する。送信装置（１）ではパケツト送信データを
ダイパルス符号化回路（２）で符号化（０→10,1→01）
した後、発光素子駆動回路（３）により発光素子（４）
を強度変調し、光フアイバ（５）に光信号として出力す
る。光フアイバ（５）の出力信号は光スターカプラ
（６）に入力される。光スターカプラ（６）は入力光信
号を光フアイバ（７）を含む各出力光フアイバに等しい
レベルの光信号を出力する。光フアイバ（７）の出力は
受信装置（８）の受光素子（９）に入力され光電気信号
変換される。受光素子（９）の出力信号は前置増幅回路
（10）で増幅後、PR（1,−１）フイルタ（11）に入力さ
れる。
PR（1,−１）フイルタ（11）以降の動作は第６図を用い
て説明する。図において、主信号（10a）を受信中に衝
突信号（10b）を受信したとする。PR（1,−１）フイル
タ（11）は、入力信号から入力信号を1/2f0〔秒〕遅延
させた信号を引き算する機能を有する。PR（1,−１）フ
イルタ（11）の出力は主信号（10a）に対し（11a）、衝
突信号（10b）に対し（11c）となり、衝突時の波形は両
者を合成した（11b）となる。
て説明する。図において、主信号（10a）を受信中に衝
突信号（10b）を受信したとする。PR（1,−１）フイル
タ（11）は、入力信号から入力信号を1/2f0〔秒〕遅延
させた信号を引き算する機能を有する。PR（1,−１）フ
イルタ（11）の出力は主信号（10a）に対し（11a）、衝
突信号（10b）に対し（11c）となり、衝突時の波形は両
者を合成した（11b）となる。
PR（1,−１）フイルタ（11）出力から衝突検出する方法
は第８図を用いて説明する。送信データは、４種類の２
ビツトデータに分類される。ダイパルス符号化後、PR
（1,−１）フイルタ（11）を通過した送信データは、３
値波形（＋および−の振幅を持つという意味で交流波
形）に変換される。３値波形の零レベルは、ダイパルス
符号器出力の０と０の減算でできる“0"と１と１の減算
でできる“０＊”とある。第１の比較回路（12）は、零
レベルのわずかに上にずれた閾値（30）により３値波形
を識別する。非衝突時の第１の比較回路（12）の出力を
周波数2f0〔Hz〕の第１のクロツク（14a）でサンプルし
連続する３ビツトを第１のシフトレジスタ（15）に蓄積
する。第１のシフトレジスタ（15）のレジスタ１（16）
の出力Q1の波形が第６図の（16a）である。第８図に
は、PR（1,−１）フイルタ（11）出力のサンプル結果に
対応したレジスタ１（16），レジスタ２（17）およびレ
ジスタ３（18）の出力Q3,Q2,Q1を示す。衝突が発生する
と、衝突信号により零レベルが閾値（30）の上に振り込
まれ第１の比較回路（12）はこれを検出し、第６図にお
ける（12a）を出力する。第８図においては、３ビツト
系列における第２番目Q2に変化が生じる場合を符号則違
反３ビツト系列として示してある。PR（1,−１）フイル
タ（11）出力に零レベルが発生する場合には、衝突信号
レベルが小さくても符号則違反３ビツト系列を検出し易
い。第１のCRV検出回路（25）は、第１のシフトレジス
タ（15）の出力Q1,Q2,Q3を1/f0〔秒〕ごとに符号則違反
の有無を判定し、符号則違反を検出した場合には、第６
図（25a）に示される検出パルスを衝突判定回路（29）
へ出力する。1/f0〔秒〕の周期の符号則違反検出用クロ
ツクは、ブロツク同期回路（24）により、主信号（10
a）の受信開始直後に、第１のシフトレジスタ（15）の
第２レジスタ（17）出力Q2に、PR（1,−１）フイルタ
（11）出力の零レベルに対するサンプル結果が出力され
る位相に同期引込みされ、以後この位相に保持されて出
力される。
は第８図を用いて説明する。送信データは、４種類の２
ビツトデータに分類される。ダイパルス符号化後、PR
（1,−１）フイルタ（11）を通過した送信データは、３
値波形（＋および−の振幅を持つという意味で交流波
形）に変換される。３値波形の零レベルは、ダイパルス
符号器出力の０と０の減算でできる“0"と１と１の減算
でできる“０＊”とある。第１の比較回路（12）は、零
レベルのわずかに上にずれた閾値（30）により３値波形
を識別する。非衝突時の第１の比較回路（12）の出力を
周波数2f0〔Hz〕の第１のクロツク（14a）でサンプルし
連続する３ビツトを第１のシフトレジスタ（15）に蓄積
する。第１のシフトレジスタ（15）のレジスタ１（16）
の出力Q1の波形が第６図の（16a）である。第８図に
は、PR（1,−１）フイルタ（11）出力のサンプル結果に
対応したレジスタ１（16），レジスタ２（17）およびレ
ジスタ３（18）の出力Q3,Q2,Q1を示す。衝突が発生する
と、衝突信号により零レベルが閾値（30）の上に振り込
まれ第１の比較回路（12）はこれを検出し、第６図にお
ける（12a）を出力する。第８図においては、３ビツト
系列における第２番目Q2に変化が生じる場合を符号則違
反３ビツト系列として示してある。PR（1,−１）フイル
タ（11）出力に零レベルが発生する場合には、衝突信号
レベルが小さくても符号則違反３ビツト系列を検出し易
い。第１のCRV検出回路（25）は、第１のシフトレジス
タ（15）の出力Q1,Q2,Q3を1/f0〔秒〕ごとに符号則違反
の有無を判定し、符号則違反を検出した場合には、第６
図（25a）に示される検出パルスを衝突判定回路（29）
へ出力する。1/f0〔秒〕の周期の符号則違反検出用クロ
ツクは、ブロツク同期回路（24）により、主信号（10
a）の受信開始直後に、第１のシフトレジスタ（15）の
第２レジスタ（17）出力Q2に、PR（1,−１）フイルタ
（11）出力の零レベルに対するサンプル結果が出力され
る位相に同期引込みされ、以後この位相に保持されて出
力される。
第８図において零レベルは、“0"と“０＊”の２種類あ
るが、“０＊”は、１と１（光信号のONとON）の引き算
により発生したものであり受光素子（９）においてシヨ
ツト雑音が多く発生するために非衝突時にも雑音により
符号則違反が発生し易く衝突検出に用いない方がよい。
以後“０＊”において発生する符号則違反は無視するも
のとして説明する。
るが、“０＊”は、１と１（光信号のONとON）の引き算
により発生したものであり受光素子（９）においてシヨ
ツト雑音が多く発生するために非衝突時にも雑音により
符号則違反が発生し易く衝突検出に用いない方がよい。
以後“０＊”において発生する符号則違反は無視するも
のとして説明する。
衝突判定回路（29）はCRV検出回路（25）の出力パルス
数をカウントし、カウント値が規定値を越えると衝突と
判定し検出信号を出力する。
数をカウントし、カウント値が規定値を越えると衝突と
判定し検出信号を出力する。
次に従来の衝突検出機能付受信装置において衝突検出し
難い場合について第７図を用いて説明する。（11d）はP
R（1,−１）フイルタ（11）出力における主信号のアイ
パターンである。第１の比較回路（12）で識別後、第１
のシフトレジスタ（15）の第１レジスタ（16）で周波数
2f0〔Hz〕の第１のクロツクでサンプルされる位相（3
1）を図中に示す。（11e）は主信号と位相差０（符号化
ブロツクの区切り目が時間的に主信号と衝突信号とで重
なつている）で衝突した信号のアイパターンである。衝
突による主信号の零レベルは、±hmax振り込まれる。第
１の比較回路（12）では、＋側へ振り込まれるときに符
号則違反を検出するが、−側へ振り込まれるときは検出
できない。（11f）は主信号と位相差 で衝突した信号のアイパターンである。衝突による主信
号の零レベルは、±hmin振り込まれる。この場合は、＋
側へ振り込まれる振幅が小さいため検出見逃しが発生す
ることがある。
難い場合について第７図を用いて説明する。（11d）はP
R（1,−１）フイルタ（11）出力における主信号のアイ
パターンである。第１の比較回路（12）で識別後、第１
のシフトレジスタ（15）の第１レジスタ（16）で周波数
2f0〔Hz〕の第１のクロツクでサンプルされる位相（3
1）を図中に示す。（11e）は主信号と位相差０（符号化
ブロツクの区切り目が時間的に主信号と衝突信号とで重
なつている）で衝突した信号のアイパターンである。衝
突による主信号の零レベルは、±hmax振り込まれる。第
１の比較回路（12）では、＋側へ振り込まれるときに符
号則違反を検出するが、−側へ振り込まれるときは検出
できない。（11f）は主信号と位相差 で衝突した信号のアイパターンである。衝突による主信
号の零レベルは、±hmin振り込まれる。この場合は、＋
側へ振り込まれる振幅が小さいため検出見逃しが発生す
ることがある。
上記のように従来の衝突検出機能付受信装置では、零レ
ベルの信号衝突による変動を検出する比較回路が１つで
あること、また衝突サンプリングポイントも１点である
ため、衝突位相によつては、零レベルの振り込み量が小
さく衝突検出見逃しを生じ易いという欠点があつた。
ベルの信号衝突による変動を検出する比較回路が１つで
あること、また衝突サンプリングポイントも１点である
ため、衝突位相によつては、零レベルの振り込み量が小
さく衝突検出見逃しを生じ易いという欠点があつた。
この発明は上記のような問題点を解消するためになされ
たもので衝突位相による衝突検出特性劣化を改善するこ
とができる衝突検出機能付受信装置を得ることを目的と
する。
たもので衝突位相による衝突検出特性劣化を改善するこ
とができる衝突検出機能付受信装置を得ることを目的と
する。
〔問題点を解決するための手段〕 この発明に係る衝突検出機能付受信装置は、ビットレー
トf0［ビット／秒］のパケット送信データを1B2B符号に
変換後強度変調して送信された送信信号を受信し、該受
信信号から該受信信号を1/2f0［秒］遅延した信号を引
き算することによって交流変換するPR（1,−１）フィル
タと、該PR（1,−１）フィルタ出力を入力とし該PR（1,
−１）フィルタ出力の零レベルよりわずかに上位側にず
れた閾値で信号識別する第１の比較回路と、PR（1,−
１）フィルタ出力の零レベルよりわずかに下位側にずれ
た閾値で信号識別する第２の比較回路と、第１の比較回
路の出力を周波数2f0［Hz］の第１のクロックでサンプ
ルしサンプル後得られる連続する３ビットパターンを周
期1/f0［秒］ごとに監視し符号遷移則違反を検出する第
１のCRV検出回路と、第２の比較回路の出力を、第１の
比較回路の出力をサンプルする周波数2f0［Hz］の第１
のクロックを遅延させる移相回路を介して得られる第２
のクロックでサンプルしサンプル後得られる連続する３
ビットパターンを周期1/f0［秒］ごとに監視し符号遷移
則違反を検出する第２のCRV検出回路と、第１又は第２
のCRV検出回路出力を入力とする1/f0［秒］の遅延時間
を有する遅延回路と、該遅延回路出力を第１の入力と
し、第２又は第１のCRV検出回路出力を第２の入力とす
る論理和回路とで構成され、該論理和回路出力を衝突検
出信号として出力するものである。
トf0［ビット／秒］のパケット送信データを1B2B符号に
変換後強度変調して送信された送信信号を受信し、該受
信信号から該受信信号を1/2f0［秒］遅延した信号を引
き算することによって交流変換するPR（1,−１）フィル
タと、該PR（1,−１）フィルタ出力を入力とし該PR（1,
−１）フィルタ出力の零レベルよりわずかに上位側にず
れた閾値で信号識別する第１の比較回路と、PR（1,−
１）フィルタ出力の零レベルよりわずかに下位側にずれ
た閾値で信号識別する第２の比較回路と、第１の比較回
路の出力を周波数2f0［Hz］の第１のクロックでサンプ
ルしサンプル後得られる連続する３ビットパターンを周
期1/f0［秒］ごとに監視し符号遷移則違反を検出する第
１のCRV検出回路と、第２の比較回路の出力を、第１の
比較回路の出力をサンプルする周波数2f0［Hz］の第１
のクロックを遅延させる移相回路を介して得られる第２
のクロックでサンプルしサンプル後得られる連続する３
ビットパターンを周期1/f0［秒］ごとに監視し符号遷移
則違反を検出する第２のCRV検出回路と、第１又は第２
のCRV検出回路出力を入力とする1/f0［秒］の遅延時間
を有する遅延回路と、該遅延回路出力を第１の入力と
し、第２又は第１のCRV検出回路出力を第２の入力とす
る論理和回路とで構成され、該論理和回路出力を衝突検
出信号として出力するものである。
この発明による衝突検出機能付受信装置は、PR（1,−
１）フイルタ出力に発生する零レベルの上，下に閾値を
有する第１および第２の比較回路により、衝突による零
レベルの振り込みが上，下どちらであつても検出出来る
ようにする。また、第１の比較回路の出力を周波数2f0
［Hz］の第１のクックでサンプルし、第１のクロックを
移相回路を介して遅延させた第２のクロックで第２の比
較回路の出力をサンプルすることにより、一方のクロツ
ク位相における主信号零レベルの振り込み量が最小であ
つても、他方のクロツク位相ではそれ以上の振り込み量
を得るようにする。さらに、第１および第２の周波数2f
0〔Hz〕のクロツクの位相に差を与えたため同一ビツト
内で２個のCRVパルスが発生することがあるが、このと
き衝突判定回路で２個のCRVパルスをカウントできるよ
うに、第１（又は第２）のCRV検出回路出力を1/f
0〔秒〕遅延して論理和をとつた後、衝突判定回路に入
力する。以上の手段により、衝突見逃し率の改善を図る
ことができる。
１）フイルタ出力に発生する零レベルの上，下に閾値を
有する第１および第２の比較回路により、衝突による零
レベルの振り込みが上，下どちらであつても検出出来る
ようにする。また、第１の比較回路の出力を周波数2f0
［Hz］の第１のクックでサンプルし、第１のクロックを
移相回路を介して遅延させた第２のクロックで第２の比
較回路の出力をサンプルすることにより、一方のクロツ
ク位相における主信号零レベルの振り込み量が最小であ
つても、他方のクロツク位相ではそれ以上の振り込み量
を得るようにする。さらに、第１および第２の周波数2f
0〔Hz〕のクロツクの位相に差を与えたため同一ビツト
内で２個のCRVパルスが発生することがあるが、このと
き衝突判定回路で２個のCRVパルスをカウントできるよ
うに、第１（又は第２）のCRV検出回路出力を1/f
0〔秒〕遅延して論理和をとつた後、衝突判定回路に入
力する。以上の手段により、衝突見逃し率の改善を図る
ことができる。
第１図はこの発明による衝突検出機能付受信装置の一実
施例を含む送受信システムの構成を示す。図において、
第５図と同一符号の部分は同一部分を示し、（13）は第
２の比較回路、（19）は第２のシフトレジスタ、（20）
はレジスタ４、（21）はレジスタ５、（22）はレジスタ
６、（26）は第２の符号則違反検出回路（以下第２のCR
V検出回路と略す。）、（27）は遅延回路、（28）はOR
ゲート、（23）は移相回路である。
施例を含む送受信システムの構成を示す。図において、
第５図と同一符号の部分は同一部分を示し、（13）は第
２の比較回路、（19）は第２のシフトレジスタ、（20）
はレジスタ４、（21）はレジスタ５、（22）はレジスタ
６、（26）は第２の符号則違反検出回路（以下第２のCR
V検出回路と略す。）、（27）は遅延回路、（28）はOR
ゲート、（23）は移相回路である。
第２図は、1B2B符号としてバイフエーズ符号を考えたと
きの、第１図に示した衝突検出機能付受信装置の各部波
形図であり、図において（13a）は第２の比較回路出
力、（20a）はレジスタ４出力、（26a）は第２の符号則
違反検出回路出力（以下第２のCRV検出回路出力と略
す。）（27a）は遅延回路出力、（24a）はブロツク同期
回路出力、（28a）は論理和回路出力、（32）は−側閾
値、（33a），（33b）は第１のクロツクの、（34a），
（34b）は第２のクロツクのそれぞれサンプル位相であ
る。
きの、第１図に示した衝突検出機能付受信装置の各部波
形図であり、図において（13a）は第２の比較回路出
力、（20a）はレジスタ４出力、（26a）は第２の符号則
違反検出回路出力（以下第２のCRV検出回路出力と略
す。）（27a）は遅延回路出力、（24a）はブロツク同期
回路出力、（28a）は論理和回路出力、（32）は−側閾
値、（33a），（33b）は第１のクロツクの、（34a），
（34b）は第２のクロツクのそれぞれサンプル位相であ
る。
第３図は、主信号と衝突信号の位相関係図であり、図に
おいて、（11f）は＋側閾値での信号衝突が最も検出し
にくい位相における衝突信号のPR（1,−１）フイルタ出
力アイパターン、（11g）は−側閾値で最も衝突信号の
検出しにくい位相におけるPR（1,−１）フイルタ出力、
（32）は−側閾値である。
おいて、（11f）は＋側閾値での信号衝突が最も検出し
にくい位相における衝突信号のPR（1,−１）フイルタ出
力アイパターン、（11g）は−側閾値で最も衝突信号の
検出しにくい位相におけるPR（1,−１）フイルタ出力、
（32）は−側閾値である。
次に動作について説明する。第１図において、この発明
に係る衝突検出機能付受信装置は、従来のものに第２の
比較回路（13）、第２のシフトレジスタ（19）（レジス
タ４（20）、レジスタ５（21）、レジスタ６（22））、
第２のCRV検出回路（26）、遅延回路（27）、論理和回
路（28）、移相回路（23）を加えたものであり、他の部
分は従来と同様の動作を行う。
に係る衝突検出機能付受信装置は、従来のものに第２の
比較回路（13）、第２のシフトレジスタ（19）（レジス
タ４（20）、レジスタ５（21）、レジスタ６（22））、
第２のCRV検出回路（26）、遅延回路（27）、論理和回
路（28）、移相回路（23）を加えたものであり、他の部
分は従来と同様の動作を行う。
第１図において、PR（1,−１）フイルタ（11）の出力は
第２の比較回路（13）へ入力される。第２の比較回路
（13）はPR（1,−１）フイルタ出力の零レベルのわずか
に下に閾値を有し、信号衝突により零レベルが下に振り
込まれるのを検出する。第２のシフトレジスタ（19）で
は、タイミング抽出回路（14）より出力される周波数2f
0〔Hz〕の第１のクロツクを移相回路（23）によりτ
〔秒〕遅延して得られる第２のクロツクで第２の比較回
路（13）の出力をサンプルし、第２のシフトレジスタ
（19）に連続する３ビツト系列を蓄積する。第２のCRV
検出回路（26）は、第２のシフトレジスタ（19）の第１
レジスタ（20）の出力Q6、第２レジスタ（21）の出力
Q5、第３レジスタ（22）の出力Q4より符号則違反パター
ンを検出する。
第２の比較回路（13）へ入力される。第２の比較回路
（13）はPR（1,−１）フイルタ出力の零レベルのわずか
に下に閾値を有し、信号衝突により零レベルが下に振り
込まれるのを検出する。第２のシフトレジスタ（19）で
は、タイミング抽出回路（14）より出力される周波数2f
0〔Hz〕の第１のクロツクを移相回路（23）によりτ
〔秒〕遅延して得られる第２のクロツクで第２の比較回
路（13）の出力をサンプルし、第２のシフトレジスタ
（19）に連続する３ビツト系列を蓄積する。第２のCRV
検出回路（26）は、第２のシフトレジスタ（19）の第１
レジスタ（20）の出力Q6、第２レジスタ（21）の出力
Q5、第３レジスタ（22）の出力Q4より符号則違反パター
ンを検出する。
符号則違反パターンの検出方法について第２図，第４図
を用いて説明する。PR（1,−１）フイルタ（11）出力零
レベルの＋側に閾値を有する第１の比較回路（12）の動
作は従来例（第６図，第８図）と同じである。PR（1,−
１）フイルタ（11）出力零レベルの−側に閾値（32）を
有する第２の比較回路（13）は、衝突信号により零レベ
ルが閾値（32）の下側に振り込まれるのを検出し、第２
図における（13a）を出力する。第４図においては、３
ビツト系列における第２番目Q5に変化が生じる場合を符
号則違反３ビツト系列として示してある。以上のよう
に、PR（1,−１）フイルタ（11）出力零レベルの上，下
に閾値を有する比較回路（12），（13）を設けることに
より衝突信号により零レベルが上，下どちらに振り込ま
れても符号則違反を検出することができる。
を用いて説明する。PR（1,−１）フイルタ（11）出力零
レベルの＋側に閾値を有する第１の比較回路（12）の動
作は従来例（第６図，第８図）と同じである。PR（1,−
１）フイルタ（11）出力零レベルの−側に閾値（32）を
有する第２の比較回路（13）は、衝突信号により零レベ
ルが閾値（32）の下側に振り込まれるのを検出し、第２
図における（13a）を出力する。第４図においては、３
ビツト系列における第２番目Q5に変化が生じる場合を符
号則違反３ビツト系列として示してある。以上のよう
に、PR（1,−１）フイルタ（11）出力零レベルの上，下
に閾値を有する比較回路（12），（13）を設けることに
より衝突信号により零レベルが上，下どちらに振り込ま
れても符号則違反を検出することができる。
次に、第１のシフトレジスタ（15）と第２のシフトレジ
スタ（19）に入力される周波数2f0〔Hz〕のクロツク位
相に差を与えることの効果について第３図を用いて説明
する。第３図において、第２のシフトレジスタ（19）の
サンプリング点（34）は、第１のシフトレジスタ（15）
のサンプリング点（33）に対しτ〔秒〕遅れている。
（11f）は、第１のシフトレジスタのサンプリング点（3
3）において、衝突信号の符号化ブロツクの区切り目Ａ
が発生し、振幅が最小値ｈとなる位相で衝突した衝突信
号アイパターンである。第１のサンプリング点（33）に
おいては、従来同様衝突見逃しは発生し易い。しかし、
第２のサンプリング点（34）においては、このとき大き
な衝突信号振幅（h1）が得られ容易に衝突検出が可能で
ある。（11g）は、第２のシフトレジスタのサンプリン
グ点（34）において，衝突信号の符号化ブロツクの区切
り目Ｂが発生し，衝突信号振幅が最小値ｈとなる衝突信
号アイパターンである。この場合は、サンプリング点
（34）では衝突見逃しが発生するが、サンプリング点
（33）では大きな衝突信号振幅（h2）が得られ容易に衝
突検出が行える。以上の様に、サンプリング点を第１の
シフトレジスタ（15）と第２のシフトレジスタ（19）で
差を持たせることにより衝突見逃しの改善が図れる。な
お、PR（1,−１）フイルタ（11）出力の零レベル“0"
（０と０の引き算から発生）は右上りの波形であるか
ら、＋側に閾値を有する第１の比較回路（12）出力をサ
ンプリングする第１のシフトレジスタ（15）のクロツク
は−側に閾値を有する第２の比較回路（13）出力をサン
プリングする第２のシフトレジスタ（19）のクロツクよ
り進んだ位相に設定した方が衝突誤検出しにくいので有
利である。
スタ（19）に入力される周波数2f0〔Hz〕のクロツク位
相に差を与えることの効果について第３図を用いて説明
する。第３図において、第２のシフトレジスタ（19）の
サンプリング点（34）は、第１のシフトレジスタ（15）
のサンプリング点（33）に対しτ〔秒〕遅れている。
（11f）は、第１のシフトレジスタのサンプリング点（3
3）において、衝突信号の符号化ブロツクの区切り目Ａ
が発生し、振幅が最小値ｈとなる位相で衝突した衝突信
号アイパターンである。第１のサンプリング点（33）に
おいては、従来同様衝突見逃しは発生し易い。しかし、
第２のサンプリング点（34）においては、このとき大き
な衝突信号振幅（h1）が得られ容易に衝突検出が可能で
ある。（11g）は、第２のシフトレジスタのサンプリン
グ点（34）において，衝突信号の符号化ブロツクの区切
り目Ｂが発生し，衝突信号振幅が最小値ｈとなる衝突信
号アイパターンである。この場合は、サンプリング点
（34）では衝突見逃しが発生するが、サンプリング点
（33）では大きな衝突信号振幅（h2）が得られ容易に衝
突検出が行える。以上の様に、サンプリング点を第１の
シフトレジスタ（15）と第２のシフトレジスタ（19）で
差を持たせることにより衝突見逃しの改善が図れる。な
お、PR（1,−１）フイルタ（11）出力の零レベル“0"
（０と０の引き算から発生）は右上りの波形であるか
ら、＋側に閾値を有する第１の比較回路（12）出力をサ
ンプリングする第１のシフトレジスタ（15）のクロツク
は−側に閾値を有する第２の比較回路（13）出力をサン
プリングする第２のシフトレジスタ（19）のクロツクよ
り進んだ位相に設定した方が衝突誤検出しにくいので有
利である。
次に、遅延回路（27）の効果について第２図を用いて説
明する。第２図においてPR（1,−１）フイルタ（11）出
力における主信号（11a）と衝突信号（11b）の位相差は である。このとき、第１の比較回路（12）および第２の
比較回路（13）はサンプリング点（33a），（34a）にお
いてそれぞれ衝突信号により零レベルが閾値（30）およ
び（32）を超えて振り込まれるのを検出する。第１のシ
フトレジスタ（15），第２のシフトレジスタ（19）のレ
ジスタ１（16）およびレジスタ４（20）の出力Q3,Q
6は、（16a），（20a）となる。第１のCRV検出回路（2
5）および第２のCRV検出回路（26）は、ブロツク同期回
路（24）から出力される周期1/f0〔秒〕の同一クロツク
でサンプルされるので、同一タイムスロツトにCRV検出
パルスが出力される（25a,26a）。このまま、論理和を
とつて衝突判定回路（29）においてCRV数カウントを行
うと１個しかカウントされず、衝突検出が遅れる。遅延
回路（27）は、第１のCRV検出回路（25）の出力を1/f0
〔秒〕遅延して出力するのでCRV数は衝突判定回路（2
9）において２個にカウントされる。遅延回路で1/f
0〔秒〕遅延しても、次にCRVパルスが発生するのは２タ
イムスロツト先である（“０＊”部ではCRV検出しない
ため）ので重複することはない。
明する。第２図においてPR（1,−１）フイルタ（11）出
力における主信号（11a）と衝突信号（11b）の位相差は である。このとき、第１の比較回路（12）および第２の
比較回路（13）はサンプリング点（33a），（34a）にお
いてそれぞれ衝突信号により零レベルが閾値（30）およ
び（32）を超えて振り込まれるのを検出する。第１のシ
フトレジスタ（15），第２のシフトレジスタ（19）のレ
ジスタ１（16）およびレジスタ４（20）の出力Q3,Q
6は、（16a），（20a）となる。第１のCRV検出回路（2
5）および第２のCRV検出回路（26）は、ブロツク同期回
路（24）から出力される周期1/f0〔秒〕の同一クロツク
でサンプルされるので、同一タイムスロツトにCRV検出
パルスが出力される（25a,26a）。このまま、論理和を
とつて衝突判定回路（29）においてCRV数カウントを行
うと１個しかカウントされず、衝突検出が遅れる。遅延
回路（27）は、第１のCRV検出回路（25）の出力を1/f0
〔秒〕遅延して出力するのでCRV数は衝突判定回路（2
9）において２個にカウントされる。遅延回路で1/f
0〔秒〕遅延しても、次にCRVパルスが発生するのは２タ
イムスロツト先である（“０＊”部ではCRV検出しない
ため）ので重複することはない。
第１のシフトレジスタ（15）と第２のシフトレジスタ
（19）のサンプル位相が同位相の場合は、CRVパルスは
いずれか一方のCRV検出回路からのみCRVパルスが出力さ
れるので、前記遅延回路（27）の効果はない。第１のシ
フトレジスタ（15）と第２のシフトレジスタ（19）のサ
ンプル位相に差を与えた場合には、２つのCRV検出回路
から同時にCRVパルスが出力されることがあり、遅延回
路（27）の効果が発揮される。
（19）のサンプル位相が同位相の場合は、CRVパルスは
いずれか一方のCRV検出回路からのみCRVパルスが出力さ
れるので、前記遅延回路（27）の効果はない。第１のシ
フトレジスタ（15）と第２のシフトレジスタ（19）のサ
ンプル位相に差を与えた場合には、２つのCRV検出回路
から同時にCRVパルスが出力されることがあり、遅延回
路（27）の効果が発揮される。
以上のように、この発明によればPR（1,−１）フイルタ
出力の零レベルよりわずかに上位側にずれた閾値で信号
識別する第１の比較回路と、PR（1,−１）フイルタ出力
の零レベルよりわずかに下位側にずれた閾値で信号識別
する第２の比較回路とを有し、第１の比較回路の出力を
周波数2f0［Hz］の第１のクロックでサンプルし、第１
のクロックを移相回路を介して遅延させた第２のクロッ
クで第２の比較回路の出力をサンプルすることにより、
どちらかのクロックに対して衝突信号の符号化ブロック
の区切り目が発生しても他のクロックに対してはサンプ
ル点と符号化ブロックの区切り目が一致しておらず、大
きな衝突信号振幅が得られる。従って、衝突信号による
零レベルの変動を確実に検出でき、衝突位相によらず確
実な衝突検出が行える。
出力の零レベルよりわずかに上位側にずれた閾値で信号
識別する第１の比較回路と、PR（1,−１）フイルタ出力
の零レベルよりわずかに下位側にずれた閾値で信号識別
する第２の比較回路とを有し、第１の比較回路の出力を
周波数2f0［Hz］の第１のクロックでサンプルし、第１
のクロックを移相回路を介して遅延させた第２のクロッ
クで第２の比較回路の出力をサンプルすることにより、
どちらかのクロックに対して衝突信号の符号化ブロック
の区切り目が発生しても他のクロックに対してはサンプ
ル点と符号化ブロックの区切り目が一致しておらず、大
きな衝突信号振幅が得られる。従って、衝突信号による
零レベルの変動を確実に検出でき、衝突位相によらず確
実な衝突検出が行える。
また、第１又は第２のCRV検出回路出力を入力とする1/f
0［秒］の遅延時間を有する遅延回路を、第１のCRV検出
回路もしくは第２のCRV検出回路に後置することによ
り、２つのCRV検出回路から同時にCRVパルスが出力され
ても、別々に計数することができ、効率よく衝突検出が
行える。
0［秒］の遅延時間を有する遅延回路を、第１のCRV検出
回路もしくは第２のCRV検出回路に後置することによ
り、２つのCRV検出回路から同時にCRVパルスが出力され
ても、別々に計数することができ、効率よく衝突検出が
行える。
第１図はこの発明の一実施例を示す構成図、第２図は1B
2B符号としてバイフエーズ符号を考えたときの第１図に
示した衝突検出機能付送受信装置の各部波形図、第３図
は主信号と衝突信号の位相関係図、第４図はこの発明の
一実施例の衝突検出機能付受信装置における各部符号則
を表わす説明図、第５図は従来の衝突検出機能付受信装
置を含む送受信システムを示す構成図、第６図は1B2B符
号としてバイフエーズ符号を考えたときの第５図に示し
た衝突検出機能付受信装置の各部波形図、第７図は主信
号と衝突信号の位相関係図、第８図は従来の衝突検出機
能付受信装置における各部符号則を表わす説明図であ
る。 図中、（１）は送信装置、（２）は1B2B符号化回路、
（３）は発光素子駆動回路、（４）は発光素子、（８）
は受信装置、（９）は受光素子、（10）は前置増幅回
路、（11）はパーシヤルレスポンス（1,−１）フイル
タ、（12）は第１の比較回路、（13）は第２の比較回
路、（14）はタイミング抽出回路、（15）は第１のシス
トレジスタ、（19）は第２のシフトレジスタ、（24）は
ブロツク同期回路、（25）は第１の符号則違反検出回
路、（26）は第２の符号則違反検出回路、（23）は移相
回路、（27）は遅延回路、（28）は論理和回路、（29）
は衝突判定回路である。 なお、図中、同一符号は同一又は相当部分を示す。
2B符号としてバイフエーズ符号を考えたときの第１図に
示した衝突検出機能付送受信装置の各部波形図、第３図
は主信号と衝突信号の位相関係図、第４図はこの発明の
一実施例の衝突検出機能付受信装置における各部符号則
を表わす説明図、第５図は従来の衝突検出機能付受信装
置を含む送受信システムを示す構成図、第６図は1B2B符
号としてバイフエーズ符号を考えたときの第５図に示し
た衝突検出機能付受信装置の各部波形図、第７図は主信
号と衝突信号の位相関係図、第８図は従来の衝突検出機
能付受信装置における各部符号則を表わす説明図であ
る。 図中、（１）は送信装置、（２）は1B2B符号化回路、
（３）は発光素子駆動回路、（４）は発光素子、（８）
は受信装置、（９）は受光素子、（10）は前置増幅回
路、（11）はパーシヤルレスポンス（1,−１）フイル
タ、（12）は第１の比較回路、（13）は第２の比較回
路、（14）はタイミング抽出回路、（15）は第１のシス
トレジスタ、（19）は第２のシフトレジスタ、（24）は
ブロツク同期回路、（25）は第１の符号則違反検出回
路、（26）は第２の符号則違反検出回路、（23）は移相
回路、（27）は遅延回路、（28）は論理和回路、（29）
は衝突判定回路である。 なお、図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】ビットレートf0［ビット／秒］のパケット
送信データを1B2B符号に変換後強度変調して送信された
送信信号を受信し、該受信信号から該受信信号を1/2f0
［秒］遅延した信号を引き算することによって交流変換
するパーシャルレスポンス（1,−１）フィルタと、 該パーシャルレスポンス（1,−１）フィルタ出力を入力
とし該パーシャルレスポンス（1,−１）フィルタ出力の
零レベルよりわずかに上位側にずれた閾値で信号識別す
る第１の比較回路と、 前記パーシャルレスポンス（1,−１）フィルタ出力の零
レベルよりわずかに下位側にずれた閾値で信号識別する
第２の比較回路と、 前記第１の比較回路の出力を周波数2f0［Hz］の第１の
クロックでサンプルしサンプル後得られる連続する３ビ
ットパターンを周期1/f0［秒］ごとに監視し符号遷移則
違反を検出する第１の符号則違反検出回路と、 前記第２の比較回路の出力を、前記第１の比較回路の出
力をサンプルする周波数2f0［Hz］の第１のクロックを
遅延させる移相回路を介して得られる第２のクロックで
サンプルしサンプル後得られる連続する３ビットパター
ンを周期1/f0［秒］ごとに監視し符号遷移則違反を検出
する第２の符号則違反検出回路と、 前記第１又は第２の符号則違反検出回路出力を入力とす
る1/f0［秒］の遅延時間を有する遅延回路と、 該遅延回路出力を第１の入力とし、前記第２又は第１の
符号則違反検出回路出力を第２の入力とする論理和回路
とで構成され、 該論理和回路出力を衝突検出信号として出力することを
特徴とする衝突検出機能付受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001906A JPH0683216B2 (ja) | 1987-01-09 | 1987-01-09 | 衝突検出機能付受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001906A JPH0683216B2 (ja) | 1987-01-09 | 1987-01-09 | 衝突検出機能付受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63171037A JPS63171037A (ja) | 1988-07-14 |
| JPH0683216B2 true JPH0683216B2 (ja) | 1994-10-19 |
Family
ID=11514620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62001906A Expired - Fee Related JPH0683216B2 (ja) | 1987-01-09 | 1987-01-09 | 衝突検出機能付受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683216B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2502395B2 (ja) * | 1990-02-09 | 1996-05-29 | 三菱電機株式会社 | 送受信装置 |
| TWI373714B (en) * | 2008-04-02 | 2012-10-01 | Novatek Microelectronics Corp | Electronic device for contention detection of bidirectional bus and related method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201534A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 衝突検出機能付き送受信装置 |
| JPS61201532A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 衝突検出機能付き送受信装置 |
| JPS61201533A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 衝突検出機能付き送受信装置 |
-
1987
- 1987-01-09 JP JP62001906A patent/JPH0683216B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63171037A (ja) | 1988-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103460B1 (en) | Improvements in or relating to data interconnecting networks | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| US5371766A (en) | Clock extraction and data regeneration logic for multiple speed data communications systems | |
| EP0082575B1 (en) | An energy-synchronised demodulator circuit | |
| KR970011839B1 (ko) | 근거리통신망의 데이타충돌 검출회로 | |
| US4759040A (en) | Digital synchronizing circuit | |
| JPH0683216B2 (ja) | 衝突検出機能付受信装置 | |
| JPH0528547B2 (ja) | ||
| JP2627890B2 (ja) | デコード回路 | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| US6917659B1 (en) | Method and apparatus for receiving data | |
| JP2705625B2 (ja) | 光ファイバケーブル断検出方式 | |
| JP2680197B2 (ja) | タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム | |
| US6628213B2 (en) | CMI-code coding method, CMI-code decoding method, CMI coding circuit, and CMI decoding circuit | |
| US6597752B1 (en) | Method for detecting a dotting sequence for manchester encoded data in a deep fading environment | |
| JP3270572B2 (ja) | フレーム信号伝送システム | |
| CA1314999C (en) | Method and apparatus for decoding manchester encoded data | |
| JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 | |
| JP3039585B2 (ja) | 同期語検出回路 | |
| JPH0851419A (ja) | タイミング抽出装置 | |
| JPH0746275A (ja) | パルス幅によるデータ判定方法 | |
| JP2502395B2 (ja) | 送受信装置 | |
| JPH0342762Y2 (ja) | ||
| JP3191587B2 (ja) | 受信タイミング切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |