JPH0242243B2 - - Google Patents
Info
- Publication number
- JPH0242243B2 JPH0242243B2 JP59036495A JP3649584A JPH0242243B2 JP H0242243 B2 JPH0242243 B2 JP H0242243B2 JP 59036495 A JP59036495 A JP 59036495A JP 3649584 A JP3649584 A JP 3649584A JP H0242243 B2 JPH0242243 B2 JP H0242243B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- base
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はクランプ回路に係り、特に、定電流
出力の合成出力を取出すようにした出力点のクラ
ンプに関する。
出力の合成出力を取出すようにした出力点のクラ
ンプに関する。
従来、出力点で電流合成を行う出力回路のクラ
ンプには、ダイオードリミツタを設置している。
このようなクランプ回路では、その出力点の電流
を外部に流してクランプしているため、電流損失
や出力レベル点の変動等を生じる欠点があつた。
ンプには、ダイオードリミツタを設置している。
このようなクランプ回路では、その出力点の電流
を外部に流してクランプしているため、電流損失
や出力レベル点の変動等を生じる欠点があつた。
そこで、この発明は、省電流化及び動作の安定
化を図るとともに、クランプ動作速度を改善した
出力クランプ回路の提供を目的とする。
化を図るとともに、クランプ動作速度を改善した
出力クランプ回路の提供を目的とする。
即ち、この発明の出力クランプ回路は、定電流
出力を流出する第１のトランジスタ６に定電流出
力を吸込む第２のトランジスタ８を接続した出力
回路２を設置し、前記第１及び第２のトランジス
タの接続点を出力点に設定するとともに、前記第
２のトランジスタと電流反転回路を構成する第３
のトランジスタ２０を設置し、前記出力点と前記
第２のトランジスタのベースとの間に前記第３の
トランジスタで動作電流が与えられる第４のトラ
ンジスタ２６を設置したものである。
出力を流出する第１のトランジスタ６に定電流出
力を吸込む第２のトランジスタ８を接続した出力
回路２を設置し、前記第１及び第２のトランジス
タの接続点を出力点に設定するとともに、前記第
２のトランジスタと電流反転回路を構成する第３
のトランジスタ２０を設置し、前記出力点と前記
第２のトランジスタのベースとの間に前記第３の
トランジスタで動作電流が与えられる第４のトラ
ンジスタ２６を設置したものである。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第１図はこの発明の出力クランプ回路の実施例
を示している。第１図において、出力回路２に
は、その前段部に差動電流出力を発生する差動増
幅器等の増幅回路４が設置され、信号Ｓの増幅等
で発生する電流出力が与えられている。
を示している。第１図において、出力回路２に
は、その前段部に差動電流出力を発生する差動増
幅器等の増幅回路４が設置され、信号Ｓの増幅等
で発生する電流出力が与えられている。
出力回路２には、その出力部に第１のトランジ
スタ６及び第２のトランジスタ８が設置され、こ
れらトランジスタ６，８は、電源端子１０が形成
された正側電位ラインと、共通端子１２を介して
設置される共通ラインとの間に接続されている。
各トランジスタ６，８のコレクタの接続点は、出
力回路２の出力点に設定され、出力端子１４が形
成されている。
スタ６及び第２のトランジスタ８が設置され、こ
れらトランジスタ６，８は、電源端子１０が形成
された正側電位ラインと、共通端子１２を介して
設置される共通ラインとの間に接続されている。
各トランジスタ６，８のコレクタの接続点は、出
力回路２の出力点に設定され、出力端子１４が形
成されている。
トランジスタ６は定電流出力を流出する側であ
りそのベース・エミツタ間には、ベース・コレク
タを共通にしてダイオードとして構成されたトラ
ンジスタ１６が接続され、このトランジスタ１６
のベース・コレクタ及びトランジスタ６のベース
は増幅回路４の一方の出力点１８Ａに接続されて
いる。即ち、トランジスタ６，１６は電流反転回
路を構成しており、出力点１８Ａに流れる電流が
反転されてトランジスタ６に流れる。
りそのベース・エミツタ間には、ベース・コレク
タを共通にしてダイオードとして構成されたトラ
ンジスタ１６が接続され、このトランジスタ１６
のベース・コレクタ及びトランジスタ６のベース
は増幅回路４の一方の出力点１８Ａに接続されて
いる。即ち、トランジスタ６，１６は電流反転回
路を構成しており、出力点１８Ａに流れる電流が
反転されてトランジスタ６に流れる。
また、トランジスタ８は定電流出力を吸込む側
に設定され、そのベース・エミツタ間には、ベー
ス・コレクタを共通にしダイオードとして構成さ
れたトランジスタ２０が接続され、トランジスタ
８，２０は電流反転回路を構成している。
に設定され、そのベース・エミツタ間には、ベー
ス・コレクタを共通にしダイオードとして構成さ
れたトランジスタ２０が接続され、トランジスタ
８，２０は電流反転回路を構成している。
トランジスタ２０のベース・コレクタと正側電
位ラインとの間には、トランジスタ２２がそのエ
ミツタを正電位側にして接続され、このトランジ
スタ２２のベース・エミツタ間には、ベース・コ
レクタを共通にしたトランジスタ２４が接続さ
れ、トランジスタ２２，２４は電流反転回路を構
成している。即ち、出力点１８Ｂに流れる電流
は、トランジスタ２４，２２、トランジスタ２
０，８で反転され、トランジスタ８に流れる。
位ラインとの間には、トランジスタ２２がそのエ
ミツタを正電位側にして接続され、このトランジ
スタ２２のベース・エミツタ間には、ベース・コ
レクタを共通にしたトランジスタ２４が接続さ
れ、トランジスタ２２，２４は電流反転回路を構
成している。即ち、出力点１８Ｂに流れる電流
は、トランジスタ２４，２２、トランジスタ２
０，８で反転され、トランジスタ８に流れる。
そして、前記トランジスタ６，８のコレクタに
形成された出力点と、トランジスタ８，２０の共
通ベースとの間には、トランジスタ２６のエミツ
タ及びコレクタ間が接続され、そのベースはトラ
ンジスタ２０のベース・コレクタに共通に接続さ
れている。
形成された出力点と、トランジスタ８，２０の共
通ベースとの間には、トランジスタ２６のエミツ
タ及びコレクタ間が接続され、そのベースはトラ
ンジスタ２０のベース・コレクタに共通に接続さ
れている。
以上の構成に基づきその動作を説明する。
トランジスタ２０，２６のベース・エミツタ間
電圧をVBE1，VBE2（又はVBE1＝VBE2＝VBE）とする
と、出力端子１４のクランプ電位VLは、 VL＝VBE1＋VBE2 ＝2VBE ……(1) となる。
電圧をVBE1，VBE2（又はVBE1＝VBE2＝VBE）とする
と、出力端子１４のクランプ電位VLは、 VL＝VBE1＋VBE2 ＝2VBE ……(1) となる。
即ち、トランジスタ６から流れる電流をI1、ト
ランジスタ８に吸込まれる電流をI2とすると、出
力レベルが上昇してクランプされるとき、I1＞I2
となる。このため、その差電流ΔIは、 ΔI＝I1−I2 ……(2) が出力点から流出し、出力レベルがその分だけ上
がる。
ランジスタ８に吸込まれる電流をI2とすると、出
力レベルが上昇してクランプされるとき、I1＞I2
となる。このため、その差電流ΔIは、 ΔI＝I1−I2 ……(2) が出力点から流出し、出力レベルがその分だけ上
がる。
この場合、出力レベルが前記クランプ電位VL
を越えたとき、トランジスタ２０，２６で構成さ
れるクランプ回路は、インピーダンスが低いた
め、差電流ΔIはトランジスタ２６を通り、トラ
ンジスタ２０及びトランジスタ８のベースに流入
する。この結果、トランジスタ８側の引込み能力
が増大し、電流ΔI分は吸収され、出力レベルは
前記クランプ電圧VLに即座にクランプされるこ
とになる。
を越えたとき、トランジスタ２０，２６で構成さ
れるクランプ回路は、インピーダンスが低いた
め、差電流ΔIはトランジスタ２６を通り、トラ
ンジスタ２０及びトランジスタ８のベースに流入
する。この結果、トランジスタ８側の引込み能力
が増大し、電流ΔI分は吸収され、出力レベルは
前記クランプ電圧VLに即座にクランプされるこ
とになる。
このような構成によれば、電流出力を外部に流
出させずに、出力回路２の内部で吸収するため、
クランプ動作が安定するとともに、省電流化がで
き、しかもクランプ速度が向上する。
出させずに、出力回路２の内部で吸収するため、
クランプ動作が安定するとともに、省電流化がで
き、しかもクランプ速度が向上する。
第２図及び第３図はこの発明の出力クランプ回
路の他の実施例を示し、前記実施例と同一部分に
は同一符号を付してある。
路の他の実施例を示し、前記実施例と同一部分に
は同一符号を付してある。
第２図に示す実施例は、トランジスタ２０のベ
ース・コレクタ間にトランジスタ２８のベース・
エミツタを接続し、トランジスタ２８，２６のベ
ースを共通にし、トランジスタ２６のコレクタを
トランジスタ２０，８のベースに接続したもので
ある。この実施例のクランプ電位VLは、各トラ
ンジスタ２０，２６，２８のベース・エミツタ間
電圧の和となり、例えば、それぞれのベース・エ
ミツタ間電圧（VBE）が同一ならば、その値は
3VBEとなる。
ース・コレクタ間にトランジスタ２８のベース・
エミツタを接続し、トランジスタ２８，２６のベ
ースを共通にし、トランジスタ２６のコレクタを
トランジスタ２０，８のベースに接続したもので
ある。この実施例のクランプ電位VLは、各トラ
ンジスタ２０，２６，２８のベース・エミツタ間
電圧の和となり、例えば、それぞれのベース・エ
ミツタ間電圧（VBE）が同一ならば、その値は
3VBEとなる。
また、第３図に示す実施例では、トランジスタ
２６のベースと、トランジスタ２０のベース・コ
レクタ及びトランジスタ８のベースとの間に可変
電圧源３０を設置したものである。このようにす
れば、可変電圧源３０で設定される電圧をV30と
すると、クランプ電位VLは、 VL＝VBE1＋VBE2＋V30 ≒2VBE＋V30 ……(3) となり、可変電圧源３０で任意のクランプ電位を
設定することができる。
２６のベースと、トランジスタ２０のベース・コ
レクタ及びトランジスタ８のベースとの間に可変
電圧源３０を設置したものである。このようにす
れば、可変電圧源３０で設定される電圧をV30と
すると、クランプ電位VLは、 VL＝VBE1＋VBE2＋V30 ≒2VBE＋V30 ……(3) となり、可変電圧源３０で任意のクランプ電位を
設定することができる。
なお、実施例では前段に増幅回路４を設置した
が、この発明はこのような増幅回路を設置した場
合に限定されるものではなく、各種の電流出力回
路等に利用できる。
が、この発明はこのような増幅回路を設置した場
合に限定されるものではなく、各種の電流出力回
路等に利用できる。
以上説明したようにこの発明によれば、電流出
力を外部に流出させることなく、出力内部で電流
の増減処理をしてクランプ電位に移行させ、その
電位が安定するとともに、クランプ動作速度が向
上し、省電流化が実現できる。
力を外部に流出させることなく、出力内部で電流
の増減処理をしてクランプ電位に移行させ、その
電位が安定するとともに、クランプ動作速度が向
上し、省電流化が実現できる。
第１図はこの発明の出力クランプ回路の実施例
を示す回路図、第２図及び第３図はこの発明の出
力クランプ回路の他の実施例を示す回路図であ
る。 ２……出力回路、６……第１のトランジスタ、
８……第２のトランジスタ、２０……第３のトラ
ンジスタ、２６……第４のトランジスタ、３０…
…可変電圧源。
を示す回路図、第２図及び第３図はこの発明の出
力クランプ回路の他の実施例を示す回路図であ
る。 ２……出力回路、６……第１のトランジスタ、
８……第２のトランジスタ、２０……第３のトラ
ンジスタ、２６……第４のトランジスタ、３０…
…可変電圧源。
Claims (1)
- 【特許請求の範囲】 １ 定電流出力を流出する第１のトランジスタに
定電流出力を吸込む第２のトランジスタを接続し
た出力回路を設置し、前記第１及び第２のトラン
ジスタの接続点を出力点に設定するとともに、前
記第２のトランジスタと電流反転回路を構成する
第３のトランジスタを設置し、前記出力点と前記
第２のトランジスタのベースとの間に前記第３の
トランジスタで動作電流が与えられる第４のトラ
ンジスタを設置したことを特徴とする出力クラン
プ回路。 ２ 前記第３のトランジスタは、ベース・コレク
タを共通に接続し、ダイオードとして機能させる
ことを特徴とする特許請求の範囲第１項に記載の
出力クランプ回路。 ３ 前記第４のトランジスタのベースと第３のト
ランジスタのベース・コレクタとの間に可変電圧
源を設置したことを特徴とする特許請求の範囲第
２項に記載の出力クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036495A JPS60180212A (ja) | 1984-02-27 | 1984-02-27 | 出力クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036495A JPS60180212A (ja) | 1984-02-27 | 1984-02-27 | 出力クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180212A JPS60180212A (ja) | 1985-09-14 |
| JPH0242243B2 true JPH0242243B2 (ja) | 1990-09-21 |
Family
ID=12471405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59036495A Granted JPS60180212A (ja) | 1984-02-27 | 1984-02-27 | 出力クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180212A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2722776B2 (ja) * | 1990-05-21 | 1998-03-09 | 松下電器産業株式会社 | 出力電圧制御回路 |
-
1984
- 1984-02-27 JP JP59036495A patent/JPS60180212A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60180212A (ja) | 1985-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4437023A (en) | Current mirror source circuitry | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPS631833B2 (ja) | ||
| KR900007919B1 (ko) | 전류 밀러 회로 | |
| US4283683A (en) | Audio bridge circuit | |
| US5477171A (en) | Full wave rectifier using current mirror bridge | |
| JPH0242243B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3105590B2 (ja) | 全波整流回路 | |
| JPH0332096Y2 (ja) | ||
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| KR830000542B1 (ko) | 이득 제어회로 | |
| JPH0151207B2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JPH0346574Y2 (ja) | ||
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| SU729575A1 (ru) | Источник тока | |
| JPH0347010B2 (ja) | ||
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPS61145915A (ja) | 差動増幅回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS6080307A (ja) | 電流反転回路 |