JPH0242369A - カウンタのテスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、カウンタのテスト回路に関する。より詳細に
は、カウンタの動作テストを簡単な操作かつ短時間で行
うことが可能なカウンタのテスト回路に関する。

従来の技術 従来、集積回路の内蔵カウンタのテストは、以下の方法
で行っていた。すなわち、カウント値をレジスタからカ
ウンタに入力し、かつ前記レジスタに値を自由に設定で
きるものでは前記レジスタに特定の値を書き込み、カウ
ンタを動作させる。

次いで、カウンタの動作結果を、集積回路の動作や、あ
るいはカウンタの出力に関係するレジスタのデータから
読み出し、期待パターンと比較することにより、カウン
タの動作の良否を確認する。

上記の操作を繰り返すことにより、カウンタの全てのビ
ットの動作をテストしていた。

発明が解決しようとする課題 上記した従来のカウンタのテストは、カウンタの全ビッ
トに対し、キャリーがあるときは“θ”→“１”または
“１”−０”、キャリーがないと寺は、“０”→“０”
または“１′″→“ｌ”という動作を行うことを確認す
るのに、それぞれデータをレジスタに書き込み、該レジ
スタからカウンタに入力し、カウンタを動作させるとい
う操作を繰り返すことにより行っていた。

このため、レジスタへの書き込みや、カウンタを動作さ
せるための操作が複雑な場合には、カウンタのテストに
膨大な時間を要するという欠点がある。

従って、本発明の目的は、上記従来技術の問題点を解決
した簡単な操作で、短時間にカウンタのテストを行うこ
とができるカウンタのテスト回路を提供することにある
。

課題を解決するための手段 本発明に従うと、カウンタにデータを入力し、カウンタ
を動作させることで集積回路に内蔵されたカウンタをテ
ストする回路において、最初に全てのビットが“１”ま
たは“０”であるデータを入力し、２回目以降該データ
の最下位のビットから１ビットずつ順に反転させること
ができるシフトレジスタを前記カウンタに並列入力でき
るように結合したことを特徴とするカウンタのテスト回
路が提供される。

作用 本発明のカウンタのテスト回路は、シフトレジスタによ
り、最初に全ビットが“０″または１１″であるデータ
を入力し、２回目以降最下位のビットから順に各ビット
を反転させて入力する構成となっている。

本発明のカウンタのテスト回路を用いて、カウンタのテ
ストを行うには、以下の手順に従うことが好ましい。最
初にシフトレジスタからテストするカウンタに対し、全
ビットが“０″であるデータを入力し、カウンタをイン
クリメント動作させる。このカウンタの出力を確認する
ことで、カウンタの最下位のビットの１０”→“１”の
インクリメント動作と不要なビット反転が起きないかど
うかがテストできる。次に、シフトレジスタから最下位
のビットが“ｌ”で他のビットが“０”であるデータを
カウンタに入力し、カウンタを動作させ、出力結果を確
認する。次には、シフトレジスタから下２桁のビットが
“１”で他のビットが“０”であるデータをカウンタに
入力し、出力結果を確認する。このように、下位のビッ
トから順に“１”が詰まってい（テスト用のデータをシ
フトレジスタからカウンタに毎回入力することにより、
効率よくカウンタのインクリメント時の動作のテストが
行なえる。また、デクリメント時の動作をテストする場
合は、最初に全ビットが“１”であるデータをシフトレ
ジスタからカウンタに入力し、２回目以降は、下位のビ
ットから順に“０”が詰まっていくテスト用のデータを
シフトレジスタからカウンタに入力してそれぞれ出力結
果を確認することで行う。

本発明のカウンタのテスト回路を用い、上記の手順でテ
ストを行うことにより、（カウンタのビット数＋１）回
カウンタを連続動作させるだけで、カウンタの全ビット
のインクリメント時またはデクリメント時の動作のテス
トが可能になる。また、インクリメント、デクリメント
いずれの場合も本発明のカウンタのテスト回路のシフト
レジスタが、テスト用のデータをほぼ自動的に発生する
ため、テストは非常に効率よく行うことができる。

以下、本発明を実施例によりさらに詳しく説明するが、
以下の開示は、本発明の単なる実施例に過ぎず、本発明
の技術的範囲を何隻制限するものではない。

実施例１ 第１図に本発明のカウンタのテスト回路の一実施例を示
す。第１図に示すカウンタのテスト回路は、テスト用の
データを発生するシフトレジスタＳ１と、制御信号ｘ１
で制御され、カウンタＣ１へ入力される信号を切り替え
る選択回路Ｍ１と、カウンタＣ１のカウント値をデータ
バスＤ１へ出力するレジスタＲ１で主に構成される。シ
フトレジスタＳ１は、最下位のビットに電源Ｖｃｃが接
続され、′１＃が入力されるようになされている。

また、シフトレジスタＳ１は、リセット状態で全ビット
“０”となった後、制御信号ｘ４により、最下位のビッ
トから上位のビットに向かって１ビットずつデータを反
転させて、“１”を上位ビットに向かって詰めていくよ
うに構成されている。

テストモード時においては、制御信号Ｘｌにより選択回
路Ｍ１は、カウンタＣ１の入力としてシフトレジスタＳ
１の出力を選択する。テスト用のデータを入力されたカ
ウンタＣ１は、制御信号ｘ２により入力されたデータを
インクリメントし、その結果をレジスタＲ１に出力する
。制御信号Ｘ３により、レジスタＲ１から、カウンタＣ
１のカウント値をデータバスＤ１に出力させて、読み出
すことでカウンタＣ１のテストができるものである。

８ビットのカウンタを例にとって、第３図を参照しなが
ら本実施例のカウンタのテスト回路の動作を説明する。

第３図は、本実施例のカウンタのテスト回路を用い、カ
ウンタのテストを行った場合のシフトレジスタ出力およ
びカウンタ出力のデータ遷移図である。

最初にシフトレジスタＳ１をリセットし、“０００００
０００”をカウンタＣ１に入力する。制御信号ｘ２によ
り、カウンタＣ１を動作させ、入力されたデータを１カ
ウントだけインクリメントして、カウント値をレジスタ
Ｒ１に出力させる。

制御信号Ｘ３により、カウンタＣ１の値をレジスタＲ１
に書込み、その値をデータバスＤ１に出力させる。レジ
スタＲ１の値が“０００００００１”となっているかど
うか確認することで、カウンタＣ１の最下位のビットの
“Ｏ”→“１′のインクリメント動作および不要なビッ
トの反転が起きないかどうかのテストができる。次に、
制御信号Ｘ。

４により、シフトレジスタＳ１・の値を“００００００
０１”とし、カウンタＣ１に入力する。前回と同様制御
信号ｘ２によりカウンタＣ１を動作させ、その結果をレ
ジスタＲ１、データバスＤ１を介して読み出し、”００
００００１０”となっているか確認する。これにより、
カウンタＣ１の最下位のビットの“１”→“Ｏ”および
キャリー伝搬による２番目のビットの′０”→“１”の
正常なインクリメント動作とキャリー伝搬を確認するこ
とができ、そして不要なビットの反転が起きないかどう
かのテストができる。以降、制御信号Ｘ４により、シフ
トレジスタＳ１からカウンタＣ１に入力するデータを“
００００００１１”、“０００００１１１”、・・・・
・・、“１１１１１１１１”としていき、それらに対し
てカウンタＣ１の出力がそれぞれ“０００００１００”
、’“００００１０００″、・・・・・・　“ｏｏｏｏ
ｏｏｏｏ”となっているか確認する。“１１１１１１１
１”が入力された場合には、「１カウント」のインクリ
メントでキャリーが最下位ビットから最上位ビットまで
伝搬する。このようにして、カウンタＣ１の全てのビッ
トに対して、“０″→″１”および“１″→“０”の個
々のインクリメント動作およびキャリー伝搬が行われた
かどうか、そして、それに伴い不要なビット反転が起き
ないかどうかのテストが可能となる。特に、シフトレジ
スタから入力されるデータは、“１′″にセットされて
いるビット数がそのたびに異なるので、キャリー伝搬に
異常があるときには、どの位置であるか特定することも
できる。本実施例のように８ビットのカウンタでは、上
記のようにカウンタを９回連続して動作させることで全
ビットについてビットごとにインクリメント動作とキャ
リー伝搬の正常・異常を知ることができ、カウントアツ
プ動作にとって必要な全てのテストを完了することがで
きる。しかも、テストに用いるデータは、シフトレジス
タＳ１が毎回生成するため、従来のようにいちいち、テ
スト用のデータを外部から入力する必要がない。８ビッ
ト以外のカウンタでも、上記と同様の手順で（カウンタ
のビット数＋１）回カウンタを連続して動作させること
でテストを行うことが可能であるのは言うまでもない。

実施例２ 第２図に、本発明のカウンタのテスト回路の他の実施例
を示す。第２図に示したカウンタのテスト回路では、シ
フトレジスタの右端のビットの入力を電源に代えて、カ
ウンタのインクリメント・デクリメントを表わす信号ｘ
５としているところが実施例１と異なる。以下、本実施
例の説明は、実施例１と異なる部分を中心に行う。

本実施例のカウンタのテスト回路においては、信号ｘ５
が“１”の時カウンタＣＩはインクリメントし、信号ｘ
５が０”の時カウンタＣ１はデクリメントするものとす
る。実施例１と同様８ビットのカウンタを例にとり、第
３図および第４図を参照して本実施例のカウンタのテス
ト回路の動作を説明する。第４図は、本実施例のカウン
タのテスト回路を用いて、カウンタのデクリメント動作
のテストを行った場合のシフトレジスタ出力およびカウ
ンタ出力のデータ遷移図である。

本実施例のカウンタのテスト回路では、まず制御信号ｘ
５を“１”とし、シフトレジスタＳ１は実施例１と同様
、第３図に示す如く“ｏｏｏｏ。

０００”から“１１１１１１１１”まで下位のビットか
ら順に“０”→“１”と反転させたデータを入力して、
カウンタＣ１の各ビットごとのインクリメント動作とキ
ャリー伝搬とをテストする。

その後、今度は、制御信号ｘ５を“０”として、第４図
に示す如く、最初にシフトレジスタＳ１から“１１１１
１１１１”をカウンタＣ１に入力する。制御信号Ｘ２に
より、カウンタＣ１を動作させ、入力されたデータをデ
クリメントして、レジスタＲ１に出力させる。制御信号
ｘ３により、レジスタＲ１の値をデータバスＤ１に出力
させて読み出し、“１１１１１１１０”となっているか
どうか確認することで、カウンタＣ１の最下位のビット
の“ｌ”→“０”のデクリメント動作および不要なビッ
トの反転が起きないかどうかのテストができる。次に、
制御信号Ｘ４により、シフトレジスタＳ１の値を“１１
１１１１１０”とし、カウンタＣ１に入力する。前回と
同様制御信号Ｘ２によりカウンタＣ１を動作させ、その
結果をレジスタＲ１、データバスＤ１を介して読み出し
、“１１１１１１０１”となっているか確認することに
より、カウンタＣ１の最下位のビットの“０”→“１”
ふよび２番目のビットの“１”→“０”のデクリメント
動作とボロー伝搬および不要なビットの反転が起きない
かどうかのテストができる。

以降、制御信号ｘ４により、シフトレジスタＳ１からカ
ウンタＣ１に入力するデータを“１１１１１１００”、
　“１１１１１０００″、・・・・・・、“０００００
０００”としていき、それらに対してカウンタＣ１の出
力がそれぞれ“１１１１１０１１”、“１１１１０１１
１”、・・・・・・　“１１１１１１１１”となってい
るか確言忍することで、カウンタＣ１の全てのビットに
対して、“１”→“０”および′″０”→″１″のデク
リメント動作およびボロー伝搬が行われたかどうか、そ
して、それに伴い不要なビット反転が起きないかどうか
のテストが可能となる。すなわち、本実施例のカウンタ
のテスト回路では、インクリメント動作のテストと同様
デクリメント動作も連続した９回のカウンタ動作で、全
ビットごとのデクリメント動作とボロー伝搬の異常の有
無を知ることができ、カウントダウン動作にとって必要
な全てのテストを行うことができる。本実施例のカウン
タのテスト回路も、上記と同様の手順でそれぞれ（カウ
ンタのビット数＋１）回カウンタを連続動作させること
により、８ビット以外のカウンタに対してもインクリメ
ント、デクリメント両方の動作のテストが可能である。

発明の詳細 な説明したように本発明のカウンタのテスト回路によれ
ば、（カウンタのビット数＋１）回力゛ウンタを連続し
て動作させることにより、カウンタのテストが可能であ
る。しかも、テスト用データを外部から入力する必要が
ない。

これは、本発明のカウンタのテスト回路がシフトレジス
タを用いて、カウンタに最初に全てのビットが“１”ま
たは“０”であるデータを入力し、２回目以降波データ
の最下位のビットから上位ビットに１ビットずつ順に反
転させたデータを入力する構成により初めて可能になっ
たものである。

本発明により、カウンタのテスト時間を大幅に短縮でき
る効果がある。

【図面の簡単な説明】

第１図は、本発明のカウンタのテスト回路の一実施例の
ブロック図であり、 第２図は本発明の他の実施例のブロック図であり、 第３図および第４図は、本発明のカウンタのテスト回路
を用いて、８ビットカウンタのテストを行った場合のデ
ータ遷移図である。 〔主な参照番号〕 Ｓｌ・・・シフトレジスタ、 Ｍｌ・・・選択回路、　Ｃ１・・・カウンタ、Ｒ１・・
・レジスタ、　Ｄｌ・・・データバス、Ｘ１〜Ｘ５・・
・制御信号、　ＶＣＣ・・・電源第１図

Claims (1)

【特許請求の範囲】
1. 　カウンタにデータを入力し、カウンタを動作させるこ
   とで集積回路に内蔵されたカウンタをテストする回路に
   おいて、最初に全てのビットが“１”または“０”であ
   るデータを入力し、２回目以降該データの最下位のビッ
   トから１ビットずつ順に反転させることができるシフト
   レジスタを前記カウンタに並列入力できるように結合し
   たことを特徴とするカウンタのテスト回路。