JPH0242744A - チップ選別方法 - Google Patents
チップ選別方法Info
- Publication number
- JPH0242744A JPH0242744A JP63193840A JP19384088A JPH0242744A JP H0242744 A JPH0242744 A JP H0242744A JP 63193840 A JP63193840 A JP 63193840A JP 19384088 A JP19384088 A JP 19384088A JP H0242744 A JPH0242744 A JP H0242744A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sheet
- chip
- medium layer
- scribed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 8
- 239000012790 adhesive layer Substances 0.000 claims abstract description 4
- 230000002950 deficient Effects 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 21
- 238000011179 visual inspection Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 16
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Sorting Of Articles (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチップ選別方法に関する。
次に従来のチップ選別方法について図面を参照して詳細
に説明する。
に説明する。
第２図は従来のチップ選別方法の一例を示すフローチャ
ートである。
ートである。
第２図に示すチップ選別方法は、
（Ａ）拡散、ホトエツチング等の工程を経たウェハ内の
素子の各特性をプローバ等で個々に測定する測定工程（
Ｓｌｌ）、 （Ｂ）不良素子にスクラッチマーキング（またはインク
マーキング、磁性インクマーキング）をつけて良否を分
類する分類工程（Ｓ１２）、（Ｃ）ウェハをスクライビ
ングするスクライビング工程（Ｓ１３）、 （Ｄ）ウェハを粘着剤を片面に有するプ°ラスチック製
のシートに張付ける張付工程（Ｓ１４）、（Ｅ）ウェハ
をチップ化するブレーキング工程（Ｓ１５）、 （Ｆ）シートを拡張し前記ウェハのブレーキング部分に
間隔を設けるシート拡張工程（Ｓ１６）、（Ｇ）良品チ
ップを判別してパッケージの所定の位置に搭載するダイ
マウント工程（Ｓ１７）、とを含んで構成される。
素子の各特性をプローバ等で個々に測定する測定工程（
Ｓｌｌ）、 （Ｂ）不良素子にスクラッチマーキング（またはインク
マーキング、磁性インクマーキング）をつけて良否を分
類する分類工程（Ｓ１２）、（Ｃ）ウェハをスクライビ
ングするスクライビング工程（Ｓ１３）、 （Ｄ）ウェハを粘着剤を片面に有するプ°ラスチック製
のシートに張付ける張付工程（Ｓ１４）、（Ｅ）ウェハ
をチップ化するブレーキング工程（Ｓ１５）、 （Ｆ）シートを拡張し前記ウェハのブレーキング部分に
間隔を設けるシート拡張工程（Ｓ１６）、（Ｇ）良品チ
ップを判別してパッケージの所定の位置に搭載するダイ
マウント工程（Ｓ１７）、とを含んで構成される。
第３図は第２図に示すブレーキング工程Ｓ１５終了後の
チップの形状を示す断面図である。
チップの形状を示す断面図である。
シート２０に張付いているチップ３１〜３４は、シリコ
ン結晶の性質上、ある角度を持ってブレーキングされる
ので、真上に持上げてダイマウントできない。そこでチ
ップ３１〜３４に間隔を設は真上に持上げてダイマウン
トできるようにするため、シート２０を拡張するシート
拡張工程Ｓ１６が必要になる。
ン結晶の性質上、ある角度を持ってブレーキングされる
ので、真上に持上げてダイマウントできない。そこでチ
ップ３１〜３４に間隔を設は真上に持上げてダイマウン
トできるようにするため、シート２０を拡張するシート
拡張工程Ｓ１６が必要になる。
シート拡張工程Ｓ１６を実施すると各チップの相対位置
は不定になるため、ダイマウント工程Ｓ１７ではマウン
トせんとするチップの位置をを画像認識装置を用いて調
べなければならない。
は不定になるため、ダイマウント工程Ｓ１７ではマウン
トせんとするチップの位置をを画像認識装置を用いて調
べなければならない。
画像認識装置は搭載せんとするチップの良否をも調べ、
良品チップのみをマウントするために利用されるが、認
識率が低い場合はダイマウント工程Ｓ１７以前に、不良
チップを人間が目視で排除しておかなけれはならない。
良品チップのみをマウントするために利用されるが、認
識率が低い場合はダイマウント工程Ｓ１７以前に、不良
チップを人間が目視で排除しておかなけれはならない。
上述した従来のチップ選別方法は、ダイマウント工程前
に良品チップとその位置を機械的に移動する光学系を用
いて調べ、不良チップ認識率が低い場合は人間が目視で
排除しておかなけれはならないので、選別時間が長くな
るという欠点があった。
に良品チップとその位置を機械的に移動する光学系を用
いて調べ、不良チップ認識率が低い場合は人間が目視で
排除しておかなけれはならないので、選別時間が長くな
るという欠点があった。
本発明のチップ選別方法は、
（Ａ）表面に粘着剤層を、裏面に磁性媒体層を有するシ
ートの前記表面にウェハを張付けるシート張付工程、 （Ｂ）前記ウェハ内の各素子の各特性をプローバ等で個
々に測定する測定工程 （Ｃ）前記各素子の裏面に位置する前記磁性媒体層に前
記測定結果を記憶させる分類工程、（Ｄ）前記ウェハを
スクライビングするスクライビング工程、 （Ｒ）スクライビングされたウェハをブレーキングする
ブレーキング工程、 （Ｆ）前記シートを拡張し前記ウェハのブレーキング部
分に間隔を設けるシート拡張工程、（Ｇ）前記磁気情報
にもとづいて良品チップを判別してパッケージの所定の
位置に搭載するダイマウント工程、 とを含んで構成される。
ートの前記表面にウェハを張付けるシート張付工程、 （Ｂ）前記ウェハ内の各素子の各特性をプローバ等で個
々に測定する測定工程 （Ｃ）前記各素子の裏面に位置する前記磁性媒体層に前
記測定結果を記憶させる分類工程、（Ｄ）前記ウェハを
スクライビングするスクライビング工程、 （Ｒ）スクライビングされたウェハをブレーキングする
ブレーキング工程、 （Ｆ）前記シートを拡張し前記ウェハのブレーキング部
分に間隔を設けるシート拡張工程、（Ｇ）前記磁気情報
にもとづいて良品チップを判別してパッケージの所定の
位置に搭載するダイマウント工程、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すフローチャートである
。
。
工程Ｓ１
表面に粘着剤層を、裏面に磁性媒体層を有するシートの
前記表面にウェハを張付ける。
前記表面にウェハを張付ける。
工程Ｓ２
前記ウェハ内の各素子の各特性をプローバ等で個々に測
定する。
定する。
工程Ｓ３
前記各素子の裏面に位置する前記磁性媒体層に前記測定
結果を記憶させる。
結果を記憶させる。
工程Ｓ４
前記ウェハをスクライビングする。
工程Ｓ５
スクライビングされたウェハをブレーキングする。
工程Ｓ６
前記シートを拡張し前記ウェハのブレーキング部分に間
隔を設ける。
隔を設ける。
工程Ｓ７
前記磁気情報にもとづいて良品チップを判別してパッケ
ージの所定の位置に搭載する。
ージの所定の位置に搭載する。
工程Ｓ６において、シートはウェハのブレーキング部分
が主として拡張され、チップに粘着している部分のシー
トはチップに保護されて殆んど拡張しないから、磁気情
報は破壊されない。
が主として拡張され、チップに粘着している部分のシー
トはチップに保護されて殆んど拡張しないから、磁気情
報は破壊されない。
本発明のチップ選別方法は、選別時間が短縮できるとい
う効果がある。
う効果がある。
勇７
第１図は本発明の一実施例を示すフローチャート、第２
図は従来の一例を示すフローチャート、第３図は第２図
に示すブレーキング工程終了後のチップの形状を示す断
面図である。 ２０・・・・・・シート、３１〜３４・・・・・・チッ
プ。 代理人 弁理士 内 原 晋
図は従来の一例を示すフローチャート、第３図は第２図
に示すブレーキング工程終了後のチップの形状を示す断
面図である。 ２０・・・・・・シート、３１〜３４・・・・・・チッ
プ。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 （Ａ）表面に粘着剤層を、裏面に磁性媒体層を有するシ
ートの前記表面にウェハを張付けるシート張付工程、 （Ｂ）前記ウェハ内の各素子の各特性をプローバ等で個
々に測定する測定工程 （Ｃ）前記各素子の裏面に位置する前記磁性媒体層に前
記測定結果を磁気情報として記憶させる分類工程、 （Ｄ）前記ウェハをスクライビングするスクライビング
工程、 （Ｅ）スクライビングされたウェハをブレーキングする
ブレーキング工程、 （Ｆ）前記シートを拡張し前記ウェハのブレーキング部
分に間隔を設けるシート拡張工程、 （Ｇ）前記磁気情報にもとづいて良品チップを判別して
パッケージの所定の位置に搭載するダイマウント工程、 とを含むことを特徴とするチップ選別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63193840A JPH0242744A (ja) | 1988-08-02 | 1988-08-02 | チップ選別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63193840A JPH0242744A (ja) | 1988-08-02 | 1988-08-02 | チップ選別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0242744A true JPH0242744A (ja) | 1990-02-13 |
Family
ID=16314612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63193840A Pending JPH0242744A (ja) | 1988-08-02 | 1988-08-02 | チップ選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0242744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04174529A (ja) * | 1990-11-07 | 1992-06-22 | Nec Corp | ウェハーマーキング装置 |
| CN116809429A (zh) * | 2023-07-12 | 2023-09-29 | 无锡奥特维科技股份有限公司 | 一种硅片收料装置及硅片分选系统 |
-
1988
- 1988-08-02 JP JP63193840A patent/JPH0242744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04174529A (ja) * | 1990-11-07 | 1992-06-22 | Nec Corp | ウェハーマーキング装置 |
| CN116809429A (zh) * | 2023-07-12 | 2023-09-29 | 无锡奥特维科技股份有限公司 | 一种硅片收料装置及硅片分选系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787929B2 (en) | Semiconductor device having a flat protective adhesive sheet | |
| US4641353A (en) | Inspection method and apparatus for a mask pattern used in semiconductor device fabrication | |
| US5827394A (en) | Step and repeat exposure method for loosening integrated circuit dice from a radiation sensitive adhesive tape backing | |
| EP1484791A4 (en) | CUTTING METHOD, METHOD FOR EXAMINING AN INTEGRATED CIRCUIT ELECTRONIC, SUBSTRATE MOUNTING DEVICE AND PRINTED FILM | |
| US6391679B1 (en) | Method of processing a single semiconductor using at least one carrier element | |
| KR970023935A (ko) | 반도체 소자의 공정결합 검사방법 | |
| KR950014897A (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
| US7169248B1 (en) | Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods | |
| US20240131805A1 (en) | Bonding apparatus, bonding method and article manufacturing method | |
| JPH02170552A (ja) | 半導体基板の分割方法 | |
| JPH05299484A (ja) | 半導体ウェハ | |
| JPH0425040A (ja) | 半導体装置の製造方法 | |
| JPH0997820A (ja) | 半導体ウェハー | |
| JP2006339211A (ja) | 半導体装置ダイの選別方法及び半導体基板 | |
| JPH02299216A (ja) | 半導体装置 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JP2969822B2 (ja) | 半導体装置の製造管理システム | |
| JPH01125949A (ja) | 検査方法 | |
| KR970030526A (ko) | 리드 손상을 방지하기 위한 지지 링(ring)을 이용한 반도체 칩 패키지 제조 방법 | |
| JPH0287540A (ja) | 半導体ウェハーの検査方法 | |
| KR20060021063A (ko) | 전기적 특성 테스트를 효과적으로 수행할 수 있는 웨이퍼 | |
| JPH07106390A (ja) | 半導体基板 | |
| JPS63276240A (ja) | 半導体装置の製造方法 | |
| JPS6185837A (ja) | チツプ分離装置 | |
| KR950002014A (ko) | 반도체장치 및 그 제조방법과 얼라인먼트방법 |