JPH0243365B2 - - Google Patents
Info
- Publication number
- JPH0243365B2 JPH0243365B2 JP61179102A JP17910286A JPH0243365B2 JP H0243365 B2 JPH0243365 B2 JP H0243365B2 JP 61179102 A JP61179102 A JP 61179102A JP 17910286 A JP17910286 A JP 17910286A JP H0243365 B2 JPH0243365 B2 JP H0243365B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- capacitor
- variable
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/54—Modifications of networks to reduce influence of variations of temperature
Landscapes
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、クロツク周波数によつてフイルタ
の時定数を制御できるようにした自動調整フイル
タに関する。
の時定数を制御できるようにした自動調整フイル
タに関する。
（従来の技術）
従来フイルタの時定数を制御するには、抵抗若
しくはコンデンサの値を調整する方法が一般的で
ある。第３図、第４図は従来のフイルタ回路の例
である。
しくはコンデンサの値を調整する方法が一般的で
ある。第３図、第４図は従来のフイルタ回路の例
である。
第３図において、入力信号Viは、電界効果型ト
ランジスタ（以下MOSトランジスタと略記する）
Ｍ１，Ｍ２を直列に介して演算増幅器１に入力さ
れ、その出力端２にはフイルタ作用を受けた出力
信号Vpとしてあらわれる。
ランジスタ（以下MOSトランジスタと略記する）
Ｍ１，Ｍ２を直列に介して演算増幅器１に入力さ
れ、その出力端２にはフイルタ作用を受けた出力
信号Vpとしてあらわれる。
MOSトランジスタＭ１とコンデンサＣ１、
MOSトランジスタＭ２とコンデンサＣ２とはそ
れぞれ時定数回路を形成するもので、その時定数
は、MOSトランジスタＭ１，Ｍ２のゲートに供
給される調整電圧VCによつて可変できる。つま
り、調整電圧VCの値を変えると、MOSトランジ
スタＭ１，Ｍ２の抵抗値が変る。
MOSトランジスタＭ２とコンデンサＣ２とはそ
れぞれ時定数回路を形成するもので、その時定数
は、MOSトランジスタＭ１，Ｍ２のゲートに供
給される調整電圧VCによつて可変できる。つま
り、調整電圧VCの値を変えると、MOSトランジ
スタＭ１，Ｍ２の抵抗値が変る。
上記フイルタの伝達関数は、MOSトランジス
タＭ１，Ｍ２の抵抗値をRM１，RM２とし、
RM１＝RM２＝RM、また演算増幅器１の増幅
率ＫをＫ＝１とすると、 Vp／Vi＝１／（RM）2・C1・C2／S2＋
Ｓ・１／（RM）・C1＋１／（RM）2・C1・C2…(1) となる。Ｓは定数である。
タＭ１，Ｍ２の抵抗値をRM１，RM２とし、
RM１＝RM２＝RM、また演算増幅器１の増幅
率ＫをＫ＝１とすると、 Vp／Vi＝１／（RM）2・C1・C2／S2＋
Ｓ・１／（RM）・C1＋１／（RM）2・C1・C2…(1) となる。Ｓは定数である。
ここで、フイルタの時定数を
T1＝（RM）・C1，T2＝（RM）・C2 …(2)
とすると、
Vp／Vi＝１／T1・T2／S2＋Ｓ・１／Ｔ＋１／T1・T2
…(3)
となる。
上記のフイルタを集積化した場合、コンデンサ
Ｃ１，Ｃ２の絶対値は大きくばらつく（±30％程
度）が、相対精度は良い。たとえばＣ１が＋10％
大きくなるとＣ２も＋10％大きくなる。したがつ
て、このばらつきに対しては、MOSトランジス
タＭ１，Ｍ２のゲート電圧、つまり調整電圧VC
を調整し、RMも10％小さくなるようにすれば、
フイルタの時定数Ｔ１，Ｔ２を一定に保つことが
できる。
Ｃ１，Ｃ２の絶対値は大きくばらつく（±30％程
度）が、相対精度は良い。たとえばＣ１が＋10％
大きくなるとＣ２も＋10％大きくなる。したがつ
て、このばらつきに対しては、MOSトランジス
タＭ１，Ｍ２のゲート電圧、つまり調整電圧VC
を調整し、RMも10％小さくなるようにすれば、
フイルタの時定数Ｔ１，Ｔ２を一定に保つことが
できる。
次に第４図のフイルタ回路について説明する。
このフイルタは、特開昭58―161413号公報にも記
載されている。このフイルタ回路の入力信号Viは
トランジスタＱ１，Ｑ２を有した差動増幅器で増
幅され、非反転，反転信号となり、トランジスタ
Ｑ５，Ｑ６を有する差動増幅器の差動入力として
用いられる。この差動増幅器の出力は、トランジ
スタＱ７，Ｑ８で構成されるカレントミラー回路
を介して、出力トランジスタＱ９のベースに供給
される。トランジスタＱ１２，Ｑ１３は、トラン
ジスタＱ１４とともにカレントミラー回路を構成
する。以上のトランジスタ回路は可変電流源を有
した一種の可変抵抗として機能する。また、トラ
ンジスタＱ９のベースと接地電位端間にはコンデ
ンサＣ１０が設けられる。なお、トランジスタＱ
３，Ｑ４，バイアス電源１０は、初段の差動増幅
器の負荷回路、トランジスタＱ１０，Ｑ１１，抵
抗Rinは電流源回路として機能する。また、抵抗
Ｒ１１，Ｒ１２はトランジスタＱ１，Ｑ２のエミ
ツタ抵抗である。
このフイルタは、特開昭58―161413号公報にも記
載されている。このフイルタ回路の入力信号Viは
トランジスタＱ１，Ｑ２を有した差動増幅器で増
幅され、非反転，反転信号となり、トランジスタ
Ｑ５，Ｑ６を有する差動増幅器の差動入力として
用いられる。この差動増幅器の出力は、トランジ
スタＱ７，Ｑ８で構成されるカレントミラー回路
を介して、出力トランジスタＱ９のベースに供給
される。トランジスタＱ１２，Ｑ１３は、トラン
ジスタＱ１４とともにカレントミラー回路を構成
する。以上のトランジスタ回路は可変電流源を有
した一種の可変抵抗として機能する。また、トラ
ンジスタＱ９のベースと接地電位端間にはコンデ
ンサＣ１０が設けられる。なお、トランジスタＱ
３，Ｑ４，バイアス電源１０は、初段の差動増幅
器の負荷回路、トランジスタＱ１０，Ｑ１１，抵
抗Rinは電流源回路として機能する。また、抵抗
Ｒ１１，Ｒ１２はトランジスタＱ１，Ｑ２のエミ
ツタ抵抗である。
上記のフイルタ回路において、時定数を調整す
る場合には、抵抗Rexを調整し、トランジスタＱ
１２，Ｑ１３の電流量を可変してやれば良い。
る場合には、抵抗Rexを調整し、トランジスタＱ
１２，Ｑ１３の電流量を可変してやれば良い。
入力信号Viと出力信号Vpとの関係を求めると、
Vi−Vp／R11＋R12・i2／i1・１／Ｓ・C10＝Vp …(4)
となる。ここで、Re＝R1＋R2とし、
i1＝VCC−VBE11／Rin …(5)
i2＝VCC−VBE14／Rex …(6)
但し、VBE11，VBE14は、トランジスタＱ１１，
Ｑ１４のベース・エミツタ間電圧であり、VBE11
＝VBE14である。
Ｑ１４のベース・エミツタ間電圧であり、VBE11
＝VBE14である。
とすると、
Vp／Vi＝１／１＋Ｓ・C10・Re・i1／i
2＝１／１＋Ｓ・C10・Re・Rex／Rin…(7) となる。よつて、このフイルタの時定数Ｔ１は、 T1＝C10・Re・i1／i2＝C10・Re・Rex／Rin …(8) となる。
2＝１／１＋Ｓ・C10・Re・Rex／Rin…(7) となる。よつて、このフイルタの時定数Ｔ１は、 T1＝C10・Re・i1／i2＝C10・Re・Rex／Rin …(8) となる。
上記のフイルタ回路を集積化した場合、Ｃ１
０，Reは独立にばらつくが、Re，Rinは、集積
回路内の抵抗であり、同方向にばらつくため、時
定数Ｔ１には影響しない。従つて、Ｃ１０のばら
つきの分を、外付けの抵抗Rexにより調整し、フ
イルタの時定数Ｔ１を所望の値にすることができ
る。
０，Reは独立にばらつくが、Re，Rinは、集積
回路内の抵抗であり、同方向にばらつくため、時
定数Ｔ１には影響しない。従つて、Ｃ１０のばら
つきの分を、外付けの抵抗Rexにより調整し、フ
イルタの時定数Ｔ１を所望の値にすることができ
る。
（発明が解決しようとする問題点）
上記した第３図、第４図のフイルタ回路におい
て時定数を調整しようとした場合、いずれも集積
化した外部から調整を行なわなければならない。
このため、時定数調整用のピンが１つ余分に必要
となる。
て時定数を調整しようとした場合、いずれも集積
化した外部から調整を行なわなければならない。
このため、時定数調整用のピンが１つ余分に必要
となる。
そこでこの発明は、所望の時定数となるように
自動的に時定数を自己調整し、かつ外付部品を不
要とする自動調整フイルタを提供することを目的
とする。
自動的に時定数を自己調整し、かつ外付部品を不
要とする自動調整フイルタを提供することを目的
とする。
［発明の構成］
（問題点を解決するための手段）
この発明は、フイルタ部の時定数を調整するた
めの制御信号発生部として、積分回路を設け、こ
の積分回路の入出力関係が予じめ定められた一定
の関係となるように制御する制御ループを形成す
る。そしてこの制御ループが安定化する目標値を
決定する手段として上記積分回路のコンデンサに
スイツチの並列回路を接続し、このスイツチをク
ロツクによりオンオフ制御することで上記コンデ
ンサの端子電圧振幅を決めるものである。
めの制御信号発生部として、積分回路を設け、こ
の積分回路の入出力関係が予じめ定められた一定
の関係となるように制御する制御ループを形成す
る。そしてこの制御ループが安定化する目標値を
決定する手段として上記積分回路のコンデンサに
スイツチの並列回路を接続し、このスイツチをク
ロツクによりオンオフ制御することで上記コンデ
ンサの端子電圧振幅を決めるものである。
（作用）
上記の手段によれば上記クロツク周波数により
制御ループの目標値が決まる。よつて、前記積分
回路の出力をフイルタ部の時定数制御信号として
用いれば、クロツクのみで時定数を所望の値にす
ることのできる自動調整フイルタを得ることがで
きる。
制御ループの目標値が決まる。よつて、前記積分
回路の出力をフイルタ部の時定数制御信号として
用いれば、クロツクのみで時定数を所望の値にす
ることのできる自動調整フイルタを得ることがで
きる。
（実施例）
以下この発明の実施例を図面を参照して説明す
る。第１図はこの発明の一実施例であり、５０は
フイルタ部であり、５１は積分回路を有した制御
部である。フイルタ部５０の構成は、時定数制御
用の調整電圧供給手段を除くと、第３図で説明し
た従来のフイルタ回路と同じである。従つて、第
３図の回路に対応する部分には、同じ符号を付し
ている。
る。第１図はこの発明の一実施例であり、５０は
フイルタ部であり、５１は積分回路を有した制御
部である。フイルタ部５０の構成は、時定数制御
用の調整電圧供給手段を除くと、第３図で説明し
た従来のフイルタ回路と同じである。従つて、第
３図の回路に対応する部分には、同じ符号を付し
ている。
上記フイルタ部５０に対する調整電圧VCは、
制御部５１から供給される。制御部５１は積分回
路５２を有する。この積分回路５２は、所定電圧
V1を演算増幅器５３の逆相入力端に供給する
MOSトランジスタＭ３と、演算増幅器５３の出
力と逆相入力端間に接続されたコンデンサＣ３と
スイツチSW１の並列回路と、演算増幅器５３の
正相入力端に供給される所定電圧V2源とからな
る。ここで、スイツチSW１は、例えばデユーテ
イ50％のクロツクでオンオフ制御される。
制御部５１から供給される。制御部５１は積分回
路５２を有する。この積分回路５２は、所定電圧
V1を演算増幅器５３の逆相入力端に供給する
MOSトランジスタＭ３と、演算増幅器５３の出
力と逆相入力端間に接続されたコンデンサＣ３と
スイツチSW１の並列回路と、演算増幅器５３の
正相入力端に供給される所定電圧V2源とからな
る。ここで、スイツチSW１は、例えばデユーテ
イ50％のクロツクでオンオフ制御される。
次に演算増幅器５３の出力は、例えばピークホ
ールド回路よりなる振幅検出回路５４に供給され
る。ここで検出された出力電圧は、比較器５５に
供給され、基準電圧V3と比較される。そして、
その誤差出力が調整電圧VCとして前記フイルタ
部５０に供給されるとともに、MOSトランジス
タＭ３のゲートにも供給される。
ールド回路よりなる振幅検出回路５４に供給され
る。ここで検出された出力電圧は、比較器５５に
供給され、基準電圧V3と比較される。そして、
その誤差出力が調整電圧VCとして前記フイルタ
部５０に供給されるとともに、MOSトランジス
タＭ３のゲートにも供給される。
即ち、振幅検出回路５４、比較器５５、MOS
トランジスタＭ３のゲートに至るループは、積分
回路５２の入出力関係が所定の関径となるように
制御する制御ループを形成していることになる。
トランジスタＭ３のゲートに至るループは、積分
回路５２の入出力関係が所定の関径となるように
制御する制御ループを形成していることになる。
更に動作を説明する。演算増幅器５３の入力端
５３ａ，５３ｂに対して、所定電圧V1は、逆極
性で印加されている。従つて、MOSトランジス
タＭ３には、電流ｉ３が流れる。この電流ｉ３
は、 i3＝V1／RM3 …(9) であらわされる。RM３はMOSトランジスタＭ
３の抵抗値である。
５３ａ，５３ｂに対して、所定電圧V1は、逆極
性で印加されている。従つて、MOSトランジス
タＭ３には、電流ｉ３が流れる。この電流ｉ３
は、 i3＝V1／RM3 …(9) であらわされる。RM３はMOSトランジスタＭ
３の抵抗値である。
ここで、スイツチSW１がオンした場合と、オ
フした場合を考えてみる。スイツチSW１がオン
した場合、演算増幅器５３の出力端５３ｃの電位
は、V2に上昇する。また、スイツチSW２がオフ
したときは、電流ｉ３が演算増幅器５３の逆相入
力端に流れ込むため、出力端５３ｃの電位は下降
する。スイツチSW１は、周波数pのクロツクで
制御されており、このクロツクのデユーテイを50
％とすると、スイツチSW１がオンオフする期間
tpは、 tp＝１／2p …(10) である。スイツチSW１がオンしてから、コンデ
ンサＣ３に加れる電圧をVPとすると、 VP＝i3・tp／C3 …(11) となる。
フした場合を考えてみる。スイツチSW１がオン
した場合、演算増幅器５３の出力端５３ｃの電位
は、V2に上昇する。また、スイツチSW２がオフ
したときは、電流ｉ３が演算増幅器５３の逆相入
力端に流れ込むため、出力端５３ｃの電位は下降
する。スイツチSW１は、周波数pのクロツクで
制御されており、このクロツクのデユーテイを50
％とすると、スイツチSW１がオンオフする期間
tpは、 tp＝１／2p …(10) である。スイツチSW１がオンしてから、コンデ
ンサＣ３に加れる電圧をVPとすると、 VP＝i3・tp／C3 …(11) となる。
今、VP＝VPpのとき、回路が制御目標値状態に
なり安定化するとした場合、(9)，(10)，(11)式から、
MOSトランジスタＭ３の抵抗値RM３は、 MR3＝V1／2p・VPp・１／C3 …(12) となる。
なり安定化するとした場合、(9)，(10)，(11)式から、
MOSトランジスタＭ３の抵抗値RM３は、 MR3＝V1／2p・VPp・１／C3 …(12) となる。
このときのRM３は、比較器５５の出力電圧、
つまり調整電圧VCにより決定されているが、こ
の調整電圧VCは同時にMOSトランジスタＭ１，
Ｍ２のゲート電圧としても供給され、このMOS
トランジスタＭ１，Ｍ２の抵抗値RM１，RM２
も決定している。このことは、フイルタ部５０の
時定数を設定したことを意味する。
つまり調整電圧VCにより決定されているが、こ
の調整電圧VCは同時にMOSトランジスタＭ１，
Ｍ２のゲート電圧としても供給され、このMOS
トランジスタＭ１，Ｍ２の抵抗値RM１，RM２
も決定している。このことは、フイルタ部５０の
時定数を設定したことを意味する。
従つて、このときのフイルタ部５０の時定数Ｔ
１，Ｔ２は、(2)式，(12)式から、 T1＝RM・C1＝１／2p・V1／VPp・C1／C3 …(13) T2＝RM・C2＝１／2p・V1／VPp・C2／C3 …(14) と表わされる。
１，Ｔ２は、(2)式，(12)式から、 T1＝RM・C1＝１／2p・V1／VPp・C1／C3 …(13) T2＝RM・C2＝１／2p・V1／VPp・C2／C3 …(14) と表わされる。
ここで、コンデンサＣ１，Ｃ２，Ｃ３は、同一
チツプ上であれば相対精度は極めて良く、C1／
C3，C2／C3は一定となり、また、V1，VPpは一
定であるため、 T1＝K1・tp＝K1・１／2p …(15) （但し、K1＝V1／VPp・C1／C3＝一定） T2＝K2・tp＝K2・１／2p …(16) （但し、K2＝V1／VPp・C1／C3＝一定） この結果、コンデンサの絶対値がばらついた場
合でも、MOSトランジスタによる可変抵抗素子
が時定数を自動的に補正することができる。そし
て、フイルタ部の時定数は、クロツク周波数pに
依存し、pが一定であれば精度良く維持される。
このように、本回路は、コンデンサのばらつきに
かかわらず、自動的に所望のフイルタ特性を維持
することができる。従つて、従来の如く、外付の
調整抵抗を設けたり、またコンデンサのばらつき
に応じて調整抵抗を操作する必要もない。同時に
集積回路に調整抵抗のためのピンを設ける必要も
なくなる。更にフイルタ部の特性自体を変更しよ
うとする場合には、クロツク周波数を変えるだけ
で自由に変更することができ、使用範囲を拡大で
きる。
チツプ上であれば相対精度は極めて良く、C1／
C3，C2／C3は一定となり、また、V1，VPpは一
定であるため、 T1＝K1・tp＝K1・１／2p …(15) （但し、K1＝V1／VPp・C1／C3＝一定） T2＝K2・tp＝K2・１／2p …(16) （但し、K2＝V1／VPp・C1／C3＝一定） この結果、コンデンサの絶対値がばらついた場
合でも、MOSトランジスタによる可変抵抗素子
が時定数を自動的に補正することができる。そし
て、フイルタ部の時定数は、クロツク周波数pに
依存し、pが一定であれば精度良く維持される。
このように、本回路は、コンデンサのばらつきに
かかわらず、自動的に所望のフイルタ特性を維持
することができる。従つて、従来の如く、外付の
調整抵抗を設けたり、またコンデンサのばらつき
に応じて調整抵抗を操作する必要もない。同時に
集積回路に調整抵抗のためのピンを設ける必要も
なくなる。更にフイルタ部の特性自体を変更しよ
うとする場合には、クロツク周波数を変えるだけ
で自由に変更することができ、使用範囲を拡大で
きる。
なお、フイルタ部５０は、一例としてMOSト
ランジスタ、すなわち可変抵抗素子を用いてフイ
ルタ特性を可変とするものを示したが、フイルタ
を構成するコンデンサの方を可変としてもよい。
この場合には、例えばダイオードを可変コンデン
サ素子として用い、その両端電圧を調整すること
により、フイルタ特性を可変とし得る。
ランジスタ、すなわち可変抵抗素子を用いてフイ
ルタ特性を可変とするものを示したが、フイルタ
を構成するコンデンサの方を可変としてもよい。
この場合には、例えばダイオードを可変コンデン
サ素子として用い、その両端電圧を調整すること
により、フイルタ特性を可変とし得る。
第２図はこの発明の他の実施例である。図にお
いて、１００はフイルタ部であり、１０１は積分
回路を有した制御部である。フイルタ部１００の
構成は、時定数調整手段を除くと、第４図の回路
とほぼ同じ構成である。従つて、第４図の回路に
対応する部分には、同じ符号を付している。な
お、Ｉ１，Ｉ３は電流源であり、Ｉ２は可変電流
源である。
いて、１００はフイルタ部であり、１０１は積分
回路を有した制御部である。フイルタ部１００の
構成は、時定数調整手段を除くと、第４図の回路
とほぼ同じ構成である。従つて、第４図の回路に
対応する部分には、同じ符号を付している。な
お、Ｉ１，Ｉ３は電流源であり、Ｉ２は可変電流
源である。
上記フイルタ部１００に対する時定数調整のた
めの調整電圧VCは、制御部１０１が供給する。
この制御部１０１は、積分回路１０２を有する。
この積分回路１０２では、所定電圧V1が、差動
増幅器を構成するトランジスタＱ２１，Ｑ２２の
ベース間に接続される。トランジスタＱ２１，Ｑ
２２のエミツタは、それぞれ抵抗Ｒ２１，Ｒ２２
を介したのち、定電流源１０３に接続される。ト
ランジスタＱ２１，Ｑ２２のコレクタは、負荷回
路を形成するトランジスタＱ２３，Ｑ２４を介し
て電源VCCラインに接続される。トランジスタＱ
２３，Ｑ２４のベースには、バイアス電圧源２０
が接続されている。
めの調整電圧VCは、制御部１０１が供給する。
この制御部１０１は、積分回路１０２を有する。
この積分回路１０２では、所定電圧V1が、差動
増幅器を構成するトランジスタＱ２１，Ｑ２２の
ベース間に接続される。トランジスタＱ２１，Ｑ
２２のエミツタは、それぞれ抵抗Ｒ２１，Ｒ２２
を介したのち、定電流源１０３に接続される。ト
ランジスタＱ２１，Ｑ２２のコレクタは、負荷回
路を形成するトランジスタＱ２３，Ｑ２４を介し
て電源VCCラインに接続される。トランジスタＱ
２３，Ｑ２４のベースには、バイアス電圧源２０
が接続されている。
トランジスタＱ２１，Ｑ２２のコレクタより得
られる差動出力は、トランジスタＱ２５，Ｑ２６
のベースに供給される。トランジスタＱ２５，Ｑ
２６も差動増幅器を構成し、各々のエミツタは、
可変電流源１０４に接続される。トランジスタＱ
２６のコレクタは、電源VCCラインに接続され、
トランジスタＱ２５のコレクタは、トランジスタ
Ｑ２７，Ｑ２８で構成されるカレントミラー回路
の入力部に接続される。カレントミラー回路の出
力部、つまりトランジスタＱ２８のコレクタは、
定電流源１０５に接続されるとともに、出力トラ
ンジスタＱ２９のベースに接続される。そして、
トランジスタＱ２９のベースと接地電位端間に
は、コンデンサＣ２０とスイツチSW２の並列回
路が設けられる。スイツチSW２は、クロツクに
よりオンオフされる。
られる差動出力は、トランジスタＱ２５，Ｑ２６
のベースに供給される。トランジスタＱ２５，Ｑ
２６も差動増幅器を構成し、各々のエミツタは、
可変電流源１０４に接続される。トランジスタＱ
２６のコレクタは、電源VCCラインに接続され、
トランジスタＱ２５のコレクタは、トランジスタ
Ｑ２７，Ｑ２８で構成されるカレントミラー回路
の入力部に接続される。カレントミラー回路の出
力部、つまりトランジスタＱ２８のコレクタは、
定電流源１０５に接続されるとともに、出力トラ
ンジスタＱ２９のベースに接続される。そして、
トランジスタＱ２９のベースと接地電位端間に
は、コンデンサＣ２０とスイツチSW２の並列回
路が設けられる。スイツチSW２は、クロツクに
よりオンオフされる。
トランジスタＱ２９のエミツタは、抵抗Ｒ２３
を介して接地電位端に接続され、このエミツタに
あらわれる出力は、例えばピークホールド回路に
よる電圧検出回路１０６に供給される。ここで検
出された電圧は、比較器１０７において基準電圧
V3と比較され、その誤差電圧は、調整電圧VCと
して前記フイルタ部１００に供給されるととも
に、可変電流源１０４の電圧制御入力端にフイー
ドバツクされる。
を介して接地電位端に接続され、このエミツタに
あらわれる出力は、例えばピークホールド回路に
よる電圧検出回路１０６に供給される。ここで検
出された電圧は、比較器１０７において基準電圧
V3と比較され、その誤差電圧は、調整電圧VCと
して前記フイルタ部１００に供給されるととも
に、可変電流源１０４の電圧制御入力端にフイー
ドバツクされる。
上記制御部１０１は、そのフイードバツクルー
プにより、入出力関係が所定の関係に維持され
る。
プにより、入出力関係が所定の関係に維持され
る。
今トランジスタＱ２８のコレクタに得られる出
力電流ｉ２８を求めると、 i28V1／RE・i2／i1 …(17) 但し、RE＝R21＋R22，i1は定電流源１０３に
流れる電流、ｉ２は可変電流源１０４に流れる電
流である。
力電流ｉ２８を求めると、 i28V1／RE・i2／i1 …(17) 但し、RE＝R21＋R22，i1は定電流源１０３に
流れる電流、ｉ２は可変電流源１０４に流れる電
流である。
ここで、コンデンサＣ２０の端子電圧V20は、
スイツチSW２がオンのときは接地電位（零）と
なり、オフのときは電流ｉ２８が流れ込むので次
第に上昇する。
スイツチSW２がオンのときは接地電位（零）と
なり、オフのときは電流ｉ２８が流れ込むので次
第に上昇する。
スイツチSW２は、クロツクにより制御される
からその周波数をp，デユーテイを50％とする
と、スイツチSW２がオフする期間tpは、 tp＝１／2p …(18) 期間tpの間にコンデンサＣ２０に加わる電圧を
VPとすると、 VP＝i28・tp／C20 …(19) となる。ここで、VPは、比較器１０７における
所定電圧V3と等しくなるように帰還がかかつて
いる。このため、回路が安定状態になつたとき
は、 V3＝i28・tp／C20＝V1／RE・i2／i1・tp／C20 ∴i1／i2＝V1／V3・tp／RE・C20 …(20) という関係が成立する。
からその周波数をp，デユーテイを50％とする
と、スイツチSW２がオフする期間tpは、 tp＝１／2p …(18) 期間tpの間にコンデンサＣ２０に加わる電圧を
VPとすると、 VP＝i28・tp／C20 …(19) となる。ここで、VPは、比較器１０７における
所定電圧V3と等しくなるように帰還がかかつて
いる。このため、回路が安定状態になつたとき
は、 V3＝i28・tp／C20＝V1／RE・i2／i1・tp／C20 ∴i1／i2＝V1／V3・tp／RE・C20 …(20) という関係が成立する。
よつてフイルタの時定数T1＝C10・REも、
T1＝C10・RE・i1／i2＝C10／C20・V1／V3・tp
＝C10／C20・V1／V3・１／2p …(21)
と表わされる。
ここで、コンデンサＣ１０，Ｃ２０は、同一チ
ツプ上のコンデンサであるから、C10／C20は一
定であり、V1／V3も同様に一定となる。従つ
て、 T1＝Ｋ・tp＝Ｋ・１／2p …(22) （但しＫ＝C10／C20・V1／V3＝一定） となり、フイルタの時定数は、クロツク周波数p
が一定であれば、素子の絶対値がばらついても、
自動的に調整されて一定となる。
ツプ上のコンデンサであるから、C10／C20は一
定であり、V1／V3も同様に一定となる。従つ
て、 T1＝Ｋ・tp＝Ｋ・１／2p …(22) （但しＫ＝C10／C20・V1／V3＝一定） となり、フイルタの時定数は、クロツク周波数p
が一定であれば、素子の絶対値がばらついても、
自動的に調整されて一定となる。
［発明の効果］
以上説明したようにこの発明は、フイルタ部の
時定数をクロツクの周波数のみで決定できる。従
つて、クロツク周波数さえ一定にすれば、本発明
の回路を集積化したとしても外付部品により時定
数調整を行なう必要がない。また素子の絶対値の
ばらつきがあつても、自動的な調整が得られ精度
の良いフイルタとすることができる。更にクロツ
クの周波数を変更すればフイルタ特性を変えるこ
ともでき、使用面で自由度の高いフイルタを得ら
れる。
時定数をクロツクの周波数のみで決定できる。従
つて、クロツク周波数さえ一定にすれば、本発明
の回路を集積化したとしても外付部品により時定
数調整を行なう必要がない。また素子の絶対値の
ばらつきがあつても、自動的な調整が得られ精度
の良いフイルタとすることができる。更にクロツ
クの周波数を変更すればフイルタ特性を変えるこ
ともでき、使用面で自由度の高いフイルタを得ら
れる。
第１図、第２図はそれぞれこの発明の実施例を
示す回路図、第３図、第４図はそれぞれ従来のフ
イルタを示す回路図である。 ５０，１００…フイルタ部、SW１，SW２…
スイツチ、５１，１０１…制御部、５２，１０２
…擬似フイルタ部、５３…演算増幅器、５４…振
幅検出回路、５５……１０７…比較器、Ｍ１〜Ｍ
３…MOSトランジスタ、Ｃ１〜Ｃ３，Ｃ１０，
Ｃ２０…コンデンサ、Ｑ１〜Ｑ９，Ｑ２１〜Ｑ２
９…トランジスタ。
示す回路図、第３図、第４図はそれぞれ従来のフ
イルタを示す回路図である。 ５０，１００…フイルタ部、SW１，SW２…
スイツチ、５１，１０１…制御部、５２，１０２
…擬似フイルタ部、５３…演算増幅器、５４…振
幅検出回路、５５……１０７…比較器、Ｍ１〜Ｍ
３…MOSトランジスタ、Ｃ１〜Ｃ３，Ｃ１０，
Ｃ２０…コンデンサ、Ｑ１〜Ｑ９，Ｑ２１〜Ｑ２
９…トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 調整電圧による可変となる第１の可変コンデ
ンサおよび第１の抵抗手段もしくは第１の可変抵
抗および第１のコンデンサ手段を用いたフイルタ
部と、 上記第１のコンデンサ手段（または前記第１の
可変コンデンサ手段）に対応して設けられる第２
のコンデンサとこのコンデンサに前記第１の抵抗
手段（または前記第１の可変抵抗手段）に対応す
る第１の抵抗回路（または第１の可変抵抗回路）
が直列に接続され、前記第２のコンデンサ（また
は第２の可変コンデンサ）に並列に接続されクロ
ツクによりオンオフされるスイツチとを有し、所
定の入力電圧を入力とする積分回路と、 上記積分回路の出力のピーク電圧値と基準電圧
とを比較し、その誤差電圧を前記第１および第２
の可変コンデンサ手段あるいは前記第１および第
２の可変抵抗回路に制御電圧として帰還して前記
積分回路の出力を前記基準電圧に等しくなるよう
に制御する制御ループと、この制御ループより得
られた前記誤差電圧を前記フイルタ部の第１の可
変コンデンサ手段もしくは第１の可変抵抗手段に
前記調整電圧として供給する手段とを具備したこ
とを特徴とする自動調整フイルタ。 ２ 前記フイルタ部は、第１の可変抵抗手段とし
てゲートに前記調整電圧が供給される第１、第２
のMOSトランジスタを具備したことを特徴とす
る特許請求の範囲第１項記載の自動調整フイル
タ。 ３ 前記積分回路は、前記所定電圧を生じる第１
の電圧源の正側が第３のMOSトランジスタを介
して反転入力端に接続される演算増幅器と、前記
演算増幅器の非反転入力端に前記電源の負側とと
もに接続される第２の電圧源と、前記演算増幅器
の反転入力端と出力端間に接続される第３のコン
デンサとからなり、前記制御ループは、前記演算
増幅器の出力のピークをホールドする振幅検出回
路と、この振幅検出回路の出力と所定基準電圧と
を比較して前記誤差電圧を得る比較器とからなる
ことを特徴とする特許請求の範囲第２項記載の自
動調整フイルタ。 ４ 前記フイルタ部は、入力信号を増幅しその差
動出力を得る第１の差動増幅器と、前記差動出力
を入力とした第２の差動増幅器と、前記第１（ま
たは第２）または第２（または第１）の差動増幅
器に接続され、電流量が前記調整電圧により制御
される可変電流源と、前記第２（または第１）ま
たは第１（または第２）の差動増幅器に接続され
る定電流源と、前記第２の差動増幅器の出力を第
４のコンデンサに供給する回路からなる第３の可
変抵抗手段を有することを特徴とする特許請求の
範囲第１項記載の自動調整フイルタ。 ５ 前記積分回路は、差動入力として前記所定電
圧が供給される第３の差動増幅器と、この第３の
差動増幅器の差動出力を差動入力とした前記第１
または第２の差動増幅器に接続され、電流量が前
記調整電圧により制御される可変電流源と、可変
電流源の電流量が前記調整電圧により制御される
第４の差動増幅器と、前記第２の差動増幅器の出
力を第５のコンデンサに供給する回路と、前記出
力トランジスタから出力電圧を検出する電圧検出
回路と、この電圧検出回路の検出電圧と所定の基
準電圧とを比較し、前記誤差電圧を得る比較器と
を具備したことを特徴とする特許請求の範囲第４
項記載の自動調整フイルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179102A JPS6335006A (ja) | 1986-07-30 | 1986-07-30 | 自動調整フイルタ |
| GB8717917A GB2194405B (en) | 1986-07-30 | 1987-07-29 | Time constant automatic adjustment circuit for a filter circuit |
| DE19873725339 DE3725339A1 (de) | 1986-07-30 | 1987-07-30 | Automatische justierschaltung zum justieren der zeitkonstanten einer filterschaltung |
| US07/237,683 US4851719A (en) | 1986-07-30 | 1988-08-26 | Time constant automatic adjustment circuit for a filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179102A JPS6335006A (ja) | 1986-07-30 | 1986-07-30 | 自動調整フイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6335006A JPS6335006A (ja) | 1988-02-15 |
| JPH0243365B2 true JPH0243365B2 (ja) | 1990-09-28 |
Family
ID=16060063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61179102A Granted JPS6335006A (ja) | 1986-07-30 | 1986-07-30 | 自動調整フイルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4851719A (ja) |
| JP (1) | JPS6335006A (ja) |
| DE (1) | DE3725339A1 (ja) |
| GB (1) | GB2194405B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174414A (ja) * | 1988-12-27 | 1990-07-05 | Hitachi Ltd | 半導体集積回路装置 |
| KR0177149B1 (ko) * | 1989-04-20 | 1999-04-01 | 이우에 사또시 | 능동 필터 회로 |
| JP2625552B2 (ja) * | 1989-08-16 | 1997-07-02 | 株式会社東芝 | フィルタ回路 |
| US5243239A (en) * | 1991-01-22 | 1993-09-07 | Information Storage Devices, Inc. | Integrated MOSFET resistance and oscillator frequency control and trim methods and apparatus |
| GB2257272B (en) * | 1991-06-29 | 1995-01-04 | Genrad Ltd | DC level generator |
| US5416438A (en) * | 1992-03-18 | 1995-05-16 | Nec Corporation | Active filter circuit suited to integration on IC chip |
| CA2124480C (en) * | 1993-08-09 | 1998-09-15 | Bernard James Arntz | Dc coupled amplifier fed by an rf detector |
| US5463346A (en) * | 1994-04-07 | 1995-10-31 | Spacelabs Medical, Inc. | Fast response low-pass filter |
| US5625316A (en) * | 1994-07-01 | 1997-04-29 | Motorola, Inc. | Tuning circuit for an RC filter |
| JPH08191231A (ja) * | 1995-01-06 | 1996-07-23 | Sony Corp | フィルタ回路 |
| US5796545A (en) * | 1995-06-07 | 1998-08-18 | Sgs-Thomson Microelectronics, Inc. | Device and method for calibrating a time constant of one or more filter circuits |
| JP2948510B2 (ja) * | 1995-08-18 | 1999-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 出力補償を可能とする積分器 |
| EP0849878A3 (en) * | 1996-12-19 | 2002-06-26 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
| US6281749B1 (en) * | 1997-06-17 | 2001-08-28 | Srs Labs, Inc. | Sound enhancement system |
| DE19740193C1 (de) * | 1997-09-12 | 1999-03-11 | Siemens Ag | Integriertes Tiefpaßfilter |
| FI103744B (fi) * | 1997-10-15 | 1999-08-31 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely aktiivisuotimen kalibroimiseksi |
| US6144249A (en) * | 1998-01-15 | 2000-11-07 | Chrontel, Inc. | Clock-referenced switching bias current generator |
| JP2000068747A (ja) * | 1998-08-20 | 2000-03-03 | Sony Corp | 検波回路 |
| KR100283619B1 (ko) | 1998-12-03 | 2001-03-02 | 정선종 | 연속-시간 필터를 위한 주파수 튜닝 회로 |
| US6577114B1 (en) | 2000-07-31 | 2003-06-10 | Marvell International, Ltd. | Calibration circuit |
| US6593802B2 (en) | 2001-08-14 | 2003-07-15 | Stmicroelectronics, Inc. | On-chip automatic tuning technique |
| JP4098701B2 (ja) * | 2002-12-27 | 2008-06-11 | 株式会社東芝 | 可変時定数回路及びこれを用いたフィルタ回路 |
| DE10321200B3 (de) * | 2003-05-12 | 2005-02-03 | Infineon Technologies Ag | Einrichtung und Verfahren zur Kalibrierung von R/C-Filterschaltungen |
| US20040257125A1 (en) * | 2003-06-23 | 2004-12-23 | Cheng William W. | Trickle current-cascode DAC |
| US20080061842A1 (en) * | 2006-09-07 | 2008-03-13 | Micron Technology, Inc. | Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage |
| US7560959B2 (en) * | 2006-09-18 | 2009-07-14 | Micron Technology, Inc. | Absolute value peak differential voltage detector circuit and method |
| EP1962421A1 (en) * | 2007-02-23 | 2008-08-27 | STMicroelectronics S.r.l. | Calibration circuit for calibrating an adjustable capacitance of an integrated circuit having a time constant depending on said capacitance |
| US8044654B2 (en) * | 2007-05-18 | 2011-10-25 | Analog Devices, Inc. | Adaptive bias current generator methods and apparatus |
| JP2010226406A (ja) * | 2009-03-24 | 2010-10-07 | Hitachi Ltd | 伝送装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8401370A (nl) * | 1984-05-01 | 1985-12-02 | Philips Nv | Filterschakeling. |
-
1986
- 1986-07-30 JP JP61179102A patent/JPS6335006A/ja active Granted
-
1987
- 1987-07-29 GB GB8717917A patent/GB2194405B/en not_active Expired - Lifetime
- 1987-07-30 DE DE19873725339 patent/DE3725339A1/de not_active Ceased
-
1988
- 1988-08-26 US US07/237,683 patent/US4851719A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6335006A (ja) | 1988-02-15 |
| GB8717917D0 (en) | 1987-09-03 |
| GB2194405A (en) | 1988-03-02 |
| DE3725339A1 (de) | 1988-02-18 |
| GB2194405B (en) | 1990-05-16 |
| US4851719A (en) | 1989-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0243365B2 (ja) | ||
| US5061900A (en) | Self-zeroing amplifier | |
| US4628279A (en) | Wideband feedback amplifier | |
| WO1999061873A1 (en) | A precision temperature sensor integrated circuit | |
| JPH0656571B2 (ja) | 温度補償付電圧基準回路 | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| EP0196906A2 (en) | Automatic gain control detection circuit | |
| JPH01161910A (ja) | 電圧制御発振器 | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| JPS59108122A (ja) | 定電流発生回路 | |
| US5672961A (en) | Temperature stabilized constant fraction voltage controlled current source | |
| US4611136A (en) | Signal delay generating circuit | |
| EP0542225B1 (en) | Voltage control circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| JPH0588563B2 (ja) | ||
| US5134318A (en) | Adjustable analog filter circuit with temperature compensation | |
| US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| US4608543A (en) | Controllable effective resistance and phase lock loop with controllable filter | |
| JPH04329016A (ja) | 等価インダクタンス回路 | |
| US5498952A (en) | Precise current generator | |
| US5834963A (en) | Circuit configuration for parameter adjustment | |
| JP3275323B2 (ja) | 電子スイッチ | |
| JP2783301B2 (ja) | アクティブ・フィルタ回路 | |
| JPH0837430A (ja) | 演算増幅器 |