JPH0243387B2 - - Google Patents
Info
- Publication number
- JPH0243387B2 JPH0243387B2 JP63152450A JP15245088A JPH0243387B2 JP H0243387 B2 JPH0243387 B2 JP H0243387B2 JP 63152450 A JP63152450 A JP 63152450A JP 15245088 A JP15245088 A JP 15245088A JP H0243387 B2 JPH0243387 B2 JP H0243387B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- current source
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
- Amplifiers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は集積回路等に用いられるカレントミラ
ー回路に関するもので、特に低電圧にて動作する
電流源回路等として使用されるものである。
ー回路に関するもので、特に低電圧にて動作する
電流源回路等として使用されるものである。
この種のカレントミラー回路の従来例を第５図
に示す。図中１，２は差動増幅回路を構成する
NPNトランジスタ、３は電流入力側のPNPトラ
ンジスタ、４は電流出力側のPNPトランジスタ、
C1，RBは安定化交流帰還素子、IINは入力定電流
源、IOUTは出力定電流源、IOは定電流源、VCCは電
源である。
に示す。図中１，２は差動増幅回路を構成する
NPNトランジスタ、３は電流入力側のPNPトラ
ンジスタ、４は電流出力側のPNPトランジスタ、
C1，RBは安定化交流帰還素子、IINは入力定電流
源、IOUTは出力定電流源、IOは定電流源、VCCは電
源である。
このカレントミラー回路は、最小動作電源電圧
が略“VBE＋2VCE”（VBEはベース、エミツタ間電
圧、VCEはコレクタ，エミツタ間電圧）となり、
VBE＝0.7V、VCE＝0.1VとすればVBE＋2VCE＝
0.9Vとなり、低電圧にて動作する。また負帰還
回路を用いているため、ラテラルPNPトランジ
スタ３，４のheのばらつきに対しても安定に出
力電流が得られる。
が略“VBE＋2VCE”（VBEはベース、エミツタ間電
圧、VCEはコレクタ，エミツタ間電圧）となり、
VBE＝0.7V、VCE＝0.1VとすればVBE＋2VCE＝
0.9Vとなり、低電圧にて動作する。また負帰還
回路を用いているため、ラテラルPNPトランジ
スタ３，４のheのばらつきに対しても安定に出
力電流が得られる。
しかしながら第５図の従来回路では、(1)差動増
幅回路と、PNPトランジスタ３のエミツタ接地
増幅器として動作するため、CR時定数の大きな
交流負帰還回路C1，RBが必要であつた。即ち差
動増幅回路の負荷がトランジスタ４のベース，エ
ミツタ間であるため、出力電圧（交流帰還電圧）
υ1が小さく、発振等に対して安定性がわるい。こ
れを改善するには容量C1，抵抗RBの値を大きく
すればよいが、RBはNPNトランジスタのhe のばらつきを考慮すると、大きな値にはできな い。
幅回路と、PNPトランジスタ３のエミツタ接地
増幅器として動作するため、CR時定数の大きな
交流負帰還回路C1，RBが必要であつた。即ち差
動増幅回路の負荷がトランジスタ４のベース，エ
ミツタ間であるため、出力電圧（交流帰還電圧）
υ1が小さく、発振等に対して安定性がわるい。こ
れを改善するには容量C1，抵抗RBの値を大きく
すればよいが、RBはNPNトランジスタのhe のばらつきを考慮すると、大きな値にはできな い。
従つて交流帰還量を増やす（安定化する）ため
には、Ｃの増加が必要である。(2)または上記帰還
回路を付加しても、なおPNPトランジスタ３の
T（heが１となる動作周波数）や、寄生容量の影
響で負帰還の位相及び振幅が変化するため、不安
定となる（発振しやすい）ものであつた。
には、Ｃの増加が必要である。(2)または上記帰還
回路を付加しても、なおPNPトランジスタ３の
T（heが１となる動作周波数）や、寄生容量の影
響で負帰還の位相及び振幅が変化するため、不安
定となる（発振しやすい）ものであつた。
本発明は上記実情に鑑みてなされたもので、前
記不具合点をなくし、低電圧で安定に動作するカ
レントミラー回路を提供しようとするものであ
る。
記不具合点をなくし、低電圧で安定に動作するカ
レントミラー回路を提供しようとするものであ
る。
本発明は、エミツタを共通とし差動増幅回路を
構成する第１，第２のトランジスタと、ベースを
共通とする第３，第４トランジスタとを設け、第
１，第２のトランジスタのエミツタを第１の定電
流源に接続し、第２のトランジスタのコレクタを
第３，第４のトランジスタのベースに接続し、第
１のトランジスタのコレクタを負荷抵抗に接続
し、第３，第４のトランジスタのエミツタを基準
電源に接続し、第３のトランジスタのコレクタ
を、第１のトランジスタのベースと第２の定電流
源に接続し、かつ容量を介して前記負荷抵抗と第
１のトランジスタのコレクタとの交点に接続した
ものである。
構成する第１，第２のトランジスタと、ベースを
共通とする第３，第４トランジスタとを設け、第
１，第２のトランジスタのエミツタを第１の定電
流源に接続し、第２のトランジスタのコレクタを
第３，第４のトランジスタのベースに接続し、第
１のトランジスタのコレクタを負荷抵抗に接続
し、第３，第４のトランジスタのエミツタを基準
電源に接続し、第３のトランジスタのコレクタ
を、第１のトランジスタのベースと第２の定電流
源に接続し、かつ容量を介して前記負荷抵抗と第
１のトランジスタのコレクタとの交点に接続した
ものである。
以下図面を参照して本発明の一実施例を説明す
る。
る。
第１図は同実施例の回路図であるが、これは第
５図のものに対応させた場合の例であるから、対
応個所には同一符号を用いる。図示される如くエ
ミツタを共通とし差動増幅回路を構成するNPN
トランジスタ１，２と、ベースを共通とする
PNPトランジスタ３，４を設け、トランジスタ
１，２のエミツタを定電流源I0を介して接地す
る。トランジスタ２のコレクタはトランジスタ
３，４のベースに接続し、トランジスタ１のコレ
クタは負荷抵抗RLの一端に接続し、トランジス
タ３，４のエミツタ、抵抗RLの他端は基準電源
VCCに接続する。トランジスタ３のコレクタは入
力定電流源IINを介して接地し、またトランジス
タ３のコレクタはトランジスタ１のベース、容量
C1の一端に接続し、容量C1の他端はトランジス
タ１のコレクタ、負荷抵抗RL間に接続する。ト
ランジスタ４のコレクタからは出力定電流源IOUT
を取り出す。
５図のものに対応させた場合の例であるから、対
応個所には同一符号を用いる。図示される如くエ
ミツタを共通とし差動増幅回路を構成するNPN
トランジスタ１，２と、ベースを共通とする
PNPトランジスタ３，４を設け、トランジスタ
１，２のエミツタを定電流源I0を介して接地す
る。トランジスタ２のコレクタはトランジスタ
３，４のベースに接続し、トランジスタ１のコレ
クタは負荷抵抗RLの一端に接続し、トランジス
タ３，４のエミツタ、抵抗RLの他端は基準電源
VCCに接続する。トランジスタ３のコレクタは入
力定電流源IINを介して接地し、またトランジス
タ３のコレクタはトランジスタ１のベース、容量
C1の一端に接続し、容量C1の他端はトランジス
タ１のコレクタ、負荷抵抗RL間に接続する。ト
ランジスタ４のコレクタからは出力定電流源IOUT
を取り出す。
上記第１図のものにあつては、入力トランジス
タ３のベースを駆動する差動増幅器のトランジス
タ２のコレクタと逆相の出力を、トランジスタ１
のコレクタに負荷抵抗RLを入れることにより取
り出し、上記トランジスタ１のコレクタ電圧に
て、差動増幅器のトランジスタ１のベースに交流
負帰還をかけることにより、安定なカレントミラ
ー回路を得るものである。
タ３のベースを駆動する差動増幅器のトランジス
タ２のコレクタと逆相の出力を、トランジスタ１
のコレクタに負荷抵抗RLを入れることにより取
り出し、上記トランジスタ１のコレクタ電圧に
て、差動増幅器のトランジスタ１のベースに交流
負帰還をかけることにより、安定なカレントミラ
ー回路を得るものである。
第１図の回路では、(1)交流帰還量を大にするた
めのCRが小さい値で可能である。即ち差動増幅
回路の負荷が抵抗RLであるため、RLの値が小さ
くても交流帰還電圧υ3は第５図の場合より実質的
に大きな値となる。また差動増幅器のトランジス
タ１のベース端子のインピーダンスは非常に高
い。従つて容量C1の値は小さくても安定（帰還
最大）となる。(2)上記(1)と同様の理由により交流
帰還量が大となるため、第１図の回路の寄生容量
及びラテラルPNPトランジスタ３のTのばらつ
きに対し安定となるものである。
めのCRが小さい値で可能である。即ち差動増幅
回路の負荷が抵抗RLであるため、RLの値が小さ
くても交流帰還電圧υ3は第５図の場合より実質的
に大きな値となる。また差動増幅器のトランジス
タ１のベース端子のインピーダンスは非常に高
い。従つて容量C1の値は小さくても安定（帰還
最大）となる。(2)上記(1)と同様の理由により交流
帰還量が大となるため、第１図の回路の寄生容量
及びラテラルPNPトランジスタ３のTのばらつ
きに対し安定となるものである。
第２図は本発明の他の実施例で、交流帰還電圧
υ3を、トランジスタ５及び定電流源I1よりなるバ
ツフア回路を介して帰還する点が特徴である。そ
の他の構成、作用効果は前実施例と同様であるか
ら、対応個所には同一符号を付して説明を省略す
る。
υ3を、トランジスタ５及び定電流源I1よりなるバ
ツフア回路を介して帰還する点が特徴である。そ
の他の構成、作用効果は前実施例と同様であるか
ら、対応個所には同一符号を付して説明を省略す
る。
第３図は本発明の異なる実施例で、抵抗R2
によりトランジスタ１のインピーダンスを更に
増加して、交流帰還量をより大としたものであ
る。
第４図は本発明の更に異なる実施例で、第２図
と第３図の実施例を組み合わせたものである。
と第３図の実施例を組み合わせたものである。
以上説明した如く本発明によれば、CRが小さ
い値で交流帰還量を大にできるため、集積回路化
に適したカレントミラー回路が提供できるもので
ある。
い値で交流帰還量を大にできるため、集積回路化
に適したカレントミラー回路が提供できるもので
ある。
第１図ないし第４図は本発明の各実施例の回路
図、第５図は従来のカレントミラー回路図であ
る。 １，２………差動増幅器のトランジスタ、３…
……入力トランジスタ、４………出力トランジス
タ、IIN，I0………定電流源、C1………容量、RL
………負荷抵抗、５………バツフア用トランジス
タ。
図、第５図は従来のカレントミラー回路図であ
る。 １，２………差動増幅器のトランジスタ、３…
……入力トランジスタ、４………出力トランジス
タ、IIN，I0………定電流源、C1………容量、RL
………負荷抵抗、５………バツフア用トランジス
タ。
Claims (1)
- 【特許請求の範囲】 １ エミツタを共通とし差動増幅回路を構成する
第１，第２のトランジスタと、ベースを共通とす
る第３，第４のトランジスタとを設け、前記第
１，第２のトランジスタのエミツタを第１の定電
流源に接続し、前記第２のトランジスタのコレク
タを前記第３，第４のトランジスタのベースに接
続し、前記第１のトランジスタのコレクタを負荷
抵抗に接続し、前記第３，第４のトランジスタの
エミツタを基準電源に接続し、前記第３のトラン
ジスタのコレクタを前記第１のトランジスタのベ ースと第２の定電流源に接続し、また第３のト ランジスタのコレクタを容量を介して前記負荷 抵抗と第１のトランジスタのコレクタとの交点 に接続したことを特徴とするカレントミラー回 路。 ２ 前記負荷抵抗と第１のトランジスタのコレク
タとの交点と前記容量との間は、バツフア手段を
介して接続したことを特徴とする特許請求の範囲
第１項に記載のカレントミラー回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8024802A FR2494938A1 (fr) | 1980-11-21 | 1980-11-21 | Procede de transmission des signaux d'exploitation d'un faisceau hertzien numerique, emetteur et recepteur pour la mise en oeuvre d'un tel procede |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6446352A JPS6446352A (en) | 1989-02-20 |
| JPH0243387B2 true JPH0243387B2 (ja) | 1990-09-28 |
Family
ID=9248249
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185596A Pending JPS57112160A (en) | 1980-11-21 | 1981-11-20 | Transmitter and receiver for processing for transmitting service signal for digital radio beam |
| JP63152451A Granted JPS6446353A (en) | 1980-11-21 | 1988-06-22 | Service signal receiver in digital radio line |
| JP63152450A Granted JPS6446352A (en) | 1980-11-21 | 1988-06-22 | Service signal transmitter in digital radio line |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185596A Pending JPS57112160A (en) | 1980-11-21 | 1981-11-20 | Transmitter and receiver for processing for transmitting service signal for digital radio beam |
| JP63152451A Granted JPS6446353A (en) | 1980-11-21 | 1988-06-22 | Service signal receiver in digital radio line |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4426711A (ja) |
| EP (1) | EP0053051B1 (ja) |
| JP (3) | JPS57112160A (ja) |
| DE (1) | DE3168370D1 (ja) |
| FR (1) | FR2494938A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066957A (en) * | 1989-04-21 | 1991-11-19 | Kokusai Denshin Denwa Co., Ltd. | Hybrid modulation satellite communication system |
| GB2307152B (en) * | 1995-11-10 | 1999-04-07 | Motorola Ltd | Method and apparatus for enhanced communication capability while maintaining standard channel modulation compatibility |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609244A (en) | 1969-12-18 | 1971-09-28 | Bell Telephone Labor Inc | Conditional replenishment video system with variable length address code |
| US3603725A (en) | 1970-01-15 | 1971-09-07 | Bell Telephone Labor Inc | Conditional replenishment video system with reduced buffer memory delay |
| US3624306A (en) | 1971-01-21 | 1971-11-30 | George H Myers | Method and system for compressing bandwidth |
| US3720786A (en) | 1971-05-14 | 1973-03-13 | Bell Telephone Labor Inc | Onal replenishment video encoder with predictive updating19730313 |
| JPS5147311A (en) * | 1974-10-22 | 1976-04-22 | Fujitsu Ltd | Ai araamuhensohoshiki |
| FR2430139A1 (fr) | 1978-06-28 | 1980-01-25 | Labo Electronique Physique | Dispositif de compression de signaux binaires et systeme de transmission codee de fac-similes equipe de ce dispositif |
-
1980
- 1980-11-21 FR FR8024802A patent/FR2494938A1/fr active Granted
-
1981
- 1981-10-16 DE DE8181401635T patent/DE3168370D1/de not_active Expired
- 1981-10-16 EP EP81401635A patent/EP0053051B1/fr not_active Expired
- 1981-11-06 US US06/318,797 patent/US4426711A/en not_active Expired - Fee Related
- 1981-11-20 JP JP56185596A patent/JPS57112160A/ja active Pending
-
1988
- 1988-06-22 JP JP63152451A patent/JPS6446353A/ja active Granted
- 1988-06-22 JP JP63152450A patent/JPS6446352A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4426711A (en) | 1984-01-17 |
| JPS6446353A (en) | 1989-02-20 |
| EP0053051B1 (fr) | 1985-01-16 |
| FR2494938A1 (fr) | 1982-05-28 |
| DE3168370D1 (en) | 1985-02-28 |
| FR2494938B1 (ja) | 1984-03-02 |
| JPH0243388B2 (ja) | 1990-09-28 |
| EP0053051A1 (fr) | 1982-06-02 |
| JPS57112160A (en) | 1982-07-13 |
| JPS6446352A (en) | 1989-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| KR900005552B1 (ko) | 전류미러회로 | |
| US4728902A (en) | Stabilized cascode amplifier | |
| JPH10190375A (ja) | 演算増幅回路 | |
| JPH0243387B2 (ja) | ||
| JPH0362042B2 (ja) | ||
| JPH0519321B2 (ja) | ||
| JP2548419B2 (ja) | 増幅回路 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH0526363B2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS5914817Y2 (ja) | 安定化電源回路 | |
| JPS61267403A (ja) | １端子型発振回路 | |
| JPS6145882B2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH0449701Y2 (ja) | ||
| JP3146088B2 (ja) | 可変リアクタンス回路 | |
| JP2706194B2 (ja) | 電流増幅回路 | |
| JPS6228884B2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPS6062708A (ja) | バイアス回路 | |
| JPS6155200B2 (ja) | ||
| JPH057887B2 (ja) |