JP2680131B2 - マトリクス表示装置の走査回路 - Google Patents
マトリクス表示装置の走査回路Info
- Publication number
- JP2680131B2 JP2680131B2 JP1165474A JP16547489A JP2680131B2 JP 2680131 B2 JP2680131 B2 JP 2680131B2 JP 1165474 A JP1165474 A JP 1165474A JP 16547489 A JP16547489 A JP 16547489A JP 2680131 B2 JP2680131 B2 JP 2680131B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- transistor
- scanning
- display device
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マトリクス状に表示素子を配置して成るマ
トリクス表示装置において、該表示素子を走査する走査
回路の改良に関するものである。
トリクス表示装置において、該表示素子を走査する走査
回路の改良に関するものである。
マトリクス表示装置を構成するアクティブマトリクス
基板と外付駆動回路との接続線数低減及び外付駆動回路
基板の小形化を図る方法については、特開昭62−15599
号公報に記載されている。これは、走査電極駆動部をマ
トリクススイッチで構成してアクティブマトリクス基板
に内蔵させるものである。
基板と外付駆動回路との接続線数低減及び外付駆動回路
基板の小形化を図る方法については、特開昭62−15599
号公報に記載されている。これは、走査電極駆動部をマ
トリクススイッチで構成してアクティブマトリクス基板
に内蔵させるものである。
以下、第17図を参照してこの従来技術にかかる走査回
路を説明する。
路を説明する。
つまりこの走査回路は、走査電極線Ｇがｎ本ずつｍ個
のブロックに分割され、それぞれ走査電極Ｇに第１のMO
SトランジスタＭのドレインが接続されている。該MOSト
ランジスタのゲートはブロック毎にまとめて１個の駆動
端子Ｂに接続されており、該駆動端子数はブロック数と
同じｍ個である。また、前記トランジスタＭのソース
は、ゲートが接続している前記駆動端子Ｂとは別に設け
たｎ個の駆動端子（A1〜An）のいずれかに接続してい
る。
のブロックに分割され、それぞれ走査電極Ｇに第１のMO
SトランジスタＭのドレインが接続されている。該MOSト
ランジスタのゲートはブロック毎にまとめて１個の駆動
端子Ｂに接続されており、該駆動端子数はブロック数と
同じｍ個である。また、前記トランジスタＭのソース
は、ゲートが接続している前記駆動端子Ｂとは別に設け
たｎ個の駆動端子（A1〜An）のいずれかに接続してい
る。
さらに、それぞれの走査電極Ｇには第２のMOSトラン
ジスタＮのドレインが接続している。該第２のトランジ
スタＮのソースはすべて共通に一つの駆動端子V GOFFに
接続しており、ゲートはブロック毎にまとめて第１のト
ランジスタＭのそれとは別の駆動端子Ｃに接続されてい
る。
ジスタＮのドレインが接続している。該第２のトランジ
スタＮのソースはすべて共通に一つの駆動端子V GOFFに
接続しており、ゲートはブロック毎にまとめて第１のト
ランジスタＭのそれとは別の駆動端子Ｃに接続されてい
る。
以上の様に構成された走査回路は、前記第１のトラン
ジスタＭのゲートを接続するｍ個の駆動端子（B1〜Bm）
に入力する信号と、前記第１のトランジスタＭのソース
を接続するｎ個の駆動端子（A1〜An）とで（ｍ×ｎ）本
の走査電極Ｇ（１）〜Ｇ（m,n）の選択及び非選択を決
める。
ジスタＭのゲートを接続するｍ個の駆動端子（B1〜Bm）
に入力する信号と、前記第１のトランジスタＭのソース
を接続するｎ個の駆動端子（A1〜An）とで（ｍ×ｎ）本
の走査電極Ｇ（１）〜Ｇ（m,n）の選択及び非選択を決
める。
即ち先ず駆動端子B1が駆動された状態のもとで、ｎ個
の駆動端子A1〜Anが順次駆動されると、先ずトランジス
タＭ（１）がオンして走査電極Ｇ（１）が選択され、次
にトランジスタＭ（２）がオンして走査電極Ｇ（２）が
選択され、以下同様にして最後にトランジスタＭ（ｎ）
がオンして走査電極Ｇ（ｎ）が選択される。走査電極Ｇ
（１）〜Ｇ（ｎ）を横一列に配置されたｎ個の表示素子
に対応させておけば、これで横一列分の走査が完了す
る。
の駆動端子A1〜Anが順次駆動されると、先ずトランジス
タＭ（１）がオンして走査電極Ｇ（１）が選択され、次
にトランジスタＭ（２）がオンして走査電極Ｇ（２）が
選択され、以下同様にして最後にトランジスタＭ（ｎ）
がオンして走査電極Ｇ（ｎ）が選択される。走査電極Ｇ
（１）〜Ｇ（ｎ）を横一列に配置されたｎ個の表示素子
に対応させておけば、これで横一列分の走査が完了す
る。
次に駆動端子B2が駆動された状態のもとで、ｎ個の駆
動端子A1〜Anを順次駆動すれば、同様にして第２行目の
横一列分の走査を行うことができる。
動端子A1〜Anを順次駆動すれば、同様にして第２行目の
横一列分の走査を行うことができる。
また、前記第１のトランジスタＭのゲートに端子Ｂか
らオフ電圧を入力して非選択状態としているブロックで
は、前記第２のトランジスタＮのゲートに駆動端子Ｃか
らオン電圧を供給して走査電極Ｇを安定な非選択電圧に
保つ構成となっていた。
らオフ電圧を入力して非選択状態としているブロックで
は、前記第２のトランジスタＮのゲートに駆動端子Ｃか
らオン電圧を供給して走査電極Ｇを安定な非選択電圧に
保つ構成となっていた。
即ち駆動端子B1がオン電圧であれば、トランジスタＭ
（１）は、駆動端子A1のオン、オフに応じて走査電極Ｇ
（１）もオン又はオフとなるわけであるが、駆動端子B1
がオフ電圧に変わると、走査電極Ｇ（１）は、そのとき
までオンであればオンを、オフであればオフ状態を採る
こととなり、状態が不定ということになるので、これを
避けるため、駆動端子B1がオフのときには、駆動端子C1
をオンにしてトランジスタＮ（１）を導通させて固定さ
れた電位V GOFFを該トランジスタＮ（１）のドレイン電
極から走査電極Ｇ（１）に供給して安定な非選択電圧
（電位V GOFF）に保つわけである。
（１）は、駆動端子A1のオン、オフに応じて走査電極Ｇ
（１）もオン又はオフとなるわけであるが、駆動端子B1
がオフ電圧に変わると、走査電極Ｇ（１）は、そのとき
までオンであればオンを、オフであればオフ状態を採る
こととなり、状態が不定ということになるので、これを
避けるため、駆動端子B1がオフのときには、駆動端子C1
をオンにしてトランジスタＮ（１）を導通させて固定さ
れた電位V GOFFを該トランジスタＮ（１）のドレイン電
極から走査電極Ｇ（１）に供給して安定な非選択電圧
（電位V GOFF）に保つわけである。
上記従来技術は、走査電極Ｇの選択及び非選択を決め
る前記第１のトランジスタＭを制御する為の駆動端子Ｂ
の他に、非選択状態にある走査電極Ｇを一定の非選択電
圧に保つ為の第２のトランジスタＮを制御する駆動端子
Ｃが必要であった。
る前記第１のトランジスタＭを制御する為の駆動端子Ｂ
の他に、非選択状態にある走査電極Ｇを一定の非選択電
圧に保つ為の第２のトランジスタＮを制御する駆動端子
Ｃが必要であった。
本発明の目的は、かかる駆動端子Ｃを不要として、そ
れにより、マトリクス表示装置を構成するパネルとパネ
ルの外付駆動回路との間の接続端子数を減らし、製造上
の歩留り向上，外付駆動回路の規模縮少を可能にするマ
トリクス表示装置の走査回路を提供することにある。
れにより、マトリクス表示装置を構成するパネルとパネ
ルの外付駆動回路との間の接続端子数を減らし、製造上
の歩留り向上，外付駆動回路の規模縮少を可能にするマ
トリクス表示装置の走査回路を提供することにある。
上記目的を達成するために、第１のトランジスタ（以
下、走査トランジスタと呼ぶ）Ｍに入力する信号Ｂある
いは走査トランジスタＭから出力される信号から第２の
トランジスタ（以下、安定化トランジスタと呼ぶ）Ｎを
制御する信号を形成する回路を、走査トランジスタＭ及
び安定化トランジスタＮと同一パネル上に同時に形成し
て、端子Ｃを殊更に設けることを不要にした。
下、走査トランジスタと呼ぶ）Ｍに入力する信号Ｂある
いは走査トランジスタＭから出力される信号から第２の
トランジスタ（以下、安定化トランジスタと呼ぶ）Ｎを
制御する信号を形成する回路を、走査トランジスタＭ及
び安定化トランジスタＮと同一パネル上に同時に形成し
て、端子Ｃを殊更に設けることを不要にした。
安定化トランジスタＮを制御する信号を形成する安定
化回路用制御回路を、走査トランジスタＭ及び安定化ト
ランジスタＮと同じプロセスでアクティブマトリクスパ
ネル上に形成し、かつ、該制御回路は走査トランジスタ
Ｍの制御信号を受けて動作するようにする。このため、
安定化トランジスタＮの制御信号を外部から入力する端
子Ｃは必要なくなるので、外付駆動回路とパネルとの接
続線数を低減することができる。
化回路用制御回路を、走査トランジスタＭ及び安定化ト
ランジスタＮと同じプロセスでアクティブマトリクスパ
ネル上に形成し、かつ、該制御回路は走査トランジスタ
Ｍの制御信号を受けて動作するようにする。このため、
安定化トランジスタＮの制御信号を外部から入力する端
子Ｃは必要なくなるので、外付駆動回路とパネルとの接
続線数を低減することができる。
以下、本発明の一実施例を第１図により説明する。
同図において、１はMOSトランジスタで構成されるス
イッチング回路（第17図における左端のトランジスタＭ
で構成される回路に相当）で、２はMOSトランジスタで
構成される安定化回路（第17図における右端のトランジ
スタＮで構成される回路に相当）、Ｐ（ｊ）,Q（ｊ）
（ｊ＝1,2,…,m）はMOSトランジスタであり、３は安定
化回路２の制御回路３である。また、Ｇ（Ｋ）（Ｋ＝1,
2,…,mn）は走査電極であり、走査電極数ｎ本ずつｍ個
のブロックに分割されている。尚、端子Ai,Bj（ｉ＝1,
2,…,n,n＋１、ｊ＝1,2,…,m）,V ON,V OFF,V GOFFは本
走査回路の外付回路からの駆動信号の印加端子である。
イッチング回路（第17図における左端のトランジスタＭ
で構成される回路に相当）で、２はMOSトランジスタで
構成される安定化回路（第17図における右端のトランジ
スタＮで構成される回路に相当）、Ｐ（ｊ）,Q（ｊ）
（ｊ＝1,2,…,m）はMOSトランジスタであり、３は安定
化回路２の制御回路３である。また、Ｇ（Ｋ）（Ｋ＝1,
2,…,mn）は走査電極であり、走査電極数ｎ本ずつｍ個
のブロックに分割されている。尚、端子Ai,Bj（ｉ＝1,
2,…,n,n＋１、ｊ＝1,2,…,m）,V ON,V OFF,V GOFFは本
走査回路の外付回路からの駆動信号の印加端子である。
第１図のスイッチング回路１の詳細を第２図に、安定
化回路２の詳細を第３図にそれぞれ示す。また、第１図
の制御回路３は端子B1,B2,…,Bmの信号を反転して端子C
1,C2,…,Cmに出力するインバータ回路であると云える。
化回路２の詳細を第３図にそれぞれ示す。また、第１図
の制御回路３は端子B1,B2,…,Bmの信号を反転して端子C
1,C2,…,Cmに出力するインバータ回路であると云える。
第２図のスイッチング回路１は、MOSトランジスタＭ
（Ｋ）（Ｋ＝1,2,…,mn）、外付回路から駆動信号を入
力する端子Ai（ｉ＝1,2,…,n,n＋１）,Bj（ｊ＝1,2,…,
m）で構成される。スイッチング回路１の走査MOSトラン
ジスタＭ（Ｋ）のゲートはブロック毎に順次端子B1,B2,
…,Bmに接続している。また走査トランジスタＭ（Ｋ）
のドレインは、順次くり返し端子A1,A2,…,An＋１に接
続している。
（Ｋ）（Ｋ＝1,2,…,mn）、外付回路から駆動信号を入
力する端子Ai（ｉ＝1,2,…,n,n＋１）,Bj（ｊ＝1,2,…,
m）で構成される。スイッチング回路１の走査MOSトラン
ジスタＭ（Ｋ）のゲートはブロック毎に順次端子B1,B2,
…,Bmに接続している。また走査トランジスタＭ（Ｋ）
のドレインは、順次くり返し端子A1,A2,…,An＋１に接
続している。
第３図の安定化回路２は、MOSトランジスタＮ（Ｋ）
（Ｋ＝1,2,…mn）、外部からの入力端子V GOFF、制御回
路３からの入力端子C1,C2,…,Cmで構成される。安定化
回路２の安定化MOSトランジスタＮ（Ｋ）のゲートもブ
ロック毎に、順次端子C1,C2,…,Cmに接続している。ま
た、安定化MOSトランジスタＮのソースはすべて共通に
端子V GOFFに接続する。
（Ｋ＝1,2,…mn）、外部からの入力端子V GOFF、制御回
路３からの入力端子C1,C2,…,Cmで構成される。安定化
回路２の安定化MOSトランジスタＮ（Ｋ）のゲートもブ
ロック毎に、順次端子C1,C2,…,Cmに接続している。ま
た、安定化MOSトランジスタＮのソースはすべて共通に
端子V GOFFに接続する。
スイッチング回路１を第２図、安定化回路２を第３図
とした時の第１の実施例を示す回路を１本の走査電極G1
についてのみ描いた回路を第1A図に示す。これにより、
第１図乃至第３図の間の接続関係が具体的に理解される
であろう。
とした時の第１の実施例を示す回路を１本の走査電極G1
についてのみ描いた回路を第1A図に示す。これにより、
第１図乃至第３図の間の接続関係が具体的に理解される
であろう。
次に第１図に示した実施例の回路動作を第４図の動作
波形例を用いて第２図，第３図も参照しながら説明す
る。
波形例を用いて第２図，第３図も参照しながら説明す
る。
第４図に示した信号レベル“H",“L"は各端子につい
て相対的なものであり、端子によって異なる電圧振幅を
もつ場合もある。
て相対的なものであり、端子によって異なる電圧振幅を
もつ場合もある。
例えば、画面表示部にある画素毎の図示せざるトラン
ジスタのゲートが走査電極Ｇに接続され、また、該画素
毎のトランジスタのドレイン電圧が−11.5Vから＋1.5V
の間で変化すると仮定すると、画面表示する為に必要な
走査電極電圧は“H"レベルが＋5V、“L"レベルが−20V
である。
ジスタのゲートが走査電極Ｇに接続され、また、該画素
毎のトランジスタのドレイン電圧が−11.5Vから＋1.5V
の間で変化すると仮定すると、画面表示する為に必要な
走査電極電圧は“H"レベルが＋5V、“L"レベルが−20V
である。
ここで、スイッチング回路１の端子Ai及び端子Bjの電
圧振幅は走査電極Ｇの電圧振幅以上にする必要があり、
端子Bjに与える“H"レベルの電圧は端子Aiに与える“H"
レベル電圧以上にする必要がある。
圧振幅は走査電極Ｇの電圧振幅以上にする必要があり、
端子Bjに与える“H"レベルの電圧は端子Aiに与える“H"
レベル電圧以上にする必要がある。
例えば、走査電極Ｇを前記の電圧で走査すると仮定す
ると、端子Aiの“H"レベルを26V,“L"レベルを−20V,端
子Bjの“H"レベルを32V,“L"レベルを−20Vに設定する
とよい。なお、端子Ai,Bjに印加する電圧値は、要求さ
れる走査トランジスタの動作時間及び走査トランジスタ
Ｍの特性等に合わせて変える必要がある。
ると、端子Aiの“H"レベルを26V,“L"レベルを−20V,端
子Bjの“H"レベルを32V,“L"レベルを−20Vに設定する
とよい。なお、端子Ai,Bjに印加する電圧値は、要求さ
れる走査トランジスタの動作時間及び走査トランジスタ
Ｍの特性等に合わせて変える必要がある。
また、端子Aiの波形については、走査電極選択電圧を
“H"レベル、非選択電圧を“L"レベルとして示してあ
る。端子Bi,Ciの波形についてはそれぞれ走査用MOSトラ
ンジスタＭ（Ｋ），制御用MOSトランジスタＰ（ｊ）,Q
（ｊ），安定化MOSトランジスタ（Ｋ）がオン状態とな
るゲート電圧を“H"レベル、オフ状態となるゲート電圧
を“L"レベルとして示している。
“H"レベル、非選択電圧を“L"レベルとして示してあ
る。端子Bi,Ciの波形についてはそれぞれ走査用MOSトラ
ンジスタＭ（Ｋ），制御用MOSトランジスタＰ（ｊ）,Q
（ｊ），安定化MOSトランジスタ（Ｋ）がオン状態とな
るゲート電圧を“H"レベル、オフ状態となるゲート電圧
を“L"レベルとして示している。
初期状態において、端子B1,B2,…,Bmには“L"レベル
を供給し、全ての走査用MOSトランジスタＭ（Ｋ）をオ
フ状態にする。
を供給し、全ての走査用MOSトランジスタＭ（Ｋ）をオ
フ状態にする。
この時、制御用MOSトランジスタＱ（ｊ）もオフ状態
であるから制御用MOSトランジスタＰ（１）,P（２），
…,P（ｍ）は端子V ONに与えられる“H"レベル電位を端
子C1,C2,…,Cmに供給する。従って、全ての安定化MOSト
ランジスタＮ（１）,N（２），…,N（mn）はオン状態に
なり、端子V GOFFに与えられる走査電極非選択電位（第
４図では“L"レベルと表示）が走査電極線Ｇ（１）,G
（２），…,G（mn）に印加される。
であるから制御用MOSトランジスタＰ（１）,P（２），
…,P（ｍ）は端子V ONに与えられる“H"レベル電位を端
子C1,C2,…,Cmに供給する。従って、全ての安定化MOSト
ランジスタＮ（１）,N（２），…,N（mn）はオン状態に
なり、端子V GOFFに与えられる走査電極非選択電位（第
４図では“L"レベルと表示）が走査電極線Ｇ（１）,G
（２），…,G（mn）に印加される。
ここで、制御用MOSトランジスタＰ（ｊ）,Q（ｊ）及
び端子V OFFの入力電圧は、制御用MOSトランジスタＰ
（Ｋ）,Q（Ｋ）がオン状態の時に端子CKを“L"レベルに
する様に設定すると、次に端子B1に“H"レベルが入力さ
れると、第１ブロックのｎ個の走査用MOSトランジスタ
Ｍ（１）,M（２），…,M（ｎ）及び制御用MOSトランジ
スタＱ（１）がオン状態になり、端子C1は“L"レベルに
なるので安定化MOSトランジスタＮ（１）,N（２），…,
N（ｎ）はオフ状態になる。
び端子V OFFの入力電圧は、制御用MOSトランジスタＰ
（Ｋ）,Q（Ｋ）がオン状態の時に端子CKを“L"レベルに
する様に設定すると、次に端子B1に“H"レベルが入力さ
れると、第１ブロックのｎ個の走査用MOSトランジスタ
Ｍ（１）,M（２），…,M（ｎ）及び制御用MOSトランジ
スタＱ（１）がオン状態になり、端子C1は“L"レベルに
なるので安定化MOSトランジスタＮ（１）,N（２），…,
N（ｎ）はオフ状態になる。
この結果、端子A1,A2,…,Anに加えられる走査用信号
が第１ブロックのｎ本の走査電極線Ｇ（１）,G（２），
…,G（ｎ）に伝えられる。第１ブロック以外の走査電極
線Ｇ（ｎ＋１）,G（ｎ＋２），…,G（mn）は初期状態の
まま走査電極非選択電位（“L"レベル）を出力し続けて
いる。
が第１ブロックのｎ本の走査電極線Ｇ（１）,G（２），
…,G（ｎ）に伝えられる。第１ブロック以外の走査電極
線Ｇ（ｎ＋１）,G（ｎ＋２），…,G（mn）は初期状態の
まま走査電極非選択電位（“L"レベル）を出力し続けて
いる。
この時、端子A1,A2,…,Anに、第４図の波形例に示さ
れる様な順次走査信号が与えられると、オン状態にある
ｎ個の走査用MOSトランジスタＭ（１）,M（２），…,M
（ｎ）を通して、走査電極線Ｇ（１）,G（２），…,G
（ｎ）が順次選択状態となり、順次走査出力が得られ
る。
れる様な順次走査信号が与えられると、オン状態にある
ｎ個の走査用MOSトランジスタＭ（１）,M（２），…,M
（ｎ）を通して、走査電極線Ｇ（１）,G（２），…,G
（ｎ）が順次選択状態となり、順次走査出力が得られ
る。
次に、端子B1に“L"レベルを与えて、ｎ個の走査用MO
SトランジスタＭ（１）,M（２），…,M（ｎ）及び制御
用MOSトランジスタＱ（１）をオフ状態にし、安定化MOS
トランジスタＮ（１）,N（２），…,N（ｎ）をオン状態
にすると、再び端子B1に“H"レベルの信号が与えられる
まで、端子A1,A2,…,Anに与えられる信号にかかわらず
第１ブロックの走査電極線Ｇ（１）,G（２），…,G
（ｎ）は非選択電位に保たれる。
SトランジスタＭ（１）,M（２），…,M（ｎ）及び制御
用MOSトランジスタＱ（１）をオフ状態にし、安定化MOS
トランジスタＮ（１）,N（２），…,N（ｎ）をオン状態
にすると、再び端子B1に“H"レベルの信号が与えられる
まで、端子A1,A2,…,Anに与えられる信号にかかわらず
第１ブロックの走査電極線Ｇ（１）,G（２），…,G
（ｎ）は非選択電位に保たれる。
ここで端子A1,A2,…,An,An＋１には順次くり返される
選択信号を与え、初めに端子An＋１が“H"レベルになる
と同時もしくはやや早く端子B2に“H"レベルを与え、第
２ブロックの走査用MOSトランジスタＭ（ｎ＋１）,M
（ｎ＋２），…,M（2n）及び制御用MOSトランジスタＱ
（２）をオン状態にし、安定化MOSトランジスタＮ
（１）,N（２），…,N（2n）をオフ状態にする。
選択信号を与え、初めに端子An＋１が“H"レベルになる
と同時もしくはやや早く端子B2に“H"レベルを与え、第
２ブロックの走査用MOSトランジスタＭ（ｎ＋１）,M
（ｎ＋２），…,M（2n）及び制御用MOSトランジスタＱ
（２）をオン状態にし、安定化MOSトランジスタＮ
（１）,N（２），…,N（2n）をオフ状態にする。
この状態を走査電極Ｇ（2n）の電位が、走査電極選択
電位から非選択電位に立下るまで続けることにより、端
子An＋1,Al,…,An−１に印加される順次選択信号により
第２ブロックの走査電極Ｇ（ｎ＋１）,G（ｎ＋２），
…,G（2n）が順次選択される。以下第３ブロックでは端
子An,An＋1,Al,…,An−２に印加される順次選択信号に
より走査電極Ｇ（2n＋１）,G（2n＋２），…,G（3n）が
順次選択されるという様に、端子A1,A2,…,An＋１に順
次くり返し加えられる選択信号と、走査用MOSトランジ
スタＭ（Ｋ）をｎ個ずつのブロックとし、そのブロック
毎の端子B1,B2,…,Bmに順次印加する信号によって（ｍ
×ｎ）本の走査電極Ｇ（１）,G（２），…,G（mn）が走
査される。
電位から非選択電位に立下るまで続けることにより、端
子An＋1,Al,…,An−１に印加される順次選択信号により
第２ブロックの走査電極Ｇ（ｎ＋１）,G（ｎ＋２），
…,G（2n）が順次選択される。以下第３ブロックでは端
子An,An＋1,Al,…,An−２に印加される順次選択信号に
より走査電極Ｇ（2n＋１）,G（2n＋２），…,G（3n）が
順次選択されるという様に、端子A1,A2,…,An＋１に順
次くり返し加えられる選択信号と、走査用MOSトランジ
スタＭ（Ｋ）をｎ個ずつのブロックとし、そのブロック
毎の端子B1,B2,…,Bmに順次印加する信号によって（ｍ
×ｎ）本の走査電極Ｇ（１）,G（２），…,G（mn）が走
査される。
ここで、第Ｋ番目（Ｋ＝1,2,…,m）にある境界部の走
査電極Ｇ（ｎ（Ｋ−１）＋１）,G（Kn）と中央部の走査
電極Ｇ（ｎ（Ｋ−１）＋２），…,G（Kn−１）の電圧波
形を相似なものにするには、端子BKには走査電極Ｇ（ｎ
（Ｋ−１）＋１）が立上ってから走査電極Ｇ（Kn）が立
下るまで“H"レベルが印加されなければならない。この
時、走査電極Ｇ（ｎ（Ｋ−１）＋１）が２度立上ること
がない様にする為には端子Aiの数を増やしてやればよ
い。
査電極Ｇ（ｎ（Ｋ−１）＋１）,G（Kn）と中央部の走査
電極Ｇ（ｎ（Ｋ−１）＋２），…,G（Kn−１）の電圧波
形を相似なものにするには、端子BKには走査電極Ｇ（ｎ
（Ｋ−１）＋１）が立上ってから走査電極Ｇ（Kn）が立
下るまで“H"レベルが印加されなければならない。この
時、走査電極Ｇ（ｎ（Ｋ−１）＋１）が２度立上ること
がない様にする為には端子Aiの数を増やしてやればよ
い。
走査電極線Ｇ（Ｋ）（Ｋ＝1,2,…,mn）の立上り始め
より立下げ終えるまでの時間が端子Aiに与える信号のシ
フト幅の２倍,3倍，…,x倍であれば、端子Aiの数は（ｎ
＋１）個，（ｎ＋２）個，…，（ｎ＋ｘ−１）個とな
り、第１図の本発明の走査回路ではシフト幅の２倍まで
の走査回路である。
より立下げ終えるまでの時間が端子Aiに与える信号のシ
フト幅の２倍,3倍，…,x倍であれば、端子Aiの数は（ｎ
＋１）個，（ｎ＋２）個，…，（ｎ＋ｘ−１）個とな
り、第１図の本発明の走査回路ではシフト幅の２倍まで
の走査回路である。
この第１図の本発明の走査回路によれば（ｎ×ｍ）本
の走査電極線を｛ｍ＋（ｎ＋１）＋３｝本の外付回路と
の接続線数で走査できる。また、端子V GOFFと端子V OF
Fに与える電圧が同じならば｛ｍ＋（ｎ＋１）＋２｝本
の外付回路との接続線数でよい。
の走査電極線を｛ｍ＋（ｎ＋１）＋３｝本の外付回路と
の接続線数で走査できる。また、端子V GOFFと端子V OF
Fに与える電圧が同じならば｛ｍ＋（ｎ＋１）＋２｝本
の外付回路との接続線数でよい。
本発明の他の一実施例を第５図に示す。第１図，第２
図，第３図において示したのと同等の素子及び端子，回
路には同じ符号を付している。第１図の実施例と異なる
点は、端子Ｂに入力する信号を単に反転させていたイン
バータ回路である制御回路３に、端子Bjを“H"レベルに
する直前に選択される走査電極Ｇ（ｊ−１）ｎと、端子
Bjを“L"レベルにした直後に選択される走査電極Gjn＋
１の電圧とで安定化回路２を制御する信号のレベルを変
化させるスイッチング機能をもたせた点である。
図，第３図において示したのと同等の素子及び端子，回
路には同じ符号を付している。第１図の実施例と異なる
点は、端子Ｂに入力する信号を単に反転させていたイン
バータ回路である制御回路３に、端子Bjを“H"レベルに
する直前に選択される走査電極Ｇ（ｊ−１）ｎと、端子
Bjを“L"レベルにした直後に選択される走査電極Gjn＋
１の電圧とで安定化回路２を制御する信号のレベルを変
化させるスイッチング機能をもたせた点である。
第５図の実施例を第６図の動作波形例を用いて説明す
る。
る。
信号C1は、走査電極Ｇ（mn）が立上り始めると同時に
立下り始める。そして、端子B1に“H"レベルが入力され
ている間は信号C1は“L"レベルを保ち、端子B1に“L"レ
ベルが入力された後、走査電極Ｇ（ｎ＋１）の立上りで
信号C1も立上る。
立下り始める。そして、端子B1に“H"レベルが入力され
ている間は信号C1は“L"レベルを保ち、端子B1に“L"レ
ベルが入力された後、走査電極Ｇ（ｎ＋１）の立上りで
信号C1も立上る。
次の第２ブロックでは、端子B2に“H"レベルが入力さ
れる前に立上る走査電極Gnによって信号C2は立下げら
れ、端子B2に“L"レベルが入力された後、走査電極Ｇ
（2n＋１）によって信号C2は立上がり始める。
れる前に立上る走査電極Gnによって信号C2は立下げら
れ、端子B2に“L"レベルが入力された後、走査電極Ｇ
（2n＋１）によって信号C2は立上がり始める。
第１図の実施例では常に制御用MOSトランジスタＰ
（ｊ）に常にバイアス電流を流していたのに比べ、第５
図の実施例では電流が流れるのはスイッチング時のみで
あり低消費電力となる。また、外付回路との接続線数は
第１図のそれと同じである。
（ｊ）に常にバイアス電流を流していたのに比べ、第５
図の実施例では電流が流れるのはスイッチング時のみで
あり低消費電力となる。また、外付回路との接続線数は
第１図のそれと同じである。
第７図は、本発明の他の一実施例を示す回路図であ
る。第５図の実施例と異なる点は、第５図で制御用MOS
トランジスタＱ（ｊ）が接続している走査用MOSトラン
ジスタＭ（Ｋ）と同じタイミングでスイッチング動作す
るMOSトランジスタＲ（ｊ）を新たに設け、第５図では
走査電極Ｇ（Ｋ）の電圧変化でスイッチングしていた制
御用MOSトランジスタＱ（ｉ）を、新たに設けたMOSトラ
ンジスタＲ（ｉ）の出力電圧変化でスイッチングするよ
うにしている点である。第７図の動作タイミングは第５
図のそれと同じであり第６図に示す通りである。
る。第５図の実施例と異なる点は、第５図で制御用MOS
トランジスタＱ（ｊ）が接続している走査用MOSトラン
ジスタＭ（Ｋ）と同じタイミングでスイッチング動作す
るMOSトランジスタＲ（ｊ）を新たに設け、第５図では
走査電極Ｇ（Ｋ）の電圧変化でスイッチングしていた制
御用MOSトランジスタＱ（ｉ）を、新たに設けたMOSトラ
ンジスタＲ（ｉ）の出力電圧変化でスイッチングするよ
うにしている点である。第７図の動作タイミングは第５
図のそれと同じであり第６図に示す通りである。
第７図の実施例では、第５図の実施例のように走査電
極により負荷が異なることがない為、すべての走査電極
Ｇ（Ｋ）で相似な電圧波形が得られることになる。
極により負荷が異なることがない為、すべての走査電極
Ｇ（Ｋ）で相似な電圧波形が得られることになる。
第８図は、本発明の他の実施例の要部としての、走査
のためのスイッチング回路を示す回路図である。
のためのスイッチング回路を示す回路図である。
第２図に示したスイッチング回路と異なる点は、第２
図で外付回路で端子Aiに与えた信号を、第８図では、MO
SトランジスタＳ（１）,S（２），…,S（（ｉ＋１）
（ｊ＋１））と端子X1,X2,…,Xi＋１及び端子Y1,Y2,…,
Yj＋１から入力する信号で形成している点にある。
図で外付回路で端子Aiに与えた信号を、第８図では、MO
SトランジスタＳ（１）,S（２），…,S（（ｉ＋１）
（ｊ＋１））と端子X1,X2,…,Xi＋１及び端子Y1,Y2,…,
Yj＋１から入力する信号で形成している点にある。
第９図に、第８図の動作波形例を示す。走査電極Ｇ
（１）,G（２），…,G（mn）のうち、端子X,Y,Bのすべ
てがＨレベルである走査電極が選択される。
（１）,G（２），…,G（mn）のうち、端子X,Y,Bのすべ
てがＨレベルである走査電極が選択される。
第10図は、本発明の更に他の実施例の要部としての制
御回路と安定化回路の１部を示す回路図である。
御回路と安定化回路の１部を示す回路図である。
第１図の制御回路３及び第３図の安定化回路２と異な
る点は、第８図に示したそれと同じ端子Y1,Y2,…,Yj＋
１に制御回路のMOSトランジスタＱ′（１）,Q′
（２），…,Q′（ｊ＋１）のゲートを接続し、MOSトラ
ンジスタＱ′（１）,Q′（２），…,Q′（ｊ＋１）の出
力は、第８図において端子Y1,Y2,…,Yj＋１それぞれに
印加される信号に制御される走査電極に接続されている
安定化トランジスタのゲートをまとめて、それに共通に
出力されるようにした点である。例えば、第10図では、
MOSトランジスタＱ′（１）の出力は、走査電極G1,G2,
…,Gi,Gi×（ｊ＋１）＋1,…,Gi×（ｊ＋２），…,G
（ｍ−１）×ｉ×ｊに接続されている安定化トランジス
タＮ（１）,N（２），…,N（ｉ）,N（ｉ×（ｊ＋１）＋
１），…,N（ｉ×（ｊ＋２）），…,N（（ｍ−１）×ｉ
×ｊ）のゲートに接続する。
る点は、第８図に示したそれと同じ端子Y1,Y2,…,Yj＋
１に制御回路のMOSトランジスタＱ′（１）,Q′
（２），…,Q′（ｊ＋１）のゲートを接続し、MOSトラ
ンジスタＱ′（１）,Q′（２），…,Q′（ｊ＋１）の出
力は、第８図において端子Y1,Y2,…,Yj＋１それぞれに
印加される信号に制御される走査電極に接続されている
安定化トランジスタのゲートをまとめて、それに共通に
出力されるようにした点である。例えば、第10図では、
MOSトランジスタＱ′（１）の出力は、走査電極G1,G2,
…,Gi,Gi×（ｊ＋１）＋1,…,Gi×（ｊ＋２），…,G
（ｍ−１）×ｉ×ｊに接続されている安定化トランジス
タＮ（１）,N（２），…,N（ｉ）,N（ｉ×（ｊ＋１）＋
１），…,N（ｉ×（ｊ＋２）），…,N（（ｍ−１）×ｉ
×ｊ）のゲートに接続する。
第10図の制御回路と安定化回路とにより、第８図のス
イッチング回路の端子Y1,Y2,…,Yj＋１の信号が“L"レ
ベルである走査電極を安定化できる。
イッチング回路の端子Y1,Y2,…,Yj＋１の信号が“L"レ
ベルである走査電極を安定化できる。
第11図に、第８図のスイッチング回路、第10図の制御
回路及び安定化回路、第１図の制御回路３と安定化回路
（詳しくは第３図に示した安定化回路）２で構成した本
発明の実施例としての走査回路のブロック図を示す。
回路及び安定化回路、第１図の制御回路３と安定化回路
（詳しくは第３図に示した安定化回路）２で構成した本
発明の実施例としての走査回路のブロック図を示す。
第11図の走査回路では、制御回路及び安定化回路は２
系統ずつ必要になりパネルに内蔵する回路規模は大きく
なるが、｛ｍ＋（ｉ＋１）＋（ｊ＋１）＋３｝個の駆動
端子で（ｍ×ｉ×ｊ）本の走査電極を走査でき、外付駆
動回路とパネルとの接続線数を大幅に低減できる。
系統ずつ必要になりパネルに内蔵する回路規模は大きく
なるが、｛ｍ＋（ｉ＋１）＋（ｊ＋１）＋３｝個の駆動
端子で（ｍ×ｉ×ｊ）本の走査電極を走査でき、外付駆
動回路とパネルとの接続線数を大幅に低減できる。
第12図は本発明にかかる走査回路を内蔵した表示パネ
ルを示す説明図である。８は表示パネル、７は本発明に
かかる第１図，第５図，第７図及び第11図のいずれかに
示す走査回路であり、９はアクティブマトリクス方式の
表示部である。
ルを示す説明図である。８は表示パネル、７は本発明に
かかる第１図，第５図，第７図及び第11図のいずれかに
示す走査回路であり、９はアクティブマトリクス方式の
表示部である。
第13図は、第12図の表示パネル９を用いた表示装置を
示すブロック図である。11は水平走査回路であり、10は
シフトレジスタ及びラッチ等で構成される走査回路７に
印加する信号を形成する駆動回路、12はクロック源、で
ある。
示すブロック図である。11は水平走査回路であり、10は
シフトレジスタ及びラッチ等で構成される走査回路７に
印加する信号を形成する駆動回路、12はクロック源、で
ある。
第14図，第15図及び第16図は、本発明にかかる走査回
路７を含む表示装置24を用いた応用例である。
路７を含む表示装置24を用いた応用例である。
第14図はテレビ受像機であり、アンテナ13,チューナI
F回路14,音声処理回路15,原色デコーダ16,同期分離回路
17,ガンマ補正回路18及び表示装置24で構成されてい
る。その動作の説明については通常のテレビと同様のた
め省略する。
F回路14,音声処理回路15,原色デコーダ16,同期分離回路
17,ガンマ補正回路18及び表示装置24で構成されてい
る。その動作の説明については通常のテレビと同様のた
め省略する。
第15図は再生機能をもった装置のディスプレイとして
表示装置24を用いた応用例である。第14図と異なる点
は、アンテナ13で受信したテレビ信号を用いず、再生機
能をもったVTR又はVDPなどの装置からのビデオ信号を用
いる点である。
表示装置24を用いた応用例である。第14図と異なる点
は、アンテナ13で受信したテレビ信号を用いず、再生機
能をもったVTR又はVDPなどの装置からのビデオ信号を用
いる点である。
第16図は表示装置24を、ビデオカメラのビューファイ
ンダとして用いた応用例である。20はカメラの制御回
路、21は撮像素子、22は信号処理回路を示しており、入
力する映像信号の切換えをスイッチ23で行なっている。
第16図の実施例の説明は周知のビデオカメラと同様のた
め省略する。
ンダとして用いた応用例である。20はカメラの制御回
路、21は撮像素子、22は信号処理回路を示しており、入
力する映像信号の切換えをスイッチ23で行なっている。
第16図の実施例の説明は周知のビデオカメラと同様のた
め省略する。
本発明によれば、アクティブマトリクス基板と外付駆
動回路間の接続線数を低減させるためのマトリクススイ
ッチをブロック毎に駆動し、かつ、ブロックが非選択的
に走査電極を安定化するトランジスタをもつ方式による
走査回路をアクティブマトリクス基板に内蔵する方式に
おいて、安定化トランジスタの制御信号を内部で形成す
るので外付回路との接続線数が低減できるので、製造上
の歩留り向上の効果がある。さらに、外付駆動回路の規
模縮少もできる。
動回路間の接続線数を低減させるためのマトリクススイ
ッチをブロック毎に駆動し、かつ、ブロックが非選択的
に走査電極を安定化するトランジスタをもつ方式による
走査回路をアクティブマトリクス基板に内蔵する方式に
おいて、安定化トランジスタの制御信号を内部で形成す
るので外付回路との接続線数が低減できるので、製造上
の歩留り向上の効果がある。さらに、外付駆動回路の規
模縮少もできる。
第１図は本発明の一実施例としての走査回路を一部ブロ
ック図で示した回路図、第1A図は第１図におけるブロッ
ク部分も具体的に示した部分回路図、第２図は第１図に
おけるスイッチング回路の詳細を示す回路図、第３図は
第１図における安定化回路の詳細を示す回路図、第４図
は第１図に示した実施例の動作波形図、第５図は本発明
の他の実施例としての走査回路を示す回路図、第６図は
その動作波形図、第７図は本発明の別の実施例としての
走査回路を示す回路図、第８図は本発明の更に他の実施
例の要部を示す回路図、第９図はその動作波形図、第10
図は本発明の更に別の実施例の要部を示す回路図、第11
図は本発明のなお更に別の実施例を示すブロック図、第
12図は本発明に係る走査回路を採り入れた表示パネルの
説明図、第13図は本発明に係る走査回路を採り入れた表
示装置の説明図、第14図乃至第16図はそれぞれ本発明に
かかる走査回路を採り入れたマトリクス表示装置を使用
する具体的な機器の例を示したブロック図、第17図は走
査回路の従来例を示す回路図、である。 符号の説明 Ｍ（１）,M（２）〜Ｍ（nm）、Ｎ（１）,N（２）〜Ｎ
（mn）、Ｐ（１）,P2）〜Ｐ（ｍ）、Ｑ（１）,Q
（２），〜Ｑ（ｍ）、Ｒ（１）,R（２）〜Ｒ（ｍ）、
Ｐ′（１）,P′（２）〜Ｐ′（ｍ）、Ｑ′（１）,Q′
（２）〜Ｑ′（ｍ）…MOSトランジスタ、Ｇ（１）,G
（２）〜Ｇ（mn）…走査電極
ック図で示した回路図、第1A図は第１図におけるブロッ
ク部分も具体的に示した部分回路図、第２図は第１図に
おけるスイッチング回路の詳細を示す回路図、第３図は
第１図における安定化回路の詳細を示す回路図、第４図
は第１図に示した実施例の動作波形図、第５図は本発明
の他の実施例としての走査回路を示す回路図、第６図は
その動作波形図、第７図は本発明の別の実施例としての
走査回路を示す回路図、第８図は本発明の更に他の実施
例の要部を示す回路図、第９図はその動作波形図、第10
図は本発明の更に別の実施例の要部を示す回路図、第11
図は本発明のなお更に別の実施例を示すブロック図、第
12図は本発明に係る走査回路を採り入れた表示パネルの
説明図、第13図は本発明に係る走査回路を採り入れた表
示装置の説明図、第14図乃至第16図はそれぞれ本発明に
かかる走査回路を採り入れたマトリクス表示装置を使用
する具体的な機器の例を示したブロック図、第17図は走
査回路の従来例を示す回路図、である。 符号の説明 Ｍ（１）,M（２）〜Ｍ（nm）、Ｎ（１）,N（２）〜Ｎ
（mn）、Ｐ（１）,P2）〜Ｐ（ｍ）、Ｑ（１）,Q
（２），〜Ｑ（ｍ）、Ｒ（１）,R（２）〜Ｒ（ｍ）、
Ｐ′（１）,P′（２）〜Ｐ′（ｍ）、Ｑ′（１）,Q′
（２）〜Ｑ′（ｍ）…MOSトランジスタ、Ｇ（１）,G
（２）〜Ｇ（mn）…走査電極
Claims (5)
- 【請求項１】横列の走査電極と縦列の信号電極との各交
点にマトリクス状に配置された表示素子を走査するマト
リクス表示装置の走査回路において、 横第１列から第ｎ列までｎ個の走査電極をまとめて第１
ブロックとし、横第〔ｎ×（ｍ−１）＋１〕列から第
（ｎ×ｍ）列の第ｍブロックに至るまで、全表示素子の
走査電極をｍ個のブロックにまとめ、前記各ブロック毎
に、下記（イ）乃至（ニ）の要素を具備して成ることを
特徴とするマトリクス表示装置の走査回路（但しm,nは
それぞれ整数）。 記 （イ）当該ブロックに属するｎ個の走査電極のそれぞれ
に、それぞれのドレインが接続され、それぞれのソース
は全ブロックに共通の第１の選択信号群（A1〜An＋１）
に接続され、それぞれのゲートはまとめて各ブロックに
固有の第２の選択信号Bi（但し ｉ＝１〜ｎ）に接続さ
れた第１群のｎ個のスイッチ用トランジスタ（例えばＭ
（１）〜Ｍ（ｎ））、 （ロ）当該ブロックに属するｎ個の走査電極のそれぞれ
に、それぞれのドレインが接続され、それぞれのソース
は全ブロックに共通の第１の駆動電位V GOFFに接続さ
れ、それぞれのゲートはまとめて各ブロックに固有の制
御信号端子Ci（但しｉ＝１〜ｎ）に接続された第２群の
ｎ個のスイッチ用トランジスタ（例えばＮ（１）〜Ｎ
（ｎ））、 （ハ）当該ブロックに属する前記制御信号端子Ciにその
ドレインが接続され、そのソースは第２の駆動電位V OF
Fに接続され、そのゲートは、当該ブロックより一つ前
のブロックに属した前記第１群のｎ個のスイッチ用トラ
ンジスタ（例えばＭ（１）〜Ｍ（ｎ））の中の最後のト
ランジスタ（例えばＭ（ｎ））のドレインに接続された
第３のトランジスタ（例えばＰ（２））、及び （ニ）当該ブロックに属する前記制御信号端子Ciにその
ソースが接続され、そのドレインは第３の駆動電位V ON
に接続され、そのゲートは、当該ブロックより一つ後の
ブロックに属した前記第１群のｎ個のスイッチ用トラン
ジスタ（例えばＭ（2n＋１）〜Ｍ（3n））の中の最初の
トランジスタ（例えばＭ（2n＋１）のドレインに接続さ
れた第４のトランジスタ（例えばＱ（２））。 - 【請求項２】横列の走査電極と縦列の信号電極との各交
点にマトリクス状に配置された表示素子を走査するマト
リクス表示装置の走査回路において、 横第１列から第ｎ列までｎ個の走査電極をまとめて第１
ブロックとし、横第〔ｎ×（ｍ−１）＋１〕列から第
（ｎ×ｍ）列の第ｍブロックに至るまで、全表示素子の
走査電極をｍ個のブロックにまとめ、前記各ブロック毎
に、下記（イ）乃至（ヘ）の要素を具備して成ることを
特徴とするマトリクス表示装置の走査回路（但しm,nは
それぞれ整数）。 記 （イ）当該ブロックに属するｎ個の走査電極のそれぞれ
に、それぞれのドレインが接続され、それぞれのソース
は全ブロックに共通の第１の選択信号群（A1〜An＋１）
に接続され、それぞれのゲートはまとめて各ブロックに
固有の第２の選択信号Bi（但し ｉ＝１〜ｎ）に接続さ
れた第１群のｎ個のスイッチ用トランジスタ（例えばＭ
（１）〜Ｍ（ｎ））、 （ロ）当該ブロックに属するｎ個の走査電極のそれぞれ
に、それぞれのドレインが接続され、それぞれのソース
は全ブロックに共通の第１の駆動電位V GOFFに接続さ
れ、それぞれのゲートはまとめて各ブロックに固有の制
御信号端子Ci（但しｉ＝１〜ｎ）に接続された第２群の
ｎ個のスイッチ用トランジスタ（例えばＮ（１）〜Ｎ
（ｎ））、 （ハ）当該ブロックに属する前記制御信号端子Ciにその
ドレインが接続され、そのソースは第２の駆動電位V OF
Fに接続された第３のトランジスタ（例えばＰ
（１））、 （ニ）当該ブロックに属する前記制御信号端子Ciにその
ソースが接続され、そのドレインは第３の駆動電位V ON
に接続された第４のトランジスタ（例えばＱ（１））、 （ホ）そのソースが前記第３のトランジスタ（例えばＰ
（１））のゲートに接続され、そのドレインが前記第１
の選択信号群（A1〜An＋１）の中の一つに接続され、そ
のゲートが当該ブロックより一つ前のブロックに対応す
る第２の選択信号（例えばBm）に接続された第５のトラ
ンジスタ（例えばＲ（１））、及び （ヘ）そのドレインが前記第４のトランジスタ（例えば
Ｑ（１））のゲートに接続され、そのソースが前記第５
のトランジスタ（例えばＲ（１））のドレインに接続さ
れ、そのゲートが当該ブロックより一つ後のブロックに
対応する第２の選択信号（例えばB1）に接続された第６
のトランジスタ（Ｒ′（１））。 - 【請求項３】請求項１又は２に記載のマトリクス表示装
置の走査回路において、前記（イ）における第１の選択
信号群（A1〜An＋１）が、ｉ個ずつからなる複数グルー
プに分割され、各グループ毎に該グループを構成するｉ
個のスイッチ用トランジスタ（例えばＳ（１）〜Ｓ
（ｉ））のドレインから該ｉ個の選択信号が供給され、
前記ｉ個のスイッチ用トランジスタの各ソースは各グル
ープ共通に第３の選択信号（X1〜Xi＋１）に接続され、
前記ｉ個のスイッチ用トランジスタの各ゲートは、各グ
ループ毎にまとめて各グループ対応の固有の第４の選択
信号（Y1〜Yj＋１）に接続されたことを特徴とするマト
リクス表示装置の走査回路（但し、ｉは整数）。 - 【請求項４】請求項３に記載のマトリクス表示装置の走
査回路において、前記（ロ）に記載の第２群のｎ個のス
イッチ用トランジスタが、前記第４の選択信号（Y1〜Yj
＋１）の各々により制御される走査電極に接続されたス
イッチ用トランジスタから成ることを特徴とするマトリ
クス表示装置の走査回路。 - 【請求項５】請求項1,2,3又は４に記載のマトリクス表
示装置の走査回路において、前記各トランジスタが、マ
トリクス表示装置を構成する画像表示部の画素を構成す
るトランジスタと同一のプロセスで形成されることを特
徴とするマトリクス表示装置の走査回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165474A JP2680131B2 (ja) | 1989-06-29 | 1989-06-29 | マトリクス表示装置の走査回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165474A JP2680131B2 (ja) | 1989-06-29 | 1989-06-29 | マトリクス表示装置の走査回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0331893A JPH0331893A (ja) | 1991-02-12 |
| JP2680131B2 true JP2680131B2 (ja) | 1997-11-19 |
Family
ID=15813098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165474A Expired - Lifetime JP2680131B2 (ja) | 1989-06-29 | 1989-06-29 | マトリクス表示装置の走査回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680131B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040239655A1 (en) * | 2001-12-27 | 2004-12-02 | Kunihiko Tani | Display drive control system |
| JP5324174B2 (ja) * | 2008-09-26 | 2013-10-23 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP5328555B2 (ja) * | 2009-08-10 | 2013-10-30 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2013179537A1 (ja) | 2012-05-28 | 2013-12-05 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
| WO2015075844A1 (ja) | 2013-11-20 | 2015-05-28 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| WO2015075845A1 (ja) * | 2013-11-21 | 2015-05-28 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215599A (ja) * | 1985-07-15 | 1987-01-23 | 株式会社日立製作所 | アクチブマトリクス方式表示装置の走査回路 |
-
1989
- 1989-06-29 JP JP1165474A patent/JP2680131B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0331893A (ja) | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8411027B2 (en) | Image display apparatus | |
| US5648790A (en) | Display scanning circuit | |
| US8614701B2 (en) | Scan signal line driver circuit, display device, and method of driving scan signal lines | |
| US6456301B1 (en) | Temporal light modulation technique and apparatus | |
| JP3418074B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2820336B2 (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| JP2005338758A (ja) | シフトレジスタ及び液晶表示装置 | |
| CN115881017B (zh) | 一种显示面板及显示装置 | |
| US20030052851A1 (en) | Display driving apparatus and liquid crystal display apparatus using same | |
| WO2015163305A1 (ja) | アクティブマトリクス基板、及びそれを備えた表示装置 | |
| WO2015163306A1 (ja) | アクティブマトリクス基板、及びそれを備えた表示装置 | |
| US7215308B2 (en) | Display drive method, display element, and display | |
| JP2680131B2 (ja) | マトリクス表示装置の走査回路 | |
| JP2005043829A (ja) | フラットディスプレイ用ドライバー及び画面表示方法 | |
| EP0406022B1 (en) | Display apparatus | |
| KR20000023433A (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP3202345B2 (ja) | 液晶表示装置 | |
| JP2002169518A (ja) | 液晶表示装置 | |
| JPH01267694A (ja) | アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JPH08304773A (ja) | マトリクス型液晶表示装置 | |
| US5642126A (en) | Driving circuit for driving a display apparatus and a method for the same | |
| JPH06337655A (ja) | 液晶駆動回路 | |
| JPH0430683A (ja) | 液晶表示装置 |