JPH0244166B2 - - Google Patents
Info
- Publication number
- JPH0244166B2 JPH0244166B2 JP56182110A JP18211081A JPH0244166B2 JP H0244166 B2 JPH0244166 B2 JP H0244166B2 JP 56182110 A JP56182110 A JP 56182110A JP 18211081 A JP18211081 A JP 18211081A JP H0244166 B2 JPH0244166 B2 JP H0244166B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- distortion
- diode
- variable
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、制御電圧等の利得制御信号に応じ
て利得が直線的に変化させる利得制御増幅器に関
する。
て利得が直線的に変化させる利得制御増幅器に関
する。
この種の利得制御増幅器は、その目的が利得を
変化させることにある関係上、通常無帰還構成が
とられている。このためこの種の利得制御増幅器
は一般に極めて歪が大きいという欠点を有してお
り（例えば全高調波歪は0.1％程度である）、した
がつて高忠実度が要求されるオーデイオ分野等に
おいては、電子ボリユーム等として使用すること
は不適当であつた。
変化させることにある関係上、通常無帰還構成が
とられている。このためこの種の利得制御増幅器
は一般に極めて歪が大きいという欠点を有してお
り（例えば全高調波歪は0.1％程度である）、した
がつて高忠実度が要求されるオーデイオ分野等に
おいては、電子ボリユーム等として使用すること
は不適当であつた。
この発明は上述した事情に鑑みてなされたもの
で、その目的とするところは無帰還構成でありな
がら極めて歪が小さく、したがつてオーデイオ機
器用の電子ボリユームとしても使用し得る利得制
御増幅器を提供することにある。この目的を達成
させるためにこの発明による利得制御増幅器は、
差動構成されたトランジスタと、これらのトラン
ジスタの共通エミツタ電流を利得制御信号に応じ
て変化させる可変電流源とを有してなる可変利得
増幅部と、前記差動構成されたトランジスタの両
ベース間に印加する入力信号の経路に電流方向を
互いに逆にすると共に並列に介挿された少なくと
も１対の半導体整流素子、および電源と前記対の
半導体整流素子のそれぞれの信号入力側との間に
それぞれ介挿される直流バイアス調整回路を有し
てなる歪打消し回路とを具備し、前記差動構成さ
れたトランジスタのコレクタ側から出力を取り出
すように構成したことを特徴としている。
で、その目的とするところは無帰還構成でありな
がら極めて歪が小さく、したがつてオーデイオ機
器用の電子ボリユームとしても使用し得る利得制
御増幅器を提供することにある。この目的を達成
させるためにこの発明による利得制御増幅器は、
差動構成されたトランジスタと、これらのトラン
ジスタの共通エミツタ電流を利得制御信号に応じ
て変化させる可変電流源とを有してなる可変利得
増幅部と、前記差動構成されたトランジスタの両
ベース間に印加する入力信号の経路に電流方向を
互いに逆にすると共に並列に介挿された少なくと
も１対の半導体整流素子、および電源と前記対の
半導体整流素子のそれぞれの信号入力側との間に
それぞれ介挿される直流バイアス調整回路を有し
てなる歪打消し回路とを具備し、前記差動構成さ
れたトランジスタのコレクタ側から出力を取り出
すように構成したことを特徴としている。
そして、このように構成することによつて、可
変利得増幅器において発生する歪を歪打消し回路
が発生する歪によつて相殺することができ、低歪
な利得制御増幅器が実現される。また、上記半導
体整流素子の各々の特性がばらついた場合でも、
各々対応した直流バイアス調整回路によつて各半
導体整流素子のバイアスを調整することができる
ので、正負どちらの極性の信号が入力された場合
でも、歪が打消されるように調整することができ
る。
変利得増幅器において発生する歪を歪打消し回路
が発生する歪によつて相殺することができ、低歪
な利得制御増幅器が実現される。また、上記半導
体整流素子の各々の特性がばらついた場合でも、
各々対応した直流バイアス調整回路によつて各半
導体整流素子のバイアスを調整することができる
ので、正負どちらの極性の信号が入力された場合
でも、歪が打消されるように調整することができ
る。
以下、この発明の実施例を図面を参照して詳細
に説明する。第１図は、この発明による利得制御
増幅器の基本構成を、入力信号が正である場合に
ついて示した回路図でである。この図において、
符号１は可変利得増幅部を示し、また符号２は歪
打消し回路を示している。可変利得増幅部１にお
いて、３，４は差動構成されたトランジスタであ
り、共にNPNトランジスタからなる。これらの
トランジスタ３，４の両エミツタは共通接続され
ると共に、可変電流源５を介して負電源端子６
（電源電圧は−Vcc）に接続されている。この可
変電流源５の電流I0は、制御入力端子５ａに印加
さる制御電圧Vc（利得制御信号）に比例して変化
するようになつている。トランジスタ３のコレク
タは、演算増幅器７の反転入力端子に接続される
と共に、抵抗８を介して正電源端子９（電源電圧
は＋Vcc）に接続されている。トランジスタ４の
ベースは抵抗１０を介して接地され、同トランジ
スタ４のコレクタは演算増幅器７の非反転入力端
子に接続されると共に、抵抗１１を介して正電源
端子９に接続されている。演算増幅器７の非反転
入力端子は抵抗１２を介して接地され、同演算増
幅器７の出力端子は、信号出力端子１３に接続さ
れると共に、帰還抵抗１４を介して同演算増幅器
７の反転入力端子に接続されている。
に説明する。第１図は、この発明による利得制御
増幅器の基本構成を、入力信号が正である場合に
ついて示した回路図でである。この図において、
符号１は可変利得増幅部を示し、また符号２は歪
打消し回路を示している。可変利得増幅部１にお
いて、３，４は差動構成されたトランジスタであ
り、共にNPNトランジスタからなる。これらの
トランジスタ３，４の両エミツタは共通接続され
ると共に、可変電流源５を介して負電源端子６
（電源電圧は−Vcc）に接続されている。この可
変電流源５の電流I0は、制御入力端子５ａに印加
さる制御電圧Vc（利得制御信号）に比例して変化
するようになつている。トランジスタ３のコレク
タは、演算増幅器７の反転入力端子に接続される
と共に、抵抗８を介して正電源端子９（電源電圧
は＋Vcc）に接続されている。トランジスタ４の
ベースは抵抗１０を介して接地され、同トランジ
スタ４のコレクタは演算増幅器７の非反転入力端
子に接続されると共に、抵抗１１を介して正電源
端子９に接続されている。演算増幅器７の非反転
入力端子は抵抗１２を介して接地され、同演算増
幅器７の出力端子は、信号出力端子１３に接続さ
れると共に、帰還抵抗１４を介して同演算増幅器
７の反転入力端子に接続されている。
また、歪消し回路２において、１４はダイオー
ド（半導体整流素子）であり、このダイオード１
４のアノードは信号入力端子１５に接続され、同
ダイオード１４のカソード１４のカソードは抵抗
１６，１７を順次介して接地されている。そして
抵抗１６，１７の接続点は前記トランジスタ３の
ベースに接続されている。
ド（半導体整流素子）であり、このダイオード１
４のアノードは信号入力端子１５に接続され、同
ダイオード１４のカソード１４のカソードは抵抗
１６，１７を順次介して接地されている。そして
抵抗１６，１７の接続点は前記トランジスタ３の
ベースに接続されている。
次に、以上の構成になるこの利得制御増幅器の
動作を説明する。
動作を説明する。
まず、可変利得増幅部１の動作から説明する。
今歪打消し回路２における抵抗１６，１７の接続
点からトランジスタ３のベースに供給される信号
の電圧をVa、信号出力端子１３に得られる出力
信号の電圧をV0とする。ここで、制御電圧Vcが
ある一定の値であり、したがつて電流I0が一定で
ある場合を考えると、電圧V0の電圧Vaに対する
変化率、すなわち可変利得増幅部１の利得G1（こ
こでG1＝V0／Va）の特性曲線は、第２図の実線ａ のようになる。すなわちこの場合、可変利得増幅
部１の利得G1は、トランジスタ３，４の各ベー
スエミツタ間電圧の作用により、電圧Vaが増加
するに従がい減少するような非線形特性を示す。
そして、制御電圧Vcを変化させた場合は、電流
I0が変化するから、利得G1は前記非線形特性を持
つたまま、第２図の破線ｂ（電圧Vcが増加した場
合）あるいは破線ｃ（電圧Vcが減少した場合）の
ように、制御電圧Vcに応じて直線的に変化する。
今歪打消し回路２における抵抗１６，１７の接続
点からトランジスタ３のベースに供給される信号
の電圧をVa、信号出力端子１３に得られる出力
信号の電圧をV0とする。ここで、制御電圧Vcが
ある一定の値であり、したがつて電流I0が一定で
ある場合を考えると、電圧V0の電圧Vaに対する
変化率、すなわち可変利得増幅部１の利得G1（こ
こでG1＝V0／Va）の特性曲線は、第２図の実線ａ のようになる。すなわちこの場合、可変利得増幅
部１の利得G1は、トランジスタ３，４の各ベー
スエミツタ間電圧の作用により、電圧Vaが増加
するに従がい減少するような非線形特性を示す。
そして、制御電圧Vcを変化させた場合は、電流
I0が変化するから、利得G1は前記非線形特性を持
つたまま、第２図の破線ｂ（電圧Vcが増加した場
合）あるいは破線ｃ（電圧Vcが減少した場合）の
ように、制御電圧Vcに応じて直線的に変化する。
次に、歪打消し回路２において、ダイオード１
４の順方向抵抗Rdは第３図に示すように、同ダ
イオード１４の順方向電圧Vdが増加すると減少
するから、電圧Vaの入力信号の電圧Viに対する
変化率、すなわち歪打消し回路２の利得G2（ここ
でG2＝Va／Vi）の特性曲線は、第４図に示すよう になる。すなわちこの場合、歪打消し回路２の利
得G2は、ダイオード１４の作用により、電圧Vi
が増加するに従がい増加するような非線形特性を
示し、しかもこの非線形特性は、前述した可変利
得増幅部１における利得G1の非線形特性とは逆
関係となる。
４の順方向抵抗Rdは第３図に示すように、同ダ
イオード１４の順方向電圧Vdが増加すると減少
するから、電圧Vaの入力信号の電圧Viに対する
変化率、すなわち歪打消し回路２の利得G2（ここ
でG2＝Va／Vi）の特性曲線は、第４図に示すよう になる。すなわちこの場合、歪打消し回路２の利
得G2は、ダイオード１４の作用により、電圧Vi
が増加するに従がい増加するような非線形特性を
示し、しかもこの非線形特性は、前述した可変利
得増幅部１における利得G1の非線形特性とは逆
関係となる。
以上の結果、利得G1と利得G2との積として表
されるこの利得制御増幅器の全体の利得Ｇ（ここ
でＧ＝V0／Vi）は、利得G1の非線形さと、利得G2の 非線形さが相殺されて、略線形となる。このよう
に、この第１図に示す基本構成によれば、無帰還
構成でありながら、歪が極めて小さい利得制御増
幅器を実現することができる。
されるこの利得制御増幅器の全体の利得Ｇ（ここ
でＧ＝V0／Vi）は、利得G1の非線形さと、利得G2の 非線形さが相殺されて、略線形となる。このよう
に、この第１図に示す基本構成によれば、無帰還
構成でありながら、歪が極めて小さい利得制御増
幅器を実現することができる。
次に、この基本構成に基づく、具体回路を第５
図に示す。なお、この図において第１図の各部に
対応する部分には同一の符号が付されている。
図に示す。なお、この図において第１図の各部に
対応する部分には同一の符号が付されている。
第５図における歪打消し回路２において、信号
入力端子１５と抵抗１６との間には、直流阻止用
のコンデンサ１８ａとダイオード１４ａとが同ダ
イオード１４ａのカソードを抵抗１６側にして順
次直列に介挿され、またこれと並列的に、直流阻
止用のコンデンサ１８ｂとダイオード１４ｂとが
同ダイオード１４ｂのアノードを抵抗１６側にし
て順次直列に介挿されている。コンデンサ１８ａ
とダイオード１４ａとの接続点は、抵抗１９ａ、
可変抵抗器２０ａを順次介して正電源端子９に接
続され、ダイオード１４ａに調整可能な直流バイ
アス電流を供給し得るようになつている。またコ
ンデンサ１８ｂとダイオード１４ｂとの接続点
は、抵抗１９ｂ、可変抵抗器２０ｂを順次介して
負電源端子６に接続され、ダイオード１４ｂに調
整可能な直流バイアス電流を供給し得るようにな
つている。
入力端子１５と抵抗１６との間には、直流阻止用
のコンデンサ１８ａとダイオード１４ａとが同ダ
イオード１４ａのカソードを抵抗１６側にして順
次直列に介挿され、またこれと並列的に、直流阻
止用のコンデンサ１８ｂとダイオード１４ｂとが
同ダイオード１４ｂのアノードを抵抗１６側にし
て順次直列に介挿されている。コンデンサ１８ａ
とダイオード１４ａとの接続点は、抵抗１９ａ、
可変抵抗器２０ａを順次介して正電源端子９に接
続され、ダイオード１４ａに調整可能な直流バイ
アス電流を供給し得るようになつている。またコ
ンデンサ１８ｂとダイオード１４ｂとの接続点
は、抵抗１９ｂ、可変抵抗器２０ｂを順次介して
負電源端子６に接続され、ダイオード１４ｂに調
整可能な直流バイアス電流を供給し得るようにな
つている。
この場合、入力信号Viが正の時は、同入力信
号はダイオード１４ａによつて歪特性を付与され
てトランジスタ３のベースに供給され（この時ダ
イオード１４ｂは非導通状態となる）、一方入力
信号Viが負の時は、同入力信号はダイオード１
４ｂによつて歪特性を付与されてトランジスタ３
のベースに供給される（この時ダイオード１４ａ
は非導通状態となる）。なおこの場合、ダイオー
ド１４ａ，１４ｂによつて付与される歪特性は、
可変抵抗器２０ａ，２０ｂを用いてこれらのダイ
オード１４ａ，１４ｂに供給する直流バイアス電
流を変化させることにより、可変利得増幅部１の
歪を打消すべく最適な状態に設定することができ
る。
号はダイオード１４ａによつて歪特性を付与され
てトランジスタ３のベースに供給され（この時ダ
イオード１４ｂは非導通状態となる）、一方入力
信号Viが負の時は、同入力信号はダイオード１
４ｂによつて歪特性を付与されてトランジスタ３
のベースに供給される（この時ダイオード１４ａ
は非導通状態となる）。なおこの場合、ダイオー
ド１４ａ，１４ｂによつて付与される歪特性は、
可変抵抗器２０ａ，２０ｂを用いてこれらのダイ
オード１４ａ，１４ｂに供給する直流バイアス電
流を変化させることにより、可変利得増幅部１の
歪を打消すべく最適な状態に設定することができ
る。
次に可変利得増幅部１において、トランジスタ
３，４の各エミツは、ダイオード２１-1〜２１-6
とダイオード２２-1〜２２-6とを各々介して共通
接続された後、NPNトランジスタ２３、抵抗２
４を順次介して負電源端子６に接続されている。
このトランジスタ２３、抵抗２４からなる部分
と、ダイオード接続されたNPNトランジスタ２
５と同トランジスタ２５のエミツタ抵抗２６とか
らなる部分とは、カレントミラー回路を構成して
おり、このカレントミラー回路におけるトランジ
スタ２５には、可変抵抗器２７、抵抗２８〜３
０、PNPトランジスタ３１からなる可変定電流
回路から、制御電圧Vcに応じた一定電流I0が供
給されるようになつている。
３，４の各エミツは、ダイオード２１-1〜２１-6
とダイオード２２-1〜２２-6とを各々介して共通
接続された後、NPNトランジスタ２３、抵抗２
４を順次介して負電源端子６に接続されている。
このトランジスタ２３、抵抗２４からなる部分
と、ダイオード接続されたNPNトランジスタ２
５と同トランジスタ２５のエミツタ抵抗２６とか
らなる部分とは、カレントミラー回路を構成して
おり、このカレントミラー回路におけるトランジ
スタ２５には、可変抵抗器２７、抵抗２８〜３
０、PNPトランジスタ３１からなる可変定電流
回路から、制御電圧Vcに応じた一定電流I0が供
給されるようになつている。
しかして、この具体回路によれば、信号入力端
子１５に供給される入力信号を制御入力端子５ａ
に印加する制御電圧Vcに応じた利得において増
幅し、信号出力端子１３から出力する場合、歪打
消し回路２において発生される歪によつて、可変
利得増幅部１において発生される歪を、相殺する
ことができる。
子１５に供給される入力信号を制御入力端子５ａ
に印加する制御電圧Vcに応じた利得において増
幅し、信号出力端子１３から出力する場合、歪打
消し回路２において発生される歪によつて、可変
利得増幅部１において発生される歪を、相殺する
ことができる。
以上の説明から明らかなように、この発明によ
る利得制御増幅器によれば、差動構成されたトラ
ンジスタと、これらのトランジスタの共通エミツ
タ電流を利得制御信号に応じて変化させる可変電
流源とを有してなる可変利得増幅部と、前記差動
構成されたトランジスタの両ベース間に印加する
入力信号の経路に電流方向を互いに逆にすると共
に並列に介挿された少なくとも１対の半導体整流
素子、および電源と前記対の半導体整流素子のそ
れぞれの信号入力側との間にそれぞれ介挿される
直流バイアス調整回路を有してなる歪打消し回路
とを具備し、前記差動構成されたトランジスタの
コレクタ側から出力を取り出すように構成したの
で、可変利得増幅部においの歪が歪打消し回路の
歪によつて相殺されるようになり、極めて低歪な
利得制御増幅器を実現することができる。また、
この発明によれば、上記半導体整流素子の各々の
特性がばらついた場合でも、各々対応した直流バ
イアス調整回路によつて各半導体整流素子のバイ
アスを調整することができるので、正負どちらの
極性の信号が入力された場合でも、歪が打消され
るように調整することができる。またこの発明に
よる利得制御増幅器は、無帰還構成であり、かつ
回路構成が単純であるから、極めて効率よく利得
を変化させることができると共に低価格である利
点も有しており、オーデイオ機器用の電子ボリユ
ームとして好適である。
る利得制御増幅器によれば、差動構成されたトラ
ンジスタと、これらのトランジスタの共通エミツ
タ電流を利得制御信号に応じて変化させる可変電
流源とを有してなる可変利得増幅部と、前記差動
構成されたトランジスタの両ベース間に印加する
入力信号の経路に電流方向を互いに逆にすると共
に並列に介挿された少なくとも１対の半導体整流
素子、および電源と前記対の半導体整流素子のそ
れぞれの信号入力側との間にそれぞれ介挿される
直流バイアス調整回路を有してなる歪打消し回路
とを具備し、前記差動構成されたトランジスタの
コレクタ側から出力を取り出すように構成したの
で、可変利得増幅部においの歪が歪打消し回路の
歪によつて相殺されるようになり、極めて低歪な
利得制御増幅器を実現することができる。また、
この発明によれば、上記半導体整流素子の各々の
特性がばらついた場合でも、各々対応した直流バ
イアス調整回路によつて各半導体整流素子のバイ
アスを調整することができるので、正負どちらの
極性の信号が入力された場合でも、歪が打消され
るように調整することができる。またこの発明に
よる利得制御増幅器は、無帰還構成であり、かつ
回路構成が単純であるから、極めて効率よく利得
を変化させることができると共に低価格である利
点も有しており、オーデイオ機器用の電子ボリユ
ームとして好適である。
第１図は、この発明による利得制御増幅器の基
本構成を示す回路図、第２図は同基本構成におけ
る可変利得増幅部１の利得変化を示す特性図、第
３図はダイオードの特性図、第４図は前記基本構
成における歪打消し回路２の利得変化を示す特性
図、第５図はこの発明による利得制御増幅器の具
体回路の一例を示す回路図である。 １…可変利得増幅器、２…歪打消し回路、３，
４…差動構成されたトランジスタ、５…可変電流
源。
本構成を示す回路図、第２図は同基本構成におけ
る可変利得増幅部１の利得変化を示す特性図、第
３図はダイオードの特性図、第４図は前記基本構
成における歪打消し回路２の利得変化を示す特性
図、第５図はこの発明による利得制御増幅器の具
体回路の一例を示す回路図である。 １…可変利得増幅器、２…歪打消し回路、３，
４…差動構成されたトランジスタ、５…可変電流
源。
Claims (1)
- 【特許請求の範囲】 １ 差動構成されたトランジスタと、これらのト
ランジスタの共通エミツタ電流を利得制御信号に
応じて変化させる可変電流源とを有してなる可変
利得増幅部と、 ２ 前記差動構成されたトランジスタの両ベース
間に印加する入力信号の経路に電流方向を互いに
逆にすると共に並列に介挿された少なくとも１対
の半導体整流素子、および電源と前記対の半導体
整流素子のそれぞれの信号入力側との間にそれぞ
れ介挿される直流バイアス調整回路を有してなる
歪打消し回路と を具備し、前記差動構成されたトランジスタのコ
レクタ側から出力を取り出すように構成してなる
利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18211081A JPS5884513A (ja) | 1981-11-13 | 1981-11-13 | 利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18211081A JPS5884513A (ja) | 1981-11-13 | 1981-11-13 | 利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884513A JPS5884513A (ja) | 1983-05-20 |
| JPH0244166B2 true JPH0244166B2 (ja) | 1990-10-03 |
Family
ID=16112502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18211081A Granted JPS5884513A (ja) | 1981-11-13 | 1981-11-13 | 利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884513A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06185540A (ja) * | 1992-07-22 | 1994-07-05 | Carl Freudenberg:Fa | 伝動装置のクラッチレリーズベアリングに用いられる、一体に形成されたシール装置を備えたガイドスリーブ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949286A (en) * | 1997-09-26 | 1999-09-07 | Ericsson Inc. | Linear high frequency variable gain amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623326B2 (ja) * | 1972-06-17 | 1981-05-30 | ||
| JPS5039855A (ja) * | 1973-08-10 | 1975-04-12 | ||
| JPS5111346A (en) * | 1974-07-18 | 1976-01-29 | Matsushita Electric Industrial Co Ltd | Zofukuki |
| JPS57122918U (ja) * | 1981-01-22 | 1982-07-31 |
-
1981
- 1981-11-13 JP JP18211081A patent/JPS5884513A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06185540A (ja) * | 1992-07-22 | 1994-07-05 | Carl Freudenberg:Fa | 伝動装置のクラッチレリーズベアリングに用いられる、一体に形成されたシール装置を備えたガイドスリーブ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5884513A (ja) | 1983-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US3562660A (en) | Operational amplifier | |
| JPH0143485B2 (ja) | ||
| HK85691A (en) | Simulated transistor/diode | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US4237426A (en) | Transistor amplifier | |
| US4112387A (en) | Bias circuit | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP3217557B2 (ja) | 電圧利得制御回路 | |
| JPS631768B2 (ja) | ||
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| US5334949A (en) | Differential amplifiers | |
| JPS622722B2 (ja) | ||
| JP2509462Y2 (ja) | 増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6336745Y2 (ja) | ||
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JPS5884513A (ja) | 利得制御増幅器 | |
| US3439285A (en) | Stabilized direct-coupled amplifier | |
| JPH0527282B2 (ja) | ||
| JP2969665B2 (ja) | バイアス電圧設定回路 |