JPH0244729A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0244729A JPH0244729A JP19548288A JP19548288A JPH0244729A JP H0244729 A JPH0244729 A JP H0244729A JP 19548288 A JP19548288 A JP 19548288A JP 19548288 A JP19548288 A JP 19548288A JP H0244729 A JPH0244729 A JP H0244729A
- Authority
- JP
- Japan
- Prior art keywords
- face
- substrate
- junction
- groove
- mesa groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＮ接合を形成した半導体基板の一面からＰ
Ｎ接合を越える深さのメサ溝を形成したのち少なくとも
メサ溝内面をパッシベーション膜により被覆し、そのメ
サ溝の底部を分割面が通るように基板を切断して素子チ
ップを得る半導体素子の製造方法に関する。
Ｎ接合を越える深さのメサ溝を形成したのち少なくとも
メサ溝内面をパッシベーション膜により被覆し、そのメ
サ溝の底部を分割面が通るように基板を切断して素子チ
ップを得る半導体素子の製造方法に関する。
プレーナ法と異なり内部にＰＮ接合を形成した半導体基
板を分割して素子チップを得る従来の方法を第２図を引
用して説明する０例えば低不純物濃度の平らなＮ形基板
１の両面から異なる不純物を拡散して一面側にＰ゛層２
、他面側にＮ°層３を形成する。この結果、基板面に平
行なＰＮ接合面４が生ずる０次いで２０層側の表面上に
図示しないマスクを形成し、マスクで覆われない部分か
らエツチングしてＰＮ接合より深いメサ溝５を掘る。各
メサ溝５の内面には例えばポリイミドなどの有機膜を塗
布してパッシベーション膜６を形成する。このあと、鎖
線７で示した切断面でダイシングを行うことにより多数
のダイオードチップを得ることができる。
板を分割して素子チップを得る従来の方法を第２図を引
用して説明する０例えば低不純物濃度の平らなＮ形基板
１の両面から異なる不純物を拡散して一面側にＰ゛層２
、他面側にＮ°層３を形成する。この結果、基板面に平
行なＰＮ接合面４が生ずる０次いで２０層側の表面上に
図示しないマスクを形成し、マスクで覆われない部分か
らエツチングしてＰＮ接合より深いメサ溝５を掘る。各
メサ溝５の内面には例えばポリイミドなどの有機膜を塗
布してパッシベーション膜６を形成する。このあと、鎖
線７で示した切断面でダイシングを行うことにより多数
のダイオードチップを得ることができる。
ところが、上記の方法で得られるダイオードチップでは
、メサ溝５が基板表面の開口部から次第に狭くなってい
くために、ＰＮ接合のベベル角θ１が高不純物濃度のＰ
゛層２側で鋭角になり、負ベベルとなる。従ってＰＮ接
合付近表面の電界強度が内部より強くなり、耐圧が低く
なるという欠点があった。この欠点を克服するために、
メサ溝が表面から内部に進むにつれて広くなるような加
工方法をとられることもあるが、このメサ溝構造では表
面を均一に保護することが困難で、安定した特性が得に
くいという別の欠点があった。
、メサ溝５が基板表面の開口部から次第に狭くなってい
くために、ＰＮ接合のベベル角θ１が高不純物濃度のＰ
゛層２側で鋭角になり、負ベベルとなる。従ってＰＮ接
合付近表面の電界強度が内部より強くなり、耐圧が低く
なるという欠点があった。この欠点を克服するために、
メサ溝が表面から内部に進むにつれて広くなるような加
工方法をとられることもあるが、このメサ溝構造では表
面を均一に保護することが困難で、安定した特性が得に
くいという別の欠点があった。
本発明の課題は、上述の各欠点を除去し、通常の表面の
開口部より深くなるにつれて徐々に狭くなるメサ溝を形
成してなおＰＮ接合のろう付置付近に正ベベルを得て、
安定した特性の半導体素子を製造する方法を捷供するこ
とにある。
開口部より深くなるにつれて徐々に狭くなるメサ溝を形
成してなおＰＮ接合のろう付置付近に正ベベルを得て、
安定した特性の半導体素子を製造する方法を捷供するこ
とにある。
上記の課題の解決のために、本発明の方法は、半導体基
板の一面に複数の台部を傾斜面でとり囲むくぼみを形成
したのち、その面からの不純物の拡散により基板と逆導
電形の層を形成し、台部の周縁近くの表面に開口部の外
周があり、底部に進むにつれて狭くなるメサ溝を形成し
、各メサ溝の底部を分割面が通るように基板を切断して
素子チップを得るものとする。
板の一面に複数の台部を傾斜面でとり囲むくぼみを形成
したのち、その面からの不純物の拡散により基板と逆導
電形の層を形成し、台部の周縁近くの表面に開口部の外
周があり、底部に進むにつれて狭くなるメサ溝を形成し
、各メサ溝の底部を分割面が通るように基板を切断して
素子チップを得るものとする。
くぼみを形成した面からの拡散層によって生ずるＰＮ接
合はその表面に平行であって表面の傾斜面に平行な傾斜
面を有し、台部の周縁近くに開口部の外周があるメサ溝
の内面は、ＰＮ接合の傾斜面を露出させる。この傾斜し
たＰＮ接合と、底部へ進むにつれて狭くなるメサ溝の内
面のなす角は低不純物濃度の基板本来の層の側で鋭角を
なすので正ベベルが形成される。
合はその表面に平行であって表面の傾斜面に平行な傾斜
面を有し、台部の周縁近くに開口部の外周があるメサ溝
の内面は、ＰＮ接合の傾斜面を露出させる。この傾斜し
たＰＮ接合と、底部へ進むにつれて狭くなるメサ溝の内
面のなす角は低不純物濃度の基板本来の層の側で鋭角を
なすので正ベベルが形成される。
第１図（ａｌ、ｌ）は本発明の一実施例のメサ溝形成工
程を示し、第２図と共通の部分には同一の符号が付され
ている。第１図（ａｌにおいては、ｎ−シリコン基板の
一面にレジスト膜で覆われた部分を格子状に形成したの
ち、混酸、アルカリ等でエツチングして数−ないし数十
−の深さのくぼみ８を形成する。その後、従来と同様に
両面から不純物を全面に拡散し、くぼみ８のある側には
２１層２を、他面側にはＮ３層３を形成する。この場合
、Ｐ゛層２くぼみ８を有する表面に平行になるので、基
板本来のＮ−層ｌとの間のＰＮ接合には傾斜面４１が生
ずる０次いで第１図（ｂｌでは、くぼみ８の内面および
その外周の平面部の狭い部分をレジスト膜で保護し、く
ぼみの囲む台部を混酸にてＰＮ接合を越える深さまでエ
ツチングしてメサ溝５を形成する。メサ溝は通常のエツ
チング方法で形成されるので、開口部より深くなるにつ
れて徐々に狭くなり、ＰＮ接合の露出部のＩＩＪ１斜面
４１と交わる角度θ２は、Ｎ−層側で鋭角となる。すな
わち、これによりＰＮ接合露出部付近は正ベベルとなり
、表面の電界強度が接合内部の電界強度より低減するの
で耐圧特性が向上し、安定する。このあとメサ４５の内
面をバンシベーションＩＩ！６で覆い、鎖線７で示した
切断面でダイシングを行ってダイオードチップに分割す
る工程は従来と同じである。
程を示し、第２図と共通の部分には同一の符号が付され
ている。第１図（ａｌにおいては、ｎ−シリコン基板の
一面にレジスト膜で覆われた部分を格子状に形成したの
ち、混酸、アルカリ等でエツチングして数−ないし数十
−の深さのくぼみ８を形成する。その後、従来と同様に
両面から不純物を全面に拡散し、くぼみ８のある側には
２１層２を、他面側にはＮ３層３を形成する。この場合
、Ｐ゛層２くぼみ８を有する表面に平行になるので、基
板本来のＮ−層ｌとの間のＰＮ接合には傾斜面４１が生
ずる０次いで第１図（ｂｌでは、くぼみ８の内面および
その外周の平面部の狭い部分をレジスト膜で保護し、く
ぼみの囲む台部を混酸にてＰＮ接合を越える深さまでエ
ツチングしてメサ溝５を形成する。メサ溝は通常のエツ
チング方法で形成されるので、開口部より深くなるにつ
れて徐々に狭くなり、ＰＮ接合の露出部のＩＩＪ１斜面
４１と交わる角度θ２は、Ｎ−層側で鋭角となる。すな
わち、これによりＰＮ接合露出部付近は正ベベルとなり
、表面の電界強度が接合内部の電界強度より低減するの
で耐圧特性が向上し、安定する。このあとメサ４５の内
面をバンシベーションＩＩ！６で覆い、鎖線７で示した
切断面でダイシングを行ってダイオードチップに分割す
る工程は従来と同じである。
本発明によれば、半導体基板の一面より開口部より深く
なるにつれて徐々に狭くなるメサ溝を形成し、メサ溝底
部を通る分割面で切断して素子チップを！産する際、メ
サ溝内面に露出しているＰＮ接合の露出部付近を正ベベ
ルにすることが、ＰＮ接合形成前に半導体−面にくぼみ
を形成し、メサ溝による露出部分のＰＮ接合に傾斜面を
生ぜしめることにより可能になった。これにより、耐圧
が高く、しかも安定した特性を持つ半導体素子が得られ
る。また素子チップの一面にくぼみが残るため、このく
ぼみに形成される！掻への接続リードのろう付けが容易
になり、またリードフレーム上へチップを搭載するとき
の位置合わせにこの（ぼみを利用できるなどの効果も得
られる。
なるにつれて徐々に狭くなるメサ溝を形成し、メサ溝底
部を通る分割面で切断して素子チップを！産する際、メ
サ溝内面に露出しているＰＮ接合の露出部付近を正ベベ
ルにすることが、ＰＮ接合形成前に半導体−面にくぼみ
を形成し、メサ溝による露出部分のＰＮ接合に傾斜面を
生ぜしめることにより可能になった。これにより、耐圧
が高く、しかも安定した特性を持つ半導体素子が得られ
る。また素子チップの一面にくぼみが残るため、このく
ぼみに形成される！掻への接続リードのろう付けが容易
になり、またリードフレーム上へチップを搭載するとき
の位置合わせにこの（ぼみを利用できるなどの効果も得
られる。
第１図＋ａ）、（ｂｌは本発明の一実施例におけるメサ
溝形成工程を順次示す断面図、第２図は従来のメサ溝形
成工程を示す断面図である。 １：Ｎ−３ｉ基板、２：Ｐ“層、３：Ｎ９層、４：ＰＮ
接合、４１：傾斜面、５：メサ溝、６：パンシベーシツ
ン膜、７：切断面、８：（ぼみ。
溝形成工程を順次示す断面図、第２図は従来のメサ溝形
成工程を示す断面図である。 １：Ｎ−３ｉ基板、２：Ｐ“層、３：Ｎ９層、４：ＰＮ
接合、４１：傾斜面、５：メサ溝、６：パンシベーシツ
ン膜、７：切断面、８：（ぼみ。
Claims (1)
- １）半導体基板の一面に複数の台部を傾斜面でとり囲む
くぼみを形成したのち、その面からの不純物の拡散によ
り基板と逆導電形の層を形成し、台部の周縁近くの表面
に開口部の外周があり、底部に進むにつれて狭くなるメ
サ溝を形成し、各メサ溝の底部を分割面が通るように基
板を切断して素子チップを得ることを特徴とする半導体
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19548288A JPH0244729A (ja) | 1988-08-05 | 1988-08-05 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19548288A JPH0244729A (ja) | 1988-08-05 | 1988-08-05 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0244729A true JPH0244729A (ja) | 1990-02-14 |
Family
ID=16341821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19548288A Pending JPH0244729A (ja) | 1988-08-05 | 1988-08-05 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0244729A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279703A (en) * | 1990-07-06 | 1994-01-18 | Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Process for the thin etching of substrates |
| JP2009152457A (ja) * | 2007-12-21 | 2009-07-09 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| US8368181B2 (en) | 2007-12-25 | 2013-02-05 | Sanyo Semiconductor Co., Ltd. | Mesa semiconductor device and method of manufacturing the same |
| US8426949B2 (en) | 2008-01-29 | 2013-04-23 | Sanyo Semiconductor Manufacturing Co., Ltd. | Mesa type semiconductor device |
| US8746900B2 (en) | 2010-02-25 | 2014-06-10 | Nec Display Solutions, Ltd. | Lens cover mechanism for projector |
-
1988
- 1988-08-05 JP JP19548288A patent/JPH0244729A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279703A (en) * | 1990-07-06 | 1994-01-18 | Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Process for the thin etching of substrates |
| JP2009152457A (ja) * | 2007-12-21 | 2009-07-09 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| US8362595B2 (en) | 2007-12-21 | 2013-01-29 | Sanyo Semiconductor Co., Ltd. | Mesa semiconductor device and method of manufacturing the same |
| US8368181B2 (en) | 2007-12-25 | 2013-02-05 | Sanyo Semiconductor Co., Ltd. | Mesa semiconductor device and method of manufacturing the same |
| US8426949B2 (en) | 2008-01-29 | 2013-04-23 | Sanyo Semiconductor Manufacturing Co., Ltd. | Mesa type semiconductor device |
| US8746900B2 (en) | 2010-02-25 | 2014-06-10 | Nec Display Solutions, Ltd. | Lens cover mechanism for projector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3534236A (en) | Semiconductor integrated circuit structure | |
| US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
| US6906355B2 (en) | Semiconductor device | |
| US4040084A (en) | Semiconductor device having high blocking voltage with peripheral circular groove | |
| JPH0244729A (ja) | 半導体素子の製造方法 | |
| CN1190489A (zh) | 半导体芯片及半导体芯片的制造方法 | |
| KR19990036654A (ko) | 반도체장치의 제조방법 | |
| JPS6226839A (ja) | 半導体基板 | |
| US6716714B1 (en) | Semiconductor diode and method for producing the same | |
| JP4194841B2 (ja) | 半導体装置配置 | |
| GB2102202A (en) | Semiconductor device passivation | |
| JPH09129900A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JPS6237539B2 (ja) | ||
| JPS6068650A (ja) | 半導体装置の製造方法 | |
| JPS62219578A (ja) | 半導体素子の製造方法 | |
| JPS63141376A (ja) | 半導体素子 | |
| JP2724707B2 (ja) | ブリッジ・メタル構造物を持つダイを有する半導体ウェーハおよびその製造方法 | |
| JPS63300508A (ja) | 樹脂封止型半導体装置 | |
| JPH07120631B2 (ja) | 半導体装置の製造方法 | |
| JPH0528492B2 (ja) | ||
| JPH08124879A (ja) | メサ型半導体装置の製造方法 | |
| JP2639146B2 (ja) | 半導体装置の製造方法 | |
| JPH09134893A (ja) | 半導体ウエハの切断方法 | |
| JPH03261174A (ja) | 半導体素子の製造方法 | |
| JP2025081953A (ja) | 半導体装置及びその製造方法 |